测试方法及测试系统与流程

1.本技术涉及计算机技术领域，尤其涉及一种测试方法及测试系统。


背景技术：

2.在服务器生产中，为了保证服务器整机或单板的质量，会在生产中加入测试环节。目前单板等电路板的测试的方法多采用实物测试，例如测试风扇时，实物测试是采用实物(即风扇)对插，通过向实物发送信号，在接收返回的信号的方式来判断内线路是否良好。然而，实物测试不仅需要实物，还需要测试夹具，提供了测试成本。


技术实现要素：

3.本技术实施例提供了一种测试方法及测试系统，通过自环头耦合第一链路和第二链路，cpld通过比较第一信号和第二信号就可以同时测试两个链路的故障情况，测试效率高，且不需要测试夹具，降低测试成本且易操作。
4.第一方面，本技术实施例提供了一种测试方法，应用于测试系统，所述测试系统包括复杂可编程逻辑器件cpld、待测试接口和自环头，所述cpld包括第一引脚和第二引脚，所述待测试接口包括第三引脚和第四引脚，所述第一引脚和所述第三引脚通过第一链路连接，所述第二引脚和所述第四引脚通过第二链路连接，所述自环头包括第五引脚和第六引脚，测试时所述待测试接口与所述自环头连接使得所述第五引脚与所述第三引脚连接，所述第六引脚与所述第四引脚连接；该方法包括：
5.所述cpld接收测试指令后，通过所述第一引脚发送第一信号；
6.所述cpld通过所述第二引脚接收第二信号；
7.所述cpld基于所述第一信号和所述第二信号判断所述第一链路和所述第二链路是否故障。
8.上述方法，通过自环头耦合第一链路和第二链路，cpld通过比较第一信号和第二信号就可以同时测试两个链路的故障情况，测试效率高，且不需要测试夹具，降低测试成本且易操作。
9.在一种可能的实现中，所述第五引脚和所述第六引脚通过所述自环头短接，所述自环头用于在通过所述第五引脚接收到第三信号时，向所述第六引脚发送所述第三信号，所述第三信号为所述第一信号，所述第三信号为所述第一信号经过所述第一链路和所述第三引脚后形成的信号。
10.在一种可能的实现中，所述自环头包括导线，所述导线连接所述第五引脚和所述第六引脚，所述方法还包括：
11.当所述第一信号和所述第二信号的一致时，所述cpld确定所述第一链路和所述第二链路均正常；
12.当所述第一信号和所述第二信号的不一致时，所述cpld确定所述第一链路和所述第二链路中的至少一个故障。
13.在一种可能的实现中，所述第一引脚用于传输风扇调速信号；所述第二引脚用于传输风扇转速信号；所述第一信号为风扇调速信号，所述方法还包括：
14.当所述第二信号与所述第一信号的频率和/或占空比相同时，所述cpld确定所述第一信号和所述第二信号的一致。
15.在一种可能的实现中，所述待测试接口为风扇板的接口，所述第三引脚用于传输风扇在位信号；所述第四引脚用于传输接地信号；所述风扇在位信号为低电平信号时指示风扇在位，所述方法还包括：
16.当所述第一信号和所述第二信号均为低电平信号时，所述cpld确定所述第一链路和所述第二链路均正常。
17.在一种可能的实现中，所述待测试接口为硬盘背板的接口，所述第三引脚用于传输硬盘在位信号；所述第四引脚用于传输接地信号；所述硬盘在位信号为低电平信号时指示硬盘在位，所述方法还包括：
18.当所述第一信号和所述第二信号均为低电平信号时，所述cpld确定所述第一链路和所述第二链路均正常。
19.在一种可能的实现中，所述待测试接口为i/o模块的接口，所述第三引脚用于传输i/o设备在位信号；所述第四引脚用于传输接地信号；所述i/o设备在位信号为低电平信号时指示i/o设备在位，所述方法还包括：
20.当所述第一信号和所述第二信号均为低电平信号时，所述cpld确定所述第一链路和所述第二链路均正常。
21.在一种可能的实现中，所述待测试接口为挂耳板的接口，所述第三引脚用于传输指示灯在位信号；所述第四引脚用于传输接地信号；所述指示灯在位信号为低电平信号时指示指示灯在位，所述方法还包括：
22.当所述第一信号和所述第二信号均为低电平信号时，所述cpld确定所述第一链路和所述第二链路均正常。
23.在一种可能的实现中，所述自环头包括控制器，所述控制器用于在通过第五引脚接收到所述第四信号时，向所述第六引脚发送第五信号；所述第五信号为所述第一信号经过所述第一链路和所述第三引脚后形成的信号，所述第六信号经过所述第四引脚和所述第二链路后形成预设信号。
24.在一种可能的实现中，所述方法还包括：
25.所述cpld在所述第二信号为所述预设信号时，确定所述第一链路和所述第二链路均正常；
26.所述cpld在所述第二信号不为所述预设信号时，确定所述第一链路和所述第二链路中的至少一个故障。
27.在一种可能的实现中，所述待测试接口为风扇板的接口，所述第一引脚用于传输风扇调速信号；所述第二引脚用于传输风扇转速信号；所述方法还包括：
28.所述cpld在所述第二信号为风扇调速信号时，确定所述第一链路和所述第二链路均正常。
29.第二方面，本技术实施还提供了一种测试系统，包括：复杂可编程逻辑器件cpld、待测试接口和自环头，所述cpld包括第一引脚和第二引脚，所述待测试接口包括第三引脚
和第四引脚，所述第一引脚和所述第三引脚通过第一链路连接，所述第二引脚和所述第四引脚通过所述第二链路连接，所述自环头包括第五引脚和第六引脚，测试时所述待测试接口与所述自环头连接使得所述第五引脚与所述第三引脚连接，所述第六引脚与所述第四引脚连接；
30.所述cpld用于通过所述第一引脚发送第一信号，通过所述第二引脚接收第二信号，基于所述第一信号和所述第二信号判断所述第一链路和所述第二链路是否故障。
31.在一种可能的实现中，可以通过上述第一方面或第一方面任意一种实现所述的测试方法判断所述第一链路和所述第二链路是否故障，这里不再赘述。
32.在一种可能的实现中，所述cpld与所述待测试接口均位于所述待测试电路板上。
33.在一种可能的实现中，所述cpld位于主板上，所述主板还包括处理器和存储器。
34.第三方面，本技术实施还提供了一种cpld，所述cpld包括第一引脚、第二引脚，信号发送单元、信号接收单元和处理单元，所述第一引脚用于通过第一链路连接待测试接口的第三引脚，所述第二引脚用于通过第二链路连接所述待测试接口的第四引脚；
35.所述信号发送单元用于接收测试指令后，通过所述第一引脚发送第一信号；
36.所述信号接收单元用于通过所述第二引脚接收第二信号；
37.所述处理单元用于基于所述第一信号和所述第二信号判断所述第一链路和所述第二链路是否故障。
38.在一种可能的实现中，在测试时所述待测试接口连接自环头，所述自环头包括第五引脚和第六引脚，所述待测试接口与所述自环头连接时使得所述第五引脚与所述第三引脚连接，所述第六引脚与所述第四引脚连接。
39.在一种可能的实现中，所述第五引脚和所述第六引脚通过所述自环头短接，所述自环头用于在通过所述第五引脚接收到第三信号时，向所述第六引脚发送所述第三信号，所述第三信号为所述第一信号，所述第三信号为所述第一信号经过所述第一链路和所述第三引脚后形成的信号。
40.在一种可能的实现中，所述自环头包括导线，所述导线连接所述第五引脚和所述第六引脚，所述处理单元还用于：
41.当所述第一信号和所述第二信号的一致时，确定所述第一链路和所述第二链路均正常；
42.当所述第一信号和所述第二信号的不一致时，确定所述第一链路和所述第二链路中的至少一个故障。
43.在一种可能的实现中，所述第一引脚用于传输风扇调速信号；所述第二引脚用于传输风扇转速信号；所述第一信号为风扇调速信号，所述处理单元还用于：
44.当所述第二信号与所述第一信号的频率和/或占空比相同时，确定所述第一信号和所述第二信号的一致。
45.在一种可能的实现中，所述待测试接口为风扇板的接口，所述第一引脚用于传输风扇在位信号；所述第二引脚用于传输接地信号；所述风扇在位信号为低电平信号时指示风扇在位，所述处理单元还用于：当所述第一信号和所述第二信号均为低电平信号时，确定所述第一链路和所述第二链路均正常。
46.在一种可能的实现中，所述自环头包括控制器，所述控制器用于在通过第五引脚
接收到所述第四信号时，向所述第六引脚发送第五信号；所述第五信号为所述第一信号经过所述第一链路和所述第三引脚后形成的信号，所述第六信号经过所述第四引脚和所述第二链路后形成预设信号。
47.在一种可能的实现中，所述处理单元还用于：
48.在所述第二信号为所述预设信号时，确定所述第一链路和所述第二链路均正常；
49.在所述第二信号不为所述预设信号时，确定所述第一链路和所述第二链路中的至少一个故障。
50.在一种可能的实现中，所述待测试接口为风扇板的接口，所述第一引脚用于传输风扇调速信号；所述第二引脚用于传输风扇转速信号；所述第一信号为风扇调速信号，所述预设信号为风扇转速信号，所述处理单元还用于：
51.在所述第二信号为风扇调速信号时，确定所述第一链路和所述第二链路均正常。
52.在一种可能的实现中，所述cpld与所述待测试接口均位于所述待测试电路板上。
53.在一种可能的实现中，所述cpld位于主板上，所述主板还包括处理器和存储器。
附图说明
54.图1a为本技术实施例提供的一种待测试的电路系统的硬件架构示例图；
55.图1b为本技术实施例提供的一种待测试电路板的硬件架构示例图；
56.图2为本技术实施例提供的一种链路的示意性说明图；
57.图3为本技术实施例提供的一种测试方法的流程示意图；
58.图4为本技术实施例提供的一种测试系统的结构示意图；
59.图5为本技术实施例提供的一种待测试接口和自环头的结构示意图；
60.图6为本技术实施例提供的又一种测试方法的流程示意图；
61.图7为本技术实施例提供的又一种测试系统的结构示意图；
62.图8为本技术实施例提供的又一种待测试接口和自环头的结构示意图；
63.图9为本技术实施例提供的又一种测试方法的流程示意图；
64.图10为本技术实施例提供的cpld测试与风扇板的接口的链路的原理示意图；
65.图11为本技术实施例提供的又一种测试方法的流程示意图；
66.图12为本技术实施例提供的一种cpld的结构示意图。
具体实施方式
67.应理解，本技术实施例中，“连接”是指电连接，包括直接连接，也包括通过其他电气元件或电路连接。
68.如图1a所示，为本技术实施例提供的一种待测试的电路系统的硬件架构示例图，包括主板11和待测试电路板12。
69.该主板11和待测试电路板12可以用于电子设备中。电子设备可以是服务器，也可以是基站、路由器等网关设备或网络设备，还可以是笔记本电脑、台式电脑、平板电脑、手机等终端设备。其中，服务器可以是文件服务器(file server)、域控制服务器(domain server)、数据库服务器(database server)，邮件服务器(mail server)，web服务器(web server)，多媒体服务器(multimedia server)，通讯服务器(communication server)，终端
服务器(terminal server)，基础架构服务器(infrastructure server)，虚拟化服务器(virtualization server)等。服务器可以是塔式、机架式、刀片式等。电子设备可以但不限于采用x86架构，精简指令集计算机(reduced instruction set computer，risc)架构，进阶精简指令集机器(advanced risc machine，arm)架构等。
70.该主板11可以包括但不限于：一个或多个中央处理器(central processing unit，cpu)110、一个或多个存储器120、平台管理器(platform controller hub，pch)130、基板管理控制器(baseboard management controller，bmc)140和复杂可编程逻辑器件(complex programming logic device，cpld)150等中的部分或全部。
71.待测试电路板12与主板11连接，其中，cpld 150可以连接一个或多个待测试电路板12，具体地，cpld连接待测试电路板的待测试接口。待测试电路板12可以是风扇板、硬盘背板、i/o模块、挂耳板等中的一个或多个的集成。其中，在一些实施例中，待测试电路板12可以通过cpld 150与处理器110或bmc 140进行通信，在另一些实施例中，待测试电路板12也可以与处理器110连接，直接与处理器110进行通信。
72.应理解，不限于图1a所指的主板11或待测试电路板12，主板11或待测试电路板12还可以包括更多或更少的单元/电子组件，本发明实施例示意的结构并不构成对电子设备或单板的具体限定。在本技术另一些实施例中，电子设备或单板可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。
73.处理器110可以是中央处理器(central processing unit，cpu)、图像处理器(gpu)、神经网络处理器(neural network processing unit，npu)、深度学习处理器(deep-learning processing unit，dpu)、张量处理器(tensor processing unit，tpu)、加速处理器(accelerated processing unit，apu)等各种处理器。
74.存储器120可以包括内部存储器(也称为内存)、外部存储器(如，硬盘、闪存等)。其中，存储器120可以存储可执行程序代码，该可执行程序代码包括指令。处理器110通过运行存储在存储器120的指令，从而实现电子设备的各种功能以及数据处理。例如，存储器120可以是动态随机存取存储器(dynamic random access memory，dram)、同步动态随机存取内存(synchronous dynamic random-access memory，sdram)、双倍速率同步动态随机存储器(double data rate sdram，ddr sdram)等。
75.平台路径控制器(platform controller hub，pch)130、基板管理控制器(baseboard management controller，bmc)140等可以是电子设备的单板上的芯片组。其中，处理器110与pch 130之间可以通过dmi总线连接，pch 130与bmc 140之间可以通过pcie、lpc、usb等连接。
76.pch 130即为南桥芯片，主要负责电子设备的输入和输出功能，其主要负责低速的输入/输出。bmc 140等均需要通过pch 130才能与处理器110之间通信。pch 130也可以集成在处理器110中。
77.bmc 140主要用于对电子设备或单板进行监控和管理，是独立于电子设备之外的小型操作系统，是一个集成在单板上的芯片。本技术实施例中，处理器110与cpld 150之间的通信可以通过pch 130、bmc 140等进行。
78.其中，cpld 150可以连接一个或多个待测试电路板12，例如风扇板、硬盘背板、i/o
模块、挂耳板等。其中，在一些实施例中，待测试电路板12可以通过cpld 150与处理器110或bmc 140进行通信，在另一些实施例中，待测试电路板12也可以与处理器110连接，直接与处理器110进行通信。
79.其中，待测试电路板12，如风扇板、硬盘背板、i/o模块、挂耳板等是需要进行测试的电路板，每个待测试电路板均包含至少一个待测试接口121，该待测试接口121连接可以连接外围设备，例如，待测试电路板12为风扇板，待测试接口121包括用于连接风扇131的接口；又例如，待测试电路板12为硬盘背板，待测试接口121包括用于连接硬盘132的接口；又例如，待测试电路板12为i/o模块，待测试接口121可以包括usb接口、type-c接口等用于连接i/o设备133的接口；又例如，待测试电路板12为挂耳板，待测试接口121可以包括用于连接指示灯134等的接口。应理解，待测试电路板12可以是风扇板、硬盘背板、i/o模块和挂耳板等中的一种或多种的集成，同理，待测试接口121也可以是上述接口的一种或多种的集成。
80.本技术实施例是为了测试cpld 150的下行链路的连接情况，具体是为了测试cpld 150与待测试电路板12上的接口的链路是否故障，更具体地，是为了测试cpld 150的引脚与待测试电路板12上的接口(也称待测试接口121)的引脚之间的链路是否故障。应理解，本技术中的“下行链路”是指cpld 150与待测试电路板12的待测试接口121之间的线路，包括从cpld 150传输到接口的线路，以及，从接口传输到cpld 150的线路。还应理解，cpld 150与待测试电路板的接口之间的链路可以包括多个。示例性地，接口上的一个引脚对应一条链路。在一些实施例中，信号在链路上传播时，会经过待测试板上的电路或直达接口上的引脚，视具体的待测试板和所要传输的信号不同。
81.如图1b所示，为本技术实施例提供的一种待测试电路板的结构示意图，待测试电路板12可以包括cpld 150以及待测试接口121。其中，cpld 150可以包括第一引脚150a和第二引脚150b，待测试接口121包括第三引脚121a和第四引脚121b，其中，第一引脚150a和第三引脚121a通过第一链路连接，第二引脚150b和第四引脚121b通过第二链路连接。
82.可选地，待测试电路板还可以包括上述主板11上的示出以及未示出的器件。
83.可选地，待测试接口可以是用于连接风扇的接口，用于连接硬盘的接口，usb接口、type-c接口、用于连接指示灯的接口等中的至少一个。
84.如图2所示，为本技术实施例提供的一种链路的示意性说明图。
85.其中，cpld 150可以包括多个引脚，如第一引脚150a和第二引脚150b；待测试接口121可以包括多个引脚，多个引脚至少包括第三引脚121a和第四引脚121b。cpld150的第一引脚150a通过第一电路210耦合待测试接口121的第三引脚121a，cpld 150的第二引脚150b通过第二电路220耦合待测试接口121的第四引脚121b。
86.应理解，上述第一电路210和第二电路220均为电路，第一电路210或第二电路220均可以对接收到的信号进行传输和处理，包括但不限于滤波和/或放大等以去除信号中噪声和/或对信号进行增强等。经过第一电路或第二电路，信号的形式可以发生变化，但是信号的功能可以不变。在一些实施例中，待测试电路板也可以不包括第一电路210和/或第二电路220，cpld150的第一引脚150a和/或第二引脚150b也可以直接连接到待测试接口121的第三引脚121a和/或第四引脚121b。
87.上述cpld150的第一引脚150a到待测试接口121的第三引脚121a之间的线路可以
称为第一链路，cpld 150的第二引脚150b到待测试接口121的第四引脚121b之间的线路可以称为第二链路。
88.上述图2以包括2个链路为例来说明，应理解，待测试电路板12可以包括更多的接口，cpld 150和待测试接口121可以包括更多的引脚，cpld150与待测试接口121之间也可以包括更多的链路。上述第一链路和第二链路可以是cpld150与待测试接口121之间的任意的两个链路。
89.如下介绍本技术实施例涉及的测试系统、测试方法。
90.如图3所示，为本技术实施例提供的一种测试方法的流程示意图，测试时待测试接口需要与自环头连接，其中，自环头包括第五引脚和第六引脚，待测试接口与自环头连接使得第五引脚与第三引脚连接，第六引脚与第四引脚连接，该方法可以包括但不限于如下步骤：
91.s11：cpld 150在接收到测试指令时，通过第一引脚150a发送第一信号。
92.s12：cpld 150通过第二引脚150b接收第二信号。
93.s13：cpld 150基于第一信号和第二信号判断第一链路和第二链路是否正常。
94.如下分三个实施例分别详细介绍。
95.实施例一
96.如图4所示，为本技术实施例提供的测试系统，该测试系统可以包括cpld150、待测试接口121和自环头330。其中，cpld 150可以是上述图1a或图1b所示的cpld，待测试接口121可以是上述图1a所示的风扇板、硬盘背板、i/o模块、挂耳板等上的接口，也可以是上述图1b所示的待测试电路板上的待测试接口121，具体可参见上述图1a和图1b中相关描述，这里不再赘述。在一些实施例中，cpld 150与待测试接口121也可以位于同一待测试电路板12上。
97.自环头330包括接口331，接口331包括第五引脚331a和第六引脚331b。在测试时，待测试电路板12的待测试接口121与自环头330的接口331对接，对接时，待测试接口121的第三引脚121a与接口331的第五引脚331a连接，待测试接口121的第四引脚121b与接口331的第六引脚331b连接。
98.如图4所示的测试系统和图5所示的待测试接口121和自环头330的结构示意图。示例性地，cpld 150与待测试接口121之间包括至少两个链路。自环头330还包括导线332，该导线332的一端连第五引脚331a，另一端连接第六引脚331b，使得第五引脚331a与第六引脚331b短接，进而使得在待测试电路板12的待测试接口121与自环头330的接口331对接时，若第一链路正常，则第一信号通过第一链路和第三引脚121a后形成的第三信号可以被传输到第四引脚121b，若第二链路也正常时，cpld 150可以通过第二引脚150b接收到第三信号通过该第二链路返回的信号。其中，第一引脚150a用于传输的信号(也即第一信号)和第二引脚150b用于传输的信号的波形或协议可以相同或同类，例如均为脉冲信号，这保证两个信号在不同链路中均能正常传播。
99.如图6所示，测试方法可以包括但不限于如下步骤：
100.s21：cpld 150在接收到测试指令时，通过第一引脚150a发送第一信号。
101.cpld150可以接收来自处理器或bmc的测试指令，进而向其第一引脚150a发送第一信号。其中，第一信号为第一引脚150a用于传输的信号。应理解，在进行测试之前，待测试电
路板12的待测试接口121与自环头330的接口331对接。
102.s22：自环头330将通过第五引脚331a接收到的第三信号传输到第六引脚331b。
103.由于自环头330的导线332将第五引脚331a和第六引脚331b短接，因此，自环头330可以直接将通过第五引脚331a接收到的第三信号传输到第六引脚331b，若第一链路正常，则第三信号为第一信号通过第一链路和第三引脚121a后形成的信号。
104.s23：cpld 150基于通过第二引脚150b接收第二信号。
105.若第二链路正常，则第二信号为第三信号通过第二链路和第二引脚150b后形成的信号。
106.s24：cpld 150判断第二信号和第一信号是否一致。
107.在一些实施例中，若第二信号与第一信号一致，则说明第一链路和第二链路均正常，执行s25，否则，认为第一链路和第二链路的至少一个故障，执行s26。
108.示例性地，当cpld 150接收到第一信号和第二信号均属于pwm信号时，可以比对第一信号和第二信号的频率和/或占空比是否相同，如果是，则确定通过第一信号和第二信号一致，执行s25，否则，执行s26。
109.在一种应用场景中，待测试电路板为风扇板，第一引脚150a用于发送风扇调速信号，第二引脚150b用于接收风扇转速信号，对应地，待测试接口121的第三引脚121a为用于发送经过第一链路后的风扇调速信号的引脚，第四引脚121b为用于接收未通过第二链路前的风扇转速信号的引脚。自环头330在通过第五引脚331a接收到风扇调速信号后，直接将其输入到第六引脚331b，以通过第二链路向cpld 150返回风扇调速信号，由于对于cpld 150来说，风扇调速信号和风扇转速信号均为，因此，可以判断通过第二引脚150b接收到的第二信号与发送的风扇调速信号(即第一信号)的频率和/或占空比是否相同。
110.需要说明的是，cpld 150通过第一引脚150a发送的风扇调速信号可以是固定频率的方波信号，其可以通过占空比指示所需要调节的风扇转速的大小。cpld 150通过第二引脚150b接收的风扇转速信号也是方波信号，其通过频率来指示当前风扇的转速。因此，若第二链路无故障，第二链路可以正常传播风扇调速信号。cpld 150也可以识别到风扇调速信号中的频率，得到当前风扇转速，尽管这不是真实的，但是侧面反映了第二链路可以正常传播这一信号，无故障。
111.又示例性地，第一引脚150a用于指示风扇在位信号的引脚，第二引脚150b为接地gnd(低电平)的引脚。第一引脚150a与第三引脚121a通过导线直接连接，第二引脚150b与第四引脚121b通过导线直接连接，此时，第三引脚121a也用于传输风扇在位信号，第四引脚121b也连接接地gnd线。此时，cpld 150可以判断第一信号和第二信号是否都为低电平信号，如果是，则确定第一信号与第二信号一致，执行s25，否则，执行s26。可以理解，若cpld 150检测到第二信号为低电平，则说明第二链路正常，若检测到第一信号为低电平则说明第一链路正常，如果，第一信号和第二信号都为低电平，则第一链路和第二链路均正常。在另一种实现中，cpld 150也可以在接收到测试指令时，判断风扇是否在位，如果在位，则确定第一链路和第二链路均正常，执行s25，否则执行s26。其中，在cpld 150识别到第一引脚150a的信号为低电平时，判断风扇在位，反之为高电平时，风扇不在位。其中，第一引脚150a为低电平时，指示风扇在位，反之，为高电平时，指示风扇不在位。
112.在另一种应用场景中，待测试电路板为i/o模块，该i/o模块包括usb接口、typec接
口或其他接口；或者，待测试电路板为硬盘背板，该硬盘背板包括用于连接硬盘的接口；又或者，待测试电路板为挂耳板，该挂耳板包括用于连接指示灯、usb接口或其他接口。上述接口均可以包括用于传输在位信号(如硬盘在位信、i/o设备在位信号、指示灯在位信号等)的引脚和用于传输接地gnd的引脚，此时，第一信号为在位信号，同上述测试用于传输接地gnd的引脚与cpld 150之间的第一链路与用于发送风扇在位信号的引脚与cpld 150之间的第二链路的线路情况的原理相同，cpld 150也可以测试其与i/o模块、硬盘背板或挂耳板等上的用于传输在位信号的引脚之间的链路及与用于传输接地gnd的引脚之间的链路是否正常。
113.s25：cpld 150确定第一链路和第二链路均正常；
114.s26：cpld 150确定第一链路和第二链路的至少一个故障。
115.在本技术实施例中，自环头直接将第一链路中传输的信号传输到第二链路中，cpld 150通过比较信号是否一致就可以同时测试两个链路的故障情况，测试效率高。而且，cpld本身用于管理待测试电路板，具有与待测试电路板传输和识别信号的能力，因此，通过该测试方法，可以使得测试更简单，且不需要测试夹具，降低测试成本且易操作。
116.实施例二
117.如图7所示的测试系统和图8所示的待测试接口121和自环头330的结构示意图。自环头330包括接口331、导线332和控制器333。示例性地，cpld 150与待测试接口121之间包括至少两个链路。cpld 150的第一引脚150a用于传输第一信号，与待测试接口121的第三引脚121a用于传输经过第一链路后的第一信号(也即第四信号)，cpld 150的第二引脚150b用于传输预设信号，与第四引脚121b用于传输第五信号，的第二链路用于传输信号singal4。在两个接口(待测试接口121与接口331)对接时，第三引脚121a和第五引脚331a连接，第四引脚121b和第六引脚331b连接，自环头330包括控制器333和导线332，第五引脚331a和第六引脚331b均通过导线332连接到控制器333，控制器333用于在接收到第五引脚331a传输的第四信号(即第一信号通过第一链路和第三引脚121a形成的信号)时，向第六引脚331b输出第五信号。其中，第五信号在通过第四引脚121b和第二链路后形成预设信号。进而使得在待测试电路板12的待测试接口121与自环头330的接口331对接时，若第一信号在经过第一链路和第三引脚121a后形成的第四信号可以被传输到控制器333，则会向第六引脚331b输出第五信号。若第二链路也正常时，cpld 150可以通过第二引脚150b接收第五信号经过第四引脚121b和第二链路的信号(即预设信号)。应理解，本技术实施例中第一引脚150a用于传输的信号和第二引脚150b用于传输的信号的波形或协议可以相同或不同。
118.如图9所示，测试的方法可以包括但不限于如下步骤：
119.s31：cpld 150在接收到测试指令时，通过第一引脚150a发送第一信号。
120.s32：自环头330的控制器333在通过第五引脚331a接收到第四信号时，向第六引脚331b发送第五信号。
121.示例性地，待测试电路板为风扇板，第一引脚150a用于发送风扇调速信号，第二引脚150b用于接收为风扇转速信号，对应地，待测试接口121的第三引脚121a为用于发送经过第一链路的风扇调速信号的引脚，第四引脚121b为用于接收未经过第二链路之前的风扇转速信号的引脚。其中，控制器生成的第五信号，用于指示风扇转速，风扇转速可以为任意数字，该信号携带了控制器333设定的转速。
122.s33：cpld 150基于通过第二引脚150b接收第二信号。
123.若第二链路正常，则第二信号为第五信号通过第二链路和第二引脚150b后形成的信号。
124.s34：cpld150判断第二信号是否为预设信号。如果是，则执行s35，否则执行s36。
125.具体地，cpld 150判断第二信号是否为预设信号，也即判断通过第四引脚121b接收到的信号是否为该引脚应该传输的信号，如果是，则说明第一链路和第二链路均正常，执行s35；否则，认为第一链路和第二链路的至少一个故障，执行s36。
126.例如，当第一信号为风扇调速信号时，cpld 150判断通过第二引脚150b接收到的信号是否为风扇转速信号，若可以解析得到风扇转速，则确定通过第二链路接收到的信号为风扇转速信号，执行s35，否则，执行s36。
127.s35：cpld 150确定第一链路和第二链路均正常。
128.s36：cpld 150确定第一链路和第二链路的至少一个故障。
129.在本技术实施例中，自环头具有生成信号的能力，可以在接收到第四信号(第一信号经过第一链路和第三引脚后形成的信号)时，可以将第五信号(第五信号经过第四引脚和第二链路形成预设信号)发送到传输到第六引脚，cpld 150通过检测是否接受到的第二信号是否为预设信号就可以同时测试两个链路的故障情况，测试效率高。而且，cpld本身用于管理待测试电路板，具有与待测试电路板传输和识别信号的能力，因此，通过该测试方法，可以使得测试更简单，且不需要测试夹具，降低测试成本且易操作。
130.应理解，不限于上述图4和图7所示的部件，测试系统还可以包括图1a所示的主板或图1b所示的待测试电路板中的其他部件。
131.还应理解，上述实施例一和实施例二均以2个链路为例说明，cpld 150、待测试接口121、接口331均可以包括更多的引脚，cpld 150与待测试接口121可以包括更多的链路。
132.实施例三
133.如下以待测试接口121为风扇板的接口为例，来描述本技术实施例涉及的测试方法。
134.如图10所示的cpld测试与风扇板的接口的链路的原理示意图，cpld 150可以包括传输风扇在位信号的引脚601、用于传输gnd信号的引脚602、用于传输风扇调速信号的引脚603和用于传输风扇转速信号的引脚604；风扇板的接口(即为待测试接口121)可以包括与之对应的引脚611、引脚612、引脚613和引脚614，自环头330则包括分别与上述引脚611、612、613和614对应的引脚621、622、623和624。cpld 150可以包括引脚601、602分别与对应的与风扇板的接口的引脚611、612连接。引脚603、604分别与对应的与风扇板的接口的引脚613、614通过电路连接。在测试时，将自环头330的接口与风扇板的接口(待测试接口121)对接，使得引脚611、612、613和614分别连接自环头的引脚621、622、623和624。
135.如图6所示，自环头330包括连接引脚621、622的导线332，以及连接引脚623、624的导线332，使得接口对接时，风扇板的引脚611、612短接，引脚613、614短接。
136.测试时将自环头330的接口与风扇板的接口对接，如图11所示，测试方法可以包括但不限于如下部分或全部步骤：
137.s41：cpld 150基于引脚601的信号判断风扇是否在位。
138.如果是，则cpld 150与风扇板的引脚611之间的链路和cpld 150与风扇板的引脚
612之间的链路正常，执行s42，否则，cpld 150与风扇板的引脚611、612之间的至少一个链路故障，执行s43。其中，cpld 150在识别到风扇在位信号为低电平时，确定风扇在位。
139.s42：cpld 150确定与风扇板的引脚611、612之间的链路均正常。
140.s43：cpld 150确定与风扇板的引脚611、612之间的至少一个链路故障。
141.s44：cpld 150通过引脚603向风扇板发送风扇调速信号。
142.具体地，cpld 150通过与风扇板的引脚613之间的链路发送风扇调速信号。
143.s45：cpld 150检测通过引脚604接收的信号与发送的风扇调速信号是否一致。
144.如果是，则cpld 150与风扇板的引脚613、614之间的链路均正常，执行s46，否则，cpld 150与风扇板的引脚613、614之间的至少一个链路故障，执行s47。
145.s46：cpld 150确定与风扇板的引脚613、614之间的链路均正常。
146.s47：cpld 150确定与风扇板的引脚613、614之间的至少一个链路故障。
147.其中，判断两个信号是否一致的方法可以参见上述实施例一中步骤s24中相关描述，这里不再赘述。
148.应理解，上述步骤s41-s43与s44-s47之间不存在先后顺序。
149.还应理解，步骤s41-s43中，引脚601可以是上述第一引脚150a，引脚602可以是上述第二引脚150b，对应地，引脚611可以是上述第三引脚121a，引脚612可以是上述第四引脚121b；引脚621可以是上述第五引脚331a，引脚612可以是上述第六引脚331b。在步骤s44-s47中，引脚603可以是上述第一引脚150a，引脚604可以是上述第二引脚150b，对应地，引脚613可以是上述第三引脚121a，引脚614可以是上述第四引脚121b；引脚623可以是上述第五引脚331a，引脚614可以是上述第六引脚331b。
150.在另一些实施例中，上述还可通过实施例二中的方法来判断cpld 150与风扇板的引脚611、612之间的链路是否正常。此时，自环头的引脚623、624均耦合到控制器。具体实现还可以参见上述实施例二中相关描述，这里不再赘述。
151.在本技术实施例中，cpld 150本身用于管理风扇板，具有向风扇板发送风扇调速信号、风扇在位信号等的能力以及识别或解析风扇在位信号、风扇转速信号的能力，因此，通过该测试方法，可以使得测试更简单，且不需要测试夹具，降低测试成本且易操作，而且可以一次性可以测试两个链路，测试效率高。
152.本技术实施例还提供了一种自环头，该自环头可以是上述图4、图7所示的自环头或图5、图8所示的自环头，具体可以参见上述实施例一和实施例二中相关描述，这里不再赘述。
153.另外本技术实施例还提供了一种cpld 150，参见图12，该cpld 150包括第一引脚150a、第二引脚150b，信号发送单元151、信号接收单元152和处理单元153，第一引脚150a用于通过第一链路连接待测试接口121的第三引脚121a，第二引脚150b用于通过第二链路连接待测试接口121的第四引脚121b；
154.信号发送单元151用于接收测试指令后，通过第一引脚150a发送第一信号；
155.信号接收单元152用于通过第二引脚150b接收第二信号；
156.处理单元153用于基于第一信号和第二信号判断第一链路和第二链路是否故障。
157.在一种可能的实现中，在测试时待测试接口121连接自环头330，自环头330包括第五引脚331a和第六引脚331b，待测试接口121与自环头330连接时使得第五引脚331a与第三
引脚121a连接，第六引脚331b与第四引脚121b连接。
158.在一种可能的实现中，第五引脚331a和第六引脚331b通过自环头330短接，自环头330用于在通过第五引脚331a接收到第三信号时，向第六引脚331b发送第三信号，第三信号为第一信号，第三信号为第一信号经过第一链路和第三引脚121a后形成的信号。
159.在一种可能的实现中，处理单元153还用于：
160.当第一信号和第二信号的一致时，确定第一链路和第二链路均正常；
161.当第一信号和第二信号的不一致时，确定第一链路和第二链路中的至少一个故障。
162.在一种可能的实现中，第一引脚150a用于传输风扇调速信号；第二引脚150b用于传输风扇转速信号；第一信号为风扇调速信号，处理单元153还用于：
163.当第二信号与第一信号的频率和/或占空比相同时，确定第一信号和第二信号的一致。
164.在一种可能的实现中，待测试接口121为风扇板的接口，第一引脚150a用于传输风扇在位信号；第二引脚150b用于传输接地信号；风扇在位信号为低电平信号时指示风扇在位，处理单元153还用于：当第一信号为低电平信号时，确定第一链路和第二链路均正常。
165.在一种可能的实现中，自环头330包括控制器333，控制器333用于在通过第五引脚331a接收到第四信号时，向第六引脚331b发送第五信号；第五信号为第一信号经过第一链路和第三引脚121a后形成的信号，第六信号经过第四引脚121b和第二链路后形成预设信号。
166.在一种可能的实现中，处理单元153还用于：
167.在第二信号为预设信号时，确定第一链路和第二链路均正常；
168.在第二信号不为预设信号时，确定第一链路和第二链路中的至少一个故障。
169.在一种可能的实现中，待测试接口121为风扇板的接口，第一引脚150a用于传输风扇调速信号；第二引脚150b用于传输风扇转速信号；第一信号为风扇调速信号，预设信号为风扇转速信号，处理单元153还用于：
170.在第二信号为风扇调速信号时，确定第一链路和第二链路均正常。
171.在一种可能的实现中，cpld 150与待测试接口121均位于待测试电路板12上。
172.在一种可能的实现中，cpld 150位于主板11上，主板11还包括处理器110和存储器120等。
173.需要说明的是，本发明各个实施例描述的流程图仅仅为一个实施例。在不偏离本发明的精神的情况下，各个流程图中的步骤可以有多种方式修改或变化，比如不同次序地执行流程图中的步骤，或删除、增加或修改某些步骤。
174.本发明实施例中所使用的技术术语仅用于说明特定实施例而并不旨在限定本发明。在本文中，单数形式“一”、“该”及“所述”用于同时包括复数形式，除非上下文中明确另行说明。进一步地，在说明书中所使用的用于“包括”和/或“包含”是指存在所述特征、整体、步骤、操作、元件和/或构件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、元件和/或构件。
175.还应当理解，在本技术各实施例中，“至少一个”、“一个或多个”是指一个、两个或两个以上。术语“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系；例如，a
和/或b，可以表示：单独存在a，同时存在a和b，单独存在b的情况，其中a、b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
176.在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本技术的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。
177.在所附权利要求中对应结构、材料、动作以及所有装置或者步骤以及功能元件的等同形式(如果存在的话)旨在包括结合其他明确要求的元件用于执行该功能的任何结构、材料或动作。本发明的描述出于实施例和描述的目的被给出，但并不旨在是穷举的或者将被发明限制在所公开的形式。

技术特征：
1.一种测试方法，其特征在于，应用于测试系统，所述测试系统包括复杂可编程逻辑器件cpld、待测试接口和自环头，所述cpld包括第一引脚和第二引脚，所述待测试接口包括第三引脚和第四引脚，所述第一引脚和所述第三引脚通过第一链路连接，所述第二引脚和所述第四引脚通过所述第二链路连接，所述自环头包括第五引脚和第六引脚，测试时所述待测试接口与所述自环头连接使得所述第五引脚与所述第三引脚连接，所述第六引脚与所述第四引脚连接；所述cpld接收测试指令后，通过所述第一引脚发送第一信号；所述cpld通过所述第二引脚接收第二信号；所述cpld基于所述第一信号和所述第二信号判断所述第一链路和所述第二链路是否故障。2.根据权利要求1所述的方法，其特征在于，所述第五引脚和所述第六引脚通过所述自环头短接，所述自环头用于在通过所述第五引脚接收到第三信号时，向所述第六引脚发送所述第三信号，所述第三信号为所述第一信号经过所述第一链路和所述第三引脚后形成的信号。3.根据权利要求2所述的方法，其特征在于，所述自环头包括导线，所述导线连接所述第五引脚和所述第六引脚，所述方法还包括：当所述第一信号和所述第二信号的一致时，所述cpld确定所述第一链路和所述第二链路均正常；当所述第一信号和所述第二信号的不一致时，所述cpld确定所述第一链路和所述第二链路中的至少一个故障。4.根据权利要求3所述的方法，其特征在于，所述第一引脚用于传输风扇调速信号；所述第二引脚用于传输风扇转速信号；所述第一信号为风扇调速信号，所述方法还包括：当所述第二信号与所述第一信号的频率和/或占空比相同时，所述cpld确定所述第一信号和所述第二信号的一致。5.根据权利要求3所述的方法，其特征在于，所述待测试接口为风扇板的接口，所述第一引脚用于传输风扇在位信号；所述第二引脚用于传输接地信号；所述风扇在位信号为低电平信号时指示风扇在位，所述方法还包括：当所述第一信号和所述第二信号均为低电平信号时，所述cpld确定所述第一链路和所述第二链路均正常。6.根据权利要求1所述的方法，其特征在于，所述自环头包括控制器，所述控制器用于在通过第五引脚接收到所述第四信号时，向所述第六引脚发送第五信号。7.根据权利要求6所述的方法，其特征在于，所述方法还包括：所述cpld在所述第二信号为所述预设信号时，确定所述第一链路和所述第二链路均正常；所述cpld在所述第二信号不为所述预设信号时，确定所述第一链路和所述第二链路中的至少一个故障。8.一种测试系统，其特征在于，包括：复杂可编程逻辑器件cpld、待测试接口和自环头，所述cpld包括第一引脚和第二引脚，所述待测试接口包括第三引脚和第四引脚，所述第一引脚和所述第三引脚通过第一链路连接，所述第二引脚和所述第四引脚通过所述第二链路
连接，所述自环头包括第五引脚和第六引脚，测试时所述待测试接口与所述自环头连接使得所述第五引脚与所述第三引脚连接，所述第六引脚与所述第四引脚连接；所述cpld用于通过所述第一引脚发送第一信号，通过所述第二引脚接收第二信号，基于所述第一信号和所述第二信号判断所述第一链路和所述第二链路是否故障。9.根据权利要求8所述的系统，其特征在于，所述cpld与所述待测试接口均位于所述待测试电路板上。10.根据权利要求8所述的系统，其特征在于，所述cpld位于主板上，所述主板还包括处理器和存储器。

技术总结
一种测试方法及测试系统，该测试系统包括复杂可编程逻辑器件CPLD、待测试接口和自环头，CPLD包括第一引脚和第二引脚，待测试接口包括第三引脚和第四引脚，第一引脚和第三引脚通过第一链路连接，第二引脚和第四引脚通过第二链路连接，自环头包括第五引脚和第六引脚，测试时待测试接口与自环头连接使得第五引脚与第三引脚连接，第六引脚与第四引脚连接；该方法包括CPLD接收测试指令后，通过第一引脚发送第一信号；通过第二引脚接收第二信号；基于第一信号和第二信号判断第一链路和第二链路是否故障，上述测试方法，测试效率高，且不需要测试夹具，降低测试成本且易操作。降低测试成本且易操作。降低测试成本且易操作。


技术研发人员：陈玉林
受保护的技术使用者：超聚变数字技术有限公司
技术研发日：2023.04.07
技术公布日：2023/8/14