异质结双极晶体管结构及其形成方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种异质结双极晶体管结构及其形成方法。


背景技术：

2.随着社会的发展以及现代通信对高频带下高性能和低成本的rf组件的需求，传统的硅材料器件无法满足这些性能上新的要求。由于异质结双极晶体管（hetero-junction bipolar transistor，简称hbt）的高频性能大大优于硅双极晶体管，而与硅工艺的兼容性又使其具有硅的低价格，因此砷化镓技术获得了长足的进展，砷化镓hbt技术已成为rf集成电路市场的主流技术之一，并对现代通信技术的发展产生了深远的影响。
3.然而，现有的异质结双极晶体管结构仍存在诸多问题。


技术实现要素：

4.本发明解决的技术问题是提供一种异质结双极晶体管结构及其形成方法，提高器件的利用效率及减少寄生电容、提高器件性能和制程效率。
5.为解决上述问题，本发明提供一种异质结双极晶体管结构，包括：基底；位于所述基底上的集电层、位于所述集电层上的基层、以及位于所述基层上的若干发射层，若干所述发射层沿第一方向平行排布，所述第一方向平行于所述基底表面；位于所述发射层上的发射电极；位于暴露出的所述集电层上的若干集电极，所述集电极与所述集电层电连接；基电极，所述基电极包括若干指部，若干所述指部分别与暴露出的所述基层电连接，所述指部位于相邻所述发射层之间；位于所述集电层部分表面、所述基电极部分表面、所述发射层表面、所述发射电极部分表面和所述集电极部分表面的钝化结构，所述钝化结构暴露出所述发射电极的部分顶部表面、所述集电极的部分顶部表面、相邻所述发射层之间的所述指部的部分顶部表面，所述钝化结构用于将所述指部和相邻的所述发射层进行电性隔离；互连金属层，所述互连金属层分别与暴露出的所述发射电极的表面、暴露出的所述指部的表面、以及暴露出的所述集电极的表面电连接。
6.可选的，所述钝化结构包括：位于所述发射层表面、所述发射电极部分表面和所述基层部分表面的第一钝化层，所述第一钝化层暴露出所述发射电极的部分顶部表面、以及相邻所述发射层之间的所述基层的部分顶部表面；位于所述集电层部分表面、所述集电极部分表面、所述基电极部分表面和所述第一钝化层的表面的第二钝化层，所述第二钝化层暴露出所述集电极的部分顶部表面、以及暴露出所述指部的部分顶部表面。
7.可选的，若干所述指部分别与所述第一钝化层暴露出的所述基层电连接。
8.可选的，所述第一钝化层用于将所述指部和相邻的所述发射层进行电性隔离。
9.可选的，所述钝化结构具有若干第一开口和若干第二开口，所述第一开口暴露出所述发射电极的部分顶部表面，所述第二开口暴露出相邻所述发射层之间的所述指部的部分顶部表面，且所述第一开口和所述第二开口沿所述第一方向无重叠区域。
10.可选的，所述互连金属层包括：相互分立的第一互连部、第二互连部和第三互连部，其中，所述第一互连部和所述第二互连部之间具有隔离开口，所述隔离开口沿所述第一方向延伸；所述第一互连部与暴露出的所述发射电极的表面电连接，所述第二互连部与暴露出的所述指部的表面电连接，所述第三互连部与暴露出的所述集电极的表面电连接。
11.可选的，沿第二方向，所述钝化结构暴露出的所述发射电极的顶部表面的长度尺寸与未暴露出的所述发射电极的顶部表面的长度尺寸之比为：5:1~10:1，所述第一方向与所述第二方向垂直。
12.可选的，还包括：位于所述集电层内的隔离区，所述隔离区内具有注入的粒子。
13.可选的，所述集电层内掺杂有第一离子；所述基层内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
14.可选的，所述发射层内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
15.相应的，本发明技术方案中还提供一种异质结双极晶体管结构的形成方法，包括：提供衬底，所述衬底包括基底、位于所述基底上的初始集电层、位于所述初始集电层上的初始基层、以及位于所述初始基层上的初始发射层；在所述初始发射层上形成若干发射电极，若干所述发射电极覆盖所述初始发射层的部分顶部表面，若干所述发射电极沿第一方向平行排布，所述第一方向平行于所述基底表面；以若干所述发射电极为掩膜刻蚀所述初始发射层，直至暴露出所述初始基层的顶部表面为止，以使所述初始发射层形成若干发射层；在所述初始基层、若干所述发射层和若干所述发射电极的表面形成第一钝化材料层；在所述初始基层上选定保留区，若干所述发射层和若干所述发射电极位于所述保留区上，且在位于所述保留区的所述第一钝化材料层上形成第一掩膜层，所述第一掩膜层覆盖位于所述保留区的所述第一钝化材料层；以所述第一掩膜层为掩膜，对所述初始基层、所述初始集电层和所述第一钝化材料层进行刻蚀处理，分别形成基层、集电层和第一钝化层；对所述第一钝化层进行刻蚀处理，暴露出所述保留区上相邻所述发射层之间的所述基层的部分顶部表面；形成基电极，所述基电极包括若干指部，若干所述指部分别与暴露出的所述基层电连接，所述指部位于相邻所述发射层之间，所述第一钝化层用于将所述指部和相邻的所述发射层进行电性隔离；在暴露出的所述集电层上形成若干集电极，所述集电极与所述集电层电连接；在所述第一钝化层的表面、以及暴露出的所述集电层、所述基电极和所述集电极的表面形成第二钝化层；对所述第一钝化层和所述第二钝化层进行刻蚀处理，暴露出若干所述发射电极的部分顶部表面、若干所述集电极的顶部表面、以及相邻所述发射层之间的所述指部的部分顶部表面；形成互连金属层，所述互连金属层分别与暴露出的所述发射电极的表面、暴露出的所述指部的表面、以及暴露出的所述集电极的表面电连接。
16.可选的，在所述初始发射层上形成若干发射电极的方法包括：在所述初始发射层上形成第一光刻胶层，所述第一光刻胶层暴露出部分所述初始发射层的顶部表面；采用蒸镀工艺在暴露出的所述初始发射层的顶部表面、以及所述第一光刻胶层的表面形成发射电极材料层；采用剥离工艺去除位于所述第一光刻胶层上的所述发射电极材料层、以及所述
第一光刻胶层，形成若干所述发射电极。
17.可选的，在形成所述基层和所述集电层之后，且在形成所述基电极之前，还包括：在所述集电层内形成隔离区。
18.可选的，在所述集电层内形成所述隔离区的方法包括：在所述集电层上选定功能区，所述基层、若干所述发射层和若干所述发射电极位于所述功能区内；在位于所述功能区的所述集电极层上形成第二掩膜层，所述第二掩膜层覆盖部分所述集电层、若干所述发射层和若干所述发射电极；以所述第二掩膜层为掩膜，对暴露出的所述集电层进行粒子的注入处理，在所述集电层内形成所述隔离区。
19.可选的，对所述第一钝化层和所述第二钝化层进行刻蚀处理包括：刻蚀所述第一钝化层和所述第二钝化层形成若干第一开口，所述第一开口暴露出所述发射电极的部分顶部表面；刻蚀所述第二钝化层形成若干第二开口，所述第二开口暴露出相邻所述发射层之间的所述指部的部分顶部表面，且所述第一开口和所述第二开口沿所述第一方向无重叠区域。
20.可选的，形成所述互连金属层的方法包括：形成互连金属材料层，所述互连金属材料层覆盖所述第二钝化层、暴露出的所述发射电极的表面、暴露出的所述指部的表面、以及暴露出的所述集电极的表面电；对所述互连金属材料层进行图形化处理，形成所述互连金属层和隔离开口，所述互连金属层包括第一互连部、第二互连部和第三互连部，所述隔离开口用于分隔所述第一互连部和所述第二互连部，其中，位于所述第一互连部和所述第二互连部之间的所述隔离开口沿所述第一方向延伸；所述第一互连部与暴露出的所述发射电极的表面电连接，所述第二互连部与暴露出的所述指部的表面电连接，所述第三互连部与暴露出的所述集电极的表面电连接。
21.可选的，在对所述第一钝化层和所述第二钝化层进行刻蚀处理之后，沿第二方向，所述发射电极暴露出的顶部表面的长度尺寸与未暴露出的顶部表面的长度尺寸之比为：5:1~10:1，所述第一方向与所述第二方向垂直。
22.与现有技术相比，本发明的技术方案具有以下优点：本发明的技术方案的异质结双极晶体管结构中，所述基电极包括若干指部，若干所述指部分别与暴露出的所述基层电连接，所述指部位于相邻所述发射层之间。通过省去了基电极的端部，所述基层无需为基电极的端部提供放置位置，可以有效减小所述基层的面积，进而减小所述基层与所述集电层之间形成的pn结的面积，使得器件结构工作时，在所述基层和所述集电层之间形成的寄生电容减小，从而提高器件结构的射频增益和截止频率，提升器件结构的性能。由于所述基层中去除了为基电极的端部提供放置且不能够贡献电流的部分，能够有效提升器件结构的利用效率。
23.本发明的技术方案的异质结双极晶体管结构的形成方法中，所述基电极包括若干指部，若干所述指部分别与暴露出的所述基层电连接，所述指部位于相邻所述发射层之间。通过省去了基电极的端部，能够有效降低工艺难度，同时所述基层无需为基电极的端部提供放置位置，可以有效减小所述基层的面积，进而减小所述基层与所述集电层之间形成的pn结的面积，使得器件结构工作时，在所述基层和所述集电层之间形成的寄生电容减小，从而提高器件结构的射频增益和截止频率，提升器件结构的性能。由于所述基层中去除了为基电极的端部提供放置且不能够贡献电流的部分，能够有效提升器件结构的利用效率。
24.进一步，由于所述第一开口和所述第二开口沿所述第一方向无重叠区域，因此只需要所述隔离开口沿所述第一方向延伸，且位于所述第一开口和所述第二开口之间即可形成相互分立的所述第一互连部和所述第二互连部。由于所述隔离开口的形貌较为规则，有效降低了在形成所述第一互连部、所述第二互连部和所述第三互连部过程中的工艺难度。
附图说明
25.图1至图3是一种异质结双极晶体管结构的结构示意图；图4至图26是本发明实施例中异质结双极晶体管结构的形成方法各步骤结构示意图。
具体实施方式
26.正如背景技术所述，现有的异质结双极晶体管结构仍存在诸多问题。以下将结合附图进行具体说明。
27.图1至图3是一种异质结双极晶体管结构的结构示意图。
28.请参考图1至图3，图2是图1中沿a-a线截面示意图，图3是图1中沿b-b线截面示意图，一种异质结双极晶体管结构，包括：基底100；位于所述基底100上的集电层101、位于所述集电层101上的基层102、以及位于所述基层102上的若干发射层103，若干所述发射层103沿第一方向x平行排布；位于所述发射层103上的发射电极104；位于所述基层102部分表面、所述发射层103表面和所述发射电极104部分表面的第一钝化层105，所述第一钝化层105暴露出所述发射电极104的部分顶部表面、以及相邻所述发射层103之间及一侧的所述基层102的部分顶部表面；基电极106，所述基电极包括端部106b、若干指部106a和若干连接部106c，若干所述指部106a通过若干所述连接部106c与所述端部106b连接，且若干所述指部106a分别与暴露出的所述基层102电连接，所述端部106b和所述连接部103c位于所述基层102上，且与所述基层102电连接；位于所述集电层101上的若干集电极107，所述集电极107与所述集电层101电连接。
29.在本实施例中，由于所述基电极106的端部位于所述基层102上，使得所述基层102需要更大的面积以供所述基电极106的端部放置。然而，当所述基层102的面积较大时，使得所述基层102与所述集电层101之间的接触面积增大。由于所述基层102内掺杂的离子和所述集电层101内掺杂的离子的电学类型相反，当所述基层102和所述集电层101之间的接触面积较大，使得在所述基层102和所述集电层101的接触面上形成面积较大的pn结。当器件结构工作时，pn结的中间会形成空间电荷区域，而p极和n极则等同于两个电极，当pn结的面积越大，对应形成的寄生电容也越大，进而影响器件结构的性能。另外，所述基层102额外提供所述基电极106的端部106b放置的区域并不贡献电流，使得器件的利用效率较低。
30.在此基础上，本发明提供一种异质结双极晶体管结构及其形成方法，所述基电极包括若干指部，若干所述指部分别与暴露出的所述基层电连接，所述指部位于相邻所述发射层之间。通过省去了基电极的端部，所述基层无需为基电极的端部提供放置位置，可以有效减小所述基层的面积，进而减小所述基层与所述集电层之间形成的pn结的面积，使得器件结构工作时，在所述基层和所述集电层之间形成的寄生电容减小，从而提高器件结构的射频增益和截止频率，提升器件结构的性能。由于所述基层中去除了为基电极的端部提供
放置且不能够贡献电流的部分，能够有效提升器件结构的利用效率。
31.为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
32.需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
33.图4至图26是本发明实施例的异质结双极晶体管结构的形成方法的各步骤结构示意图。
34.请参考图4，提供衬底，所述衬底包括基底200、位于所述基底200上的初始集电层201、位于所述初始集电层201上的初始基层202、以及位于所述初始基层202上的初始发射层203。
35.在本实施例中，所述基底200的材料为硅。
36.在其他实施例中，所述基底的材料包括碳化硅、硅锗、iii
‑ⅴ
族元素构成的多元半导体材料、绝缘体上硅（soi）或者绝缘体上锗（goi）。其中，iii-，族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp。
37.请参考图5和图6，图6是图5中沿a-a线截面示意图，在所述初始发射层203上形成若干发射电极204，若干所述发射电极204覆盖所述初始发射层203的部分顶部表面，若干所述发射电极204沿第一方向x平行排布。
38.在本实施例中，所述第一方向x平行于所述基底200表面。
39.在本实施例中，在所述初始发射层203上形成若干发射电极204的方法包括：在所述初始发射层203上形成第一光刻胶层（未图示），所述第一光刻胶层暴露出部分所述初始发射层203的顶部表面；采用蒸镀工艺在暴露出的所述初始发射层203的顶部表面、以及所述第一光刻胶层的表面形成发射电极材料层（未图示）；采用剥离工艺去除位于所述第一光刻胶层上的所述发射电极材料层、以及所述第一光刻胶层，形成若干所述发射电极204。
40.在本实施例中，所述发射电极204与所述初始发射层203为欧姆接触。
41.在本实施例中，所述发射电极204采用多层金属结构，所述发射电极204为依次层叠的钛（ti）膜、铂（pt）膜、钛（ti）膜、铂（pt）膜、钛（ti）膜的多层金属层。
42.在其他实施例中，所述发射电极还可以为单层金属结构。
43.请参考图7，图7和图6的视图方向一致，以若干所述发射电极204为掩膜刻蚀所述初始发射层203，直至暴露出所述初始基层202的顶部表面为止，以使所述初始发射层203形成若干发射层205。
44.在本实施例中，采用干法刻蚀工艺刻蚀所述初始发射层203。
45.在本实施例中，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括：氯气；刻蚀气体的流量为10sccm~500sccm：当刻蚀气体的流量大于500sccm时，刻蚀速率过快，容易刻蚀到所述初始发射层203下面的所述初始基层202，使得器件失效；当刻蚀气体小于10sccm时，所述初始发射层203底部材料容易刻蚀不尽，造成电子聚集，发热导致器件可靠性失效。
46.通过以所述发射电极204为掩膜刻蚀所述初始发射层203，形成的所述发射层205的尺寸与所述发射电极204的尺寸相同，能够有效提升所述发射层205与所述发射电极204之间的电传导性和热传导性，进而提升器件结构的性能。
47.请参考图8，在所述初始基层202、若干所述发射层205和若干所述发射电极204的
表面形成第一钝化材料层206。
48.在本实施例中，所述第一钝化材料层206的材料采用氮化硅。
49.在本实施例中，所述第一钝化材料层206的形成工艺采用等离子体增强化学气相沉积工艺。
50.请参考图9和图10，图10是图9中沿b-b线截面示意图，在所述初始基层202上选定保留区，若干所述发射层205和若干所述发射电极204位于所述保留区内，且在位于所述保留区的所述第一钝化材料层206上形成第一掩膜层207，所述第一掩膜层207覆盖位于所述保留区的所述第一钝化材料层206。
51.需要说明的是，在本实施例中，后续形成的基层由于不需要为基电极的端部提供放置位置，因此所述保留区的选定可以与若干所述发射层205外围围成的整体轮廓保持一致或略大于即可。
52.请参考图11，图11和图10的视图方向一致，以所述第一掩膜层207为掩膜，对所述初始基层202、所述初始集电层201和所述第一钝化材料层206进行刻蚀处理，分别形成基层208、集电层209及第一钝化层210。
53.在本实施例中，所述集电层209内掺杂有第一离子；所述基层208内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
54.所述发射层205内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
55.在本实施例中，所述集电层209为掺杂浓度为1e16atoms/cm3的n型砷化镓（gaas）；所述基层208为掺杂浓度为1e19atoms/cm3的p型砷化镓；所述发射层205为掺杂浓度为1e17atoms/cm3的n型砷化镓。
56.请继续参考图11，在本实施例中，在形成所述基层208和所述集电层209之后，去除所述第一掩膜层207。
57.请参考图12，在所述集电层209内形成隔离区211。
58.在本实施例中，在所述集电层209内形成所述隔离区211的方法包括：在所述集电层209上选定功能区，所述基层208、若干所述发射层205和若干所述发射电极204位于所述功能区内；在所述功能区上形成第二掩膜层（未图示），所述第二掩膜层覆盖部分所述集电层209、若干所述发射层205和若干所述发射电极204；以所述第二掩膜层为掩膜，对暴露出的所述集电层209进行粒子的注入处理，在所述集电层209内形成所述隔离区211。
59.在本实施例中，所述粒子包括：氢离子、氦离子或氩离子。
60.在本实施例中，通过形成所述隔离区211，可以有效防止形成的器件结构与其他区域的器件结构之间发生电性串接。
61.请参考图13至图15，图14是图13中沿c-c线截面示意图，图15是图13中沿d-d线截面示意图，对所述第一钝化层210进行刻蚀处理，暴露出所述保留区上相邻所述发射层205之间的所述基层208的部分顶部表面；形成基电极212，所述基层电极212包括若干指部212a，若干所述指部212a分别与暴露出的所述基层208电连接，所述指部212a位于相邻所述
发射层205之间，所述第一钝化层210用于将所述指部212a和相邻的所述发射层205进行电性隔离。
62.在本实施例中，通过省去了基电极212的端部，能够有效降低工艺难度，同时使得所述基层208无需为基电极212的端部提供放置位置，可以有效减小所述基层208的面积，进而减小所述基层208与所述集电层209之间形成的pn结的面积，使得器件结构工作时，在所述基层208和所述集电层209之间形成的寄生电容减小，从而提高器件结构的射频增益和截止频率，提升器件结构的性能。由于所述基层208中去除了为基电极212的端部提供放置且不能够贡献电流的部分，能够有效提升器件结构的利用效率。
63.在本实施例中，所述指部212a与所述基层208为欧姆接触。
64.在本实施例中，所述指部212a采用多层金属结构，所述指部212a为依次层叠铂（pt）膜、钛（ti）膜、pt膜、金（au）膜的多层金属层。
65.在其他实施例中，所述指部还可以为单层金属结构。
66.请参考图16和图17，图17是图16中沿e-e线截面示意图，在暴露出的所述集电层209上形成若干集电极213，所述集电极213与所述集电层209电连接。
67.在本实施例中，所述集电极213与所述集电层209为欧姆接触。
68.在本实施例中，所述集电极213采用多层金属结构，所述集电极213为依次层叠钛（ti）膜和金（au）膜的多层金属层。
69.在其他实施例中，所述集电极还可以为单层金属结构。
70.请参考图18，图18和图17的视图方向一致，在所述第一钝化层210的表面、以及暴露出的所述集电层209、所述基电极和所述集电极213的表面形成第二钝化层214。
71.在本实施例中，所述第二钝化层214的材料采用氮化硅。
72.在本实施例中，所述第二钝化层214的形成工艺采用等离子体增强化学气相沉积工艺。
73.请参考图19至图22，图20是图19中沿f-f线截面示意图，图21是图19中沿g-g线截面示意图，图22是图19中沿h-h线截面示意图，对所述第一钝化层210和所述第二钝化层214进行刻蚀处理，暴露出若干所述发射电极204的部分顶部表面、若干所述集电极213的部分顶部表面、以及相邻所述发射层205之间的所述指部的部分顶部表面。
74.在本实施例中，对所述第一钝化层210和所述第二钝化层214进行刻蚀处理包括：刻蚀所述第一钝化层210和所述第二钝化层214形成若干第一开口（未标示），所述第一开口暴露出所述发射电极204的部分顶部表面；刻蚀所述第二钝化层214形成若干第二开口（未标示），所述第二开口暴露出相邻所述发射层205之间的所述指部212a的部分顶部表面，且所述第一开口和所述第二开口沿所述第一方向x无重叠区域。
75.在本实施例中，对所述第一钝化层210和所述第二钝化层214进行刻蚀处理的方法包括：在所述第二钝化层214上形成第三掩膜层（未图示），所述第三掩膜层暴露出所述第二钝化层214的部分顶部表面；以所述第三掩膜层为掩膜刻蚀所述第一钝化层210和所述第二钝化层214，直至暴露出若干所述发射电极204的部分顶部表面为止；以所述第三掩膜层为掩膜刻蚀所述第二钝化层214，直至暴露出若干所述集电极213的部分顶部表面、以及相邻所述发射层205之间的所述指部的部分顶部表面为止。
76.需要说明的是，在本实施例中，由于指部212a和所述发射电极204之间不可以电性
连接，若将所述发射电极204的顶部表面全部暴露出来，后续形成的第一互连部将所述发射电极204全部覆盖，此时后续形成的第二互连部将无法将所述指部212a引出。因此，需要将部分所述发射电极204的顶部表面不暴露出，沿所述第一方向x，将与未暴露出的所述发射电极204相对应的所述指部212a暴露出部分，以便第二互连部将所述指部212a引出，同时保证第一互连部和第二互连部之间的电性隔离，避免所述发射电极204与所述指部212a之间短接。
77.在本实施例中，在对所述第一钝化层210和所述第二钝化层214进行刻蚀处理之后，沿第二方向y，所述发射电极204暴露出的顶部表面的长度尺寸与未暴露出的顶部表面的长度尺寸之比为：5:1~10:1，所述第一方向x与所述第二方向y垂直。
78.请参考图23至图26，图24是图23中沿i-i线截面示意图，图25是图23中沿j-j线截面示意图，图26是图23中沿k-k线截面示意图，形成互连金属层，所述互连金属层分别与暴露出的所述发射电极204的表面、暴露出的所述指部212a的表面、以及暴露出的所述集电极213的表面电连接。
79.在本实施例中，形成所述互连金属层的方法包括：形成互连金属材料层（未图示），所述互连金属材料层覆盖所述第二钝化层214、暴露出的所述发射电极204的表面、暴露出的所述指部212a的表面、以及暴露出的所述集电极213的表面电；对所述互连金属材料层进行图形化处理，形成所述互连金属层和隔离开口（未标示），所述互连金属层包括第一互连部215、第二互连部216和第三互连部217，所述隔离开口用于分隔所述第一互连部215和所述第二互连部216，其中，位于所述第一互连部215和所述第二互连部216之间的所述隔离开口沿所述第一方向x延伸；所述第一互连部215与暴露出的所述发射电极204的表面电连接，所述第二互连部216与暴露出的所述指部212a的表面电连接，所述第三互连部217与暴露出的所述集电极213的表面电连接。
80.在本实施例中，由于所述第一开口和所述第二开口沿所述第一方向x无重叠区域，因此只需要所述隔离开口沿所述第一方向x延伸，且位于所述第一开口和所述第二开口之间即可形成相互分立的所述第一互连部215和所述第二互连部216。由于所述隔离开口的形貌较为规则，有效降低了在形成所述第一互连部215、所述第二互连部216和所述第三互连部217过程中的工艺难度。
81.在本实施例中，所述基层208与所述互连金属层为欧姆接触。
82.在本实施例中，所述互连金属层采用多层金属结构，所述互连金属层为依次层叠的铂（pt）膜、钛（ti）膜、铂（pt）膜、金（au）膜的多层金属层。
83.相应的，本发明技术方案中还提供一种异质结双极晶体管结构，请继续参考图23至图26，包括：基底200；位于所述基底200上的集电层209、位于所述集电层209上的基层208、以及位于所述基层208上的若干发射层205，若干所述发射层205沿第一方向x平行排布，所述第一方向x平行于所述基底200表面；位于所述发射层205上的发射电极204；位于暴露出的所述集电层209上的若干集电极213，所述集电极213与所述集电层209电连接；基电极212，所述基电极212包括若干指部212a，若干所述指部212a分别与暴露出的所述基层208电连接，所述指部212a位于相邻所述发射层205之间；位于所述集电层209部分表面、所述基电极212部分表面、所述发射层205表面、所述发射电极204部分表面和所述集电极213部分表面的钝化结构，所述钝化结构暴露出所述发射电极204的部分顶部表面、所述集电极213
的部分顶部表面、相邻所述发射层205之间的所述指部212a的部分顶部表面，所述钝化结构用于将所述指部212a和相邻的所述发射层205进行电性隔离；互连金属层，所述互连金属层分别与暴露出的所述发射电极204的表面、暴露出的所述指部212a的表面、以及暴露出的所述集电极213的表面电连接。
84.在本实施例中，通过省去了基电极212的端部，使得所述基层208无需为基电极212的端部提供放置位置，可以有效减小所述基层208的面积，进而减小所述基层208与所述集电层209之间形成的pn结的面积，使得器件结构工作时，在所述基层208和所述集电层209之间形成的寄生电容减小，从而提高器件结构的射频增益和截止频率，提升器件结构的性能。由于所述基层208中去除了为基电极212的端部提供放置且不能够贡献电流的部分，能够有效提升器件结构的利用效率。
85.在本实施例中，所述钝化结构包括：位于所述发射层205表面、所述发射电极204部分表面和所述基层208部分表面的第一钝化层210，所述第一钝化层210暴露出所述发射电极204的部分顶部表面、以及相邻所述发射层205之间的所述基层208的部分顶部表面；位于所述集电层209部分表面、所述集电极213部分表面、所述基电极212部分表面和所述第一钝化层210的表面的第二钝化层214，所述第二钝化层214暴露出所述集电极213的部分顶部表面、以及暴露出所述指部212a的部分顶部表面。
86.在本实施例中，若干所述指部212a分别与所述第一钝化层210暴露出的所述基层208电连接。
87.在本实施例中，所述第一钝化层210用于将所述指部212a和相邻的所述发射层205进行电性隔离。
88.在本实施例中，所述钝化结构具有若干第一开口和若干第二开口，所述第一开口暴露出所述发射电极204的部分顶部表面，所述第二开口暴露出相邻所述发射层205之间的所述指部212a的部分顶部表面，且所述第一开口和所述第二开口沿所述第一方向x无重叠区域。
89.在本实施例中，所述互连金属层包括：相互分立的第一互连部215、第二互连部216和第三互连部217，其中，所述第一互连部215和所述第二互连部216之间具有隔离开口，所述隔离开口沿所述第一方向x延伸；所述第一互连部215与暴露出的所述发射电极204的表面电连接，所述第二互连部216与暴露出的所述指部212a的表面电连接，所述第三互连部217与暴露出的所述集电极213的表面电连接。
90.在本实施例中，所述发射电极204采用单层金属结构或多层金属结构。
91.在本实施例中，还包括：位于所述集电层209内的隔离区211，所述隔离区211内具有注入的粒子。
92.在本实施例中，所述集电层209内掺杂有第一离子；所述基层208内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
93.所述发射层205内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
94.在本实施例中，所述集电层209为掺杂浓度为1e16atoms/cm3的n型砷化镓（gaas）；所述基层208为掺杂浓度为1e19atoms/cm3的p型砷化镓；所述发射层205为掺杂浓度为1e17atoms/cm3的n型砷化镓。
95.请继续参考图19至图22，在本实施例中，沿第二方向y，所述钝化结构暴露出的所述发射电极204的顶部表面的长度尺寸与未暴露出的所述发射电极204的顶部表面的长度尺寸之比为：5:1~10:1，所述第一方向x与所述第二方向y垂直。
96.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

技术特征：
1.一种异质结双极晶体管结构，其特征在于，包括：基底；位于所述基底上的集电层、位于所述集电层上的基层、以及位于所述基层上的若干发射层，若干所述发射层沿第一方向平行排布，所述第一方向平行于所述基底表面；位于所述发射层上的发射电极；位于暴露出的所述集电层上的若干集电极，所述集电极与所述集电层电连接；基电极，所述基电极包括若干指部，若干所述指部分别与暴露出的所述基层电连接，所述指部位于相邻所述发射层之间；位于所述集电层部分表面、所述基电极部分表面、所述发射层表面、所述发射电极部分表面和所述集电极部分表面的钝化结构，所述钝化结构暴露出所述发射电极的部分顶部表面、所述集电极的部分顶部表面、相邻所述发射层之间的所述指部的部分顶部表面，所述钝化结构用于将所述指部和相邻的所述发射层进行电性隔离；互连金属层，所述互连金属层分别与暴露出的所述发射电极的表面、暴露出的所述指部的表面、以及暴露出的所述集电极的表面电连接。2.如权利要求1所述异质结双极晶体管结构，其特征在于，所述钝化结构包括：位于所述发射层表面、所述发射电极部分表面和所述基层部分表面的第一钝化层，所述第一钝化层暴露出所述发射电极的部分顶部表面、以及相邻所述发射层之间的所述基层的部分顶部表面；位于所述集电层部分表面、所述集电极部分表面、所述基电极部分表面和所述第一钝化层的表面的第二钝化层，所述第二钝化层暴露出所述集电极的部分顶部表面、以及暴露出所述指部的部分顶部表面。3.如权利要求2所述异质结双极晶体管结构，其特征在于，若干所述指部分别与所述第一钝化层暴露出的所述基层电连接。4.如权利要求2所述异质结双极晶体管结构，其特征在于，所述第一钝化层用于将所述指部和相邻的所述发射层进行电性隔离。5.如权利要求1所述异质结双极晶体管结构，其特征在于，所述钝化结构具有若干第一开口和若干第二开口，所述第一开口暴露出所述发射电极的部分顶部表面，所述第二开口暴露出相邻所述发射层之间的所述指部的部分顶部表面，且所述第一开口和所述第二开口沿所述第一方向无重叠区域。6.如权利要求5所述异质结双极晶体管结构，其特征在于，所述互连金属层包括：相互分立的第一互连部、第二互连部和第三互连部，其中，所述第一互连部和所述第二互连部之间具有隔离开口，所述隔离开口沿所述第一方向延伸；所述第一互连部与暴露出的所述发射电极的表面电连接，所述第二互连部与暴露出的所述指部的表面电连接，所述第三互连部与暴露出的所述集电极的表面电连接。7.如权利要求1所述异质结双极晶体管结构，其特征在于，沿第二方向，所述钝化结构暴露出的所述发射电极的顶部表面的长度尺寸与未暴露出的所述发射电极的顶部表面的长度尺寸之比为：5:1~10:1，所述第一方向与所述第二方向垂直。8.如权利要求1所述异质结双极晶体管结构，其特征在于，还包括：位于所述集电层内的隔离区，所述隔离区内具有注入的粒子。9.如权利要求1所述异质结双极晶体管结构，其特征在于，所述集电层内掺杂有第一离
子；所述基层内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。10.如权利要求9所述异质结双极晶体管结构，其特征在于，所述发射层内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。11.一种异质结双极晶体管结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括基底、位于所述基底上的初始集电层、位于所述初始集电层上的初始基层、以及位于所述初始基层上的初始发射层；在所述初始发射层上形成若干发射电极，若干所述发射电极覆盖所述初始发射层的部分顶部表面，若干所述发射电极沿第一方向平行排布，所述第一方向平行于所述基底表面；以若干所述发射电极为掩膜刻蚀所述初始发射层，直至暴露出所述初始基层的顶部表面为止，以使所述初始发射层形成若干发射层；在所述初始基层、若干所述发射层和若干所述发射电极的表面形成第一钝化材料层；在所述初始基层上选定保留区，若干所述发射层和若干所述发射电极位于所述保留区上，且在位于所述保留区的所述第一钝化材料层上形成第一掩膜层，所述第一掩膜层覆盖位于所述保留区的所述第一钝化材料层；以所述第一掩膜层为掩膜，对所述初始基层、所述初始集电层和所述第一钝化材料层进行刻蚀处理，分别形成基层、集电层和第一钝化层；对所述第一钝化层进行刻蚀处理，暴露出所述保留区上相邻所述发射层之间的所述基层的部分顶部表面；形成基电极，所述基电极包括若干指部，若干所述指部分别与暴露出的所述基层电连接，所述指部位于相邻所述发射层之间，所述第一钝化层用于将所述指部和相邻的所述发射层进行电性隔离；在暴露出的所述集电层上形成若干集电极，所述集电极与所述集电层电连接；在所述第一钝化层的表面、以及暴露出的所述集电层、所述基电极和所述集电极的表面形成第二钝化层；对所述第一钝化层和所述第二钝化层进行刻蚀处理，暴露出若干所述发射电极的部分顶部表面、若干所述集电极的顶部表面、以及相邻所述发射层之间的所述指部的部分顶部表面；形成互连金属层，所述互连金属层分别与暴露出的所述发射电极的表面、暴露出的所述指部的表面、以及暴露出的所述集电极的表面电连接。12.如权利要求11所述异质结双极晶体管结构的形成方法，其特征在于，在所述初始发射层上形成若干发射电极的方法包括：在所述初始发射层上形成第一光刻胶层，所述第一光刻胶层暴露出部分所述初始发射层的顶部表面；采用蒸镀工艺在暴露出的所述初始发射层的顶部表面、以及所述第一光刻胶层的表面形成发射电极材料层；采用剥离工艺去除位于所述第一光刻胶层上的所述发射电极材料层、以及所述第一光刻胶层，形成若干所述发射电极。13.如权利要求11所述异质结双极晶体管结构的形成方法，其特征在于，在形成所述基
层和所述集电层之后，且在形成所述基电极之前，还包括：在所述集电层内形成隔离区。14.如权利要求13所述异质结双极晶体管结构的形成方法，其特征在于，在所述集电层内形成所述隔离区的方法包括：在所述集电层上选定功能区，所述基层、若干所述发射层和若干所述发射电极位于所述功能区内；在位于所述功能区的所述集电极层上形成第二掩膜层，所述第二掩膜层覆盖部分所述集电层、若干所述发射层和若干所述发射电极；以所述第二掩膜层为掩膜，对暴露出的所述集电层进行粒子的注入处理，在所述集电层内形成所述隔离区。15.如权利要求11所述异质结双极晶体管结构的形成方法，其特征在于，对所述第一钝化层和所述第二钝化层进行刻蚀处理包括：刻蚀所述第一钝化层和所述第二钝化层形成若干第一开口，所述第一开口暴露出所述发射电极的部分顶部表面；刻蚀所述第二钝化层形成若干第二开口，所述第二开口暴露出相邻所述发射层之间的所述指部的部分顶部表面，且所述第一开口和所述第二开口沿所述第一方向无重叠区域。16.如权利要求15所述异质结双极晶体管结构的形成方法，其特征在于，形成所述互连金属层的方法包括：形成互连金属材料层，所述互连金属材料层覆盖所述第二钝化层、暴露出的所述发射电极的表面、暴露出的所述指部的表面、以及暴露出的所述集电极的表面电；对所述互连金属材料层进行图形化处理，形成所述互连金属层和隔离开口，所述互连金属层包括第一互连部、第二互连部和第三互连部，所述隔离开口用于分隔所述第一互连部和所述第二互连部，其中，位于所述第一互连部和所述第二互连部之间的所述隔离开口沿所述第一方向延伸；所述第一互连部与暴露出的所述发射电极的表面电连接，所述第二互连部与暴露出的所述指部的表面电连接，所述第三互连部与暴露出的所述集电极的表面电连接。17.如权利要求11所述异质结双极晶体管结构的形成方法，其特征在于，在对所述第一钝化层和所述第二钝化层进行刻蚀处理之后，沿第二方向，所述发射电极暴露出的顶部表面的长度尺寸与未暴露出的顶部表面的长度尺寸之比为：5:1~10:1，所述第一方向与所述第二方向垂直。

技术总结
一种异质结双极晶体管结构及其形成方法，涉及半导体制造技术领域，其结构包括：基底；位于基底上的集电层、基层和发射层；位于发射层上的发射电极；位于集电层上的集电极；基电极，基电极包括若干指部，若干指部分别与基层电连接；钝化结构，钝化结构暴露出发射电极的部分顶部表面、集电极的部分顶部表面、相邻发射层之间的指部的部分顶部表面；互连金属层，互连金属层分别发射电极、指部以及集电极电连接。通过省去了基电极的端部，基层无需为基电极的端部提供放置位置，可以有效减小基层的面积，进而减小基层与集电层之间形成的PN结的面积。由于基层中去除了为基电极的端部提供放置且不能够贡献电流的部分，能够有效提升器件结构的利用效率。的利用效率。的利用效率。


技术研发人员：邹道华 高谷信一郎 刘昱玮
受保护的技术使用者：常州承芯半导体有限公司
技术研发日：2023.07.13
技术公布日：2023/8/14