栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法与流程

1.本发明涉及半导体技术领域，特别涉及一种栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法。


背景技术：

2.具有屏蔽栅沟槽(shield gate trench，sgt)的功率mosfet器件是目前最先进的功率mosfet器件技术，能够同时实现低导通电阻(rdson)和低反向恢复电容(crss)，从而同时降低了系统的导通损耗和开关损耗，提高了系统使用效率。屏蔽栅沟槽型器件的栅极结构包括屏蔽多晶硅和多晶硅栅(又称为控制栅)，屏蔽多晶硅通常也称为源多晶硅或屏蔽栅，都形成于沟槽中，根据屏蔽多晶硅和多晶硅栅在沟槽中的设置不同通常分为上下结构和左右结构。上下结构中屏蔽多晶硅位于沟槽的底部，多晶硅栅位于沟槽的顶部，多晶硅栅和屏蔽多晶硅之间呈上下结构关系。
3.目前，呈上下结构关系的屏蔽栅极沟槽器件(sgt)的栅间氧化层ipo制作时，通常有两种方案，一种是在沟槽中形成屏蔽栅之后，利用沉积和刻蚀工艺，再在屏蔽栅的顶面上形成一层栅间氧化层ipo，此方案步骤繁复，工艺要求较高；而另一种方案是在沟槽中形成屏蔽栅多晶硅之后，通过回刻蚀沟槽侧壁上所沉积的屏蔽介质层的方式，将屏蔽栅多晶硅的顶部露出，然后再通过氧化该顶部露出的屏蔽栅多晶硅，以将该氧化后所得到二氧化硅作为栅间氧化层ipo，显然，相比与第一种方案，第二种方案工艺步骤相对简单且稳定。
4.但是，在目前的第二种方案中，由于其利用刻蚀工艺去除屏蔽栅多晶硅两侧的屏蔽介质层以暴露出预设高度的屏蔽栅多晶硅的过程中，其暴露出的屏蔽栅多晶硅的高度比位于其两侧刻蚀后剩余的屏蔽介质层的高度高太多，如图1所示，进而导致后续填充的多晶硅栅、栅间氧化层以及屏蔽栅组成的c
gp
较大，而c
gp
较大则造成栅极电荷qg和栅漏极之间qgs变大，即增加了屏蔽栅沟槽型器件作为开关过程中的开关损耗。


技术实现要素：

5.本发明的目的在于提供一种栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法，以在利用热氧化工艺形成栅间氧化层的工艺过程中，通过消角、减薄等工艺，将刻蚀工艺后暴露出的用于热氧化成栅间氧化层的屏蔽栅多晶硅的厚度减薄和高度降低，进而使高度降低后的屏蔽栅多晶硅可以充分(完全)氧化，即全部转化为栅间氧化层，进而实现减小多晶硅栅、栅间氧化层以及屏蔽栅组成的c
gp
和降低器件的开关损耗的目的。
6.第一方面，为解决上述技术问题，本发明提供一种栅间氧化层的形成方法，至少可以包括如下步骤：
7.提供一半导体衬底，所述半导体衬底内至少形成有一沟槽，所述沟槽的内表面上覆盖有屏蔽介质层，所述沟槽的下部空间内填充有屏蔽栅多晶硅；
8.湿法刻蚀所述屏蔽介质层，至少在沿垂直于所述半导体衬底表面的方向去除所述屏蔽栅多晶硅两侧的部分高度的所述屏蔽介质层，以暴露出高度为第一高度且顶部拐角为
直角或锐角的所述屏蔽栅多晶硅；
9.对所述暴露出的顶部拐角呈直角或锐角的所述屏蔽栅多晶硅进行消角处理，以使所述暴露出的所述屏蔽栅多晶硅的顶部拐角由所述直角或锐角转变呈圆角；
10.对所述半导体衬底进行热氧化工艺，以使所述暴露出的角度呈圆角的预设高度的所述屏蔽栅多晶硅氧化为二氧化硅，并将所述二氧化硅作为所述栅间氧化层，且将位于该二氧化硅下方的所剩余的未被氧化的屏蔽栅多晶硅作为屏蔽栅。
11.进一步的，在对所述暴露出的顶部拐角呈直角或锐角的所述屏蔽栅多晶硅进行消角处理之后或之前，本发明所提供的所述栅间氧化层形成方法还包括：沿垂直于所述半导体衬底表面的方向，将所述屏蔽栅多晶硅的高度从第一高度减薄到第二高度的步骤。
12.进一步的，所述第二高度与所述第一高度之比具体可以为：30％-90％。
13.进一步的，覆盖在所述沟槽的内表面上的所述屏蔽介质层的厚度范围具体可以为：
14.进一步的，所述湿法刻蚀所述屏蔽介质层，以在沿垂直于所述半导体衬底表面的方向去除所述屏蔽栅多晶硅两侧的预设高度的所述屏蔽介质层的步骤中，还可以同时沿平行于所述半导体衬底表面的方向刻蚀去除所述沟槽的上部空间的侧壁上所覆盖的部分厚度的所述屏蔽介质层，以使剩余在所述沟槽的上部空间的侧壁上的屏蔽介质层的厚度范围具体可以为：
15.进一步的，在对所述暴露出的顶部拐角呈直角或锐角的所述屏蔽栅多晶硅进行消角处理之后，本发明所提供的所述栅间氧化层形成方法还包括包括：沿所述沟槽的深度方向，对所述屏蔽栅多晶硅进行p型或n型离子注入的步骤。
16.进一步的，在所述p型或n型离子注入之后，本发明所提供的所述栅间氧化层形成方法还包括包括：湿法刻蚀去除剩余覆盖在所述沟槽的上部空间的侧壁上的所述屏蔽介质层，以暴露出所述沟槽的上部空间的侧壁所对应的半导体衬底。
17.进一步的，在对所述半导体衬底进行热氧化工艺，以使所述暴露出的角度呈圆角的预设高度的所述屏蔽栅多晶硅氧化为二氧化硅的步骤中，还可以同时将所述沟槽的上部空间的侧壁所暴露出的半导体衬底进行氧化，以在该沟槽的上部空间的侧壁上形成屏蔽栅沟槽型器件的栅氧化层。
18.进一步的，所述屏蔽介质层的材料具体可以包括二氧化硅。
19.进一步的，在所述热氧化工艺中，将暴露出的角度呈圆角的所述屏蔽栅多晶硅氧化为二氧化硅的所述屏蔽栅多晶硅的预设高度可以与所述第二高度相同。
20.第二方面，基于如上所述的栅间氧化层的形成方法，本发明还提供了一种屏蔽栅沟槽型器件的形成方法，包括：
21.采用如上所述的栅间氧化层的形成方法，在一半导体衬底内的沟槽中形成屏蔽介质层、屏蔽栅以及位于屏蔽栅顶面上的栅间氧化层；
22.在所述沟槽中填充多晶硅，以形成多晶硅栅，所述多晶硅栅通过所述沟槽侧壁上的栅氧化层与所述半导体衬底隔离，并通过所述栅间氧化层与所述屏蔽栅隔离。
23.进一步的，在本发明实施例中所提供的所述屏蔽栅沟槽型器件的形成方法中，其在所述半导体衬底内形成沟槽的步骤，具体可以包括：
24.提供一半导体衬底，并在所述半导体衬底的表面上形成硬掩膜层；
25.以所述硬掩膜层为掩膜，刻蚀所述半导体衬底，以形成至少一所述沟槽。
26.进一步的，所述硬掩膜层具体可以包括依次层叠的第一氧化层和/或第二氧化层，或者，所述硬掩膜层具体可以包括依次层叠的第一氧化层、氮化层和第二氧化层组成的ono堆叠结构。
27.与现有技术相比，本发明技术方案至少具有如下有益效果之一：
28.在本发明提供的一种栅间氧化层的形成方法中，其先在半导体衬底内形成一内表面上覆盖有屏蔽介质，且其下部空间填充有屏蔽多晶硅的沟槽，然后，在利用湿法刻蚀工艺，沿垂直于所述半导体衬底表面的方向去除所述沟槽下部空间中的屏蔽栅多晶硅两侧的部分高度的所述屏蔽介质层，以暴露出高度为第一高度且顶部拐角为直角或者锐角的所述屏蔽栅多晶硅，然后，采用对所述暴露出的顶部拐角呈直角或锐角的所述屏蔽栅多晶硅进行消角处理，以使所述暴露出的所述屏蔽栅多晶硅的顶部拐角由所述直角或锐角转变呈圆角，之后再对所述半导体衬底进行热氧化工艺，以使所述暴露出的角度呈圆角的预设高度的所述屏蔽栅多晶硅氧化为二氧化硅，并将所述二氧化硅作为所述栅间氧化层。
29.由于本发明所提供的栅间氧化层的形成方法，在利用刻蚀工艺形成高度为第一高度的屏蔽栅多晶硅之后，其并没有像现有技术直接进行氧化工艺以形成所述栅间氧化层，而是先将所述第一高度的屏蔽栅多晶硅的顶部拐角从直角或锐角消减为两边为圆弧状的圆角，然后，在对其进行氧化工艺，以通过消减所述暴露出的所述屏蔽栅多晶硅的顶部拐角的方式，减小后续氧化过程中氧原子(氧气)的扩散距离，进而保证消角后所暴露出的屏蔽栅多晶硅可以充分(完全)的被氧化，进而使其全部转化为栅间氧化层，即最终实现减小多晶硅栅、栅间氧化层以及屏蔽栅组成的c
gp
以及降低器件的开关损耗的目的。
30.进一步的，由于本发明所提供的形成方法中，在对所述第一高度的屏蔽栅多晶硅的顶部拐角进行消角处理之后或之前，还可以对该屏蔽栅多晶硅的第一高度进行减薄处理，进而降低暴露出的用于热氧化成栅间氧化层的屏蔽栅多晶硅的高度，即从减少所述暴露出的所述屏蔽栅多晶硅的高度的方式，进一步的减小了后续氧化过程中氧原子(氧气)的扩散距离，进而保证消角后所暴露出的屏蔽栅多晶硅可以充分(完全)的被氧化，进而使其全部转化为栅间氧化层。
31.同时，由于本发明所提供的形成方法，将所述沟槽的上部空间的侧壁上所覆盖的所述屏蔽介质层的厚度进行了减薄处理，然后，在对该沟槽下部空间中通过消角和/或减薄处理过的屏蔽栅多晶硅进行离子注入工艺，实现了增大注入到所述消角和/或减薄处理过的屏蔽栅多晶硅中的离子注入剂量和提高离子注入均匀性的目的。
附图说明
32.图1为现有技术中栅间氧化层的形成方法的制备过程中的结构示意图；
33.图2为本发明一实施例中栅间氧化层的形成方法的流程示意图；
34.图3～图9为本发明一实施例中所提供的一种栅间氧化层的形成方法在其制备过程中的结构示意图；
35.图10为改善前利用现有栅间氧化层的形成方法所形成的位于多个沟槽内的栅间氧化层的sem图；
36.图11为图10中所示的sem图中的其中一个沟槽内形成的栅间氧化层的sem图的局
部放大图；
37.图12为利用图2所示的本发明改善后一实施例中所提供的栅间氧化层的形成方法所形成的位于多个沟槽内的栅间氧化层的sem图；
38.图13为图12中所示的sem图中的其中一个沟槽内形成的栅间氧化层的sem图的局部放大图，以与图3～图9所示的制备过程中的结构示意图对应；
39.图14为本发明一实施例中所提供的屏蔽栅沟槽型器件的形成方法的流程示意图；
40.其中，图3～图9中的附图标记具体如下：
41.100-半导体衬底；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
110/110’/110
”‑
屏蔽介质层；
42.120-屏蔽栅多晶硅；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
130-栅间氧化层；
43.140-屏蔽栅；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
150-栅氧化层；
44.a-第一高度；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
b-第二高度；
45.101-沟槽；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
160-多晶硅栅。
具体实施方式
46.承如背景技术所述，目前，呈上下结构关系的屏蔽栅极沟槽器件(sgt)的栅间氧化层ipo制作时，通常有两种方案，一种是在沟槽中形成屏蔽栅之后，利用沉积和刻蚀工艺，再在屏蔽栅的顶面上形成一层栅间氧化层ipo，此方案步骤繁复，工艺要求较高；而另一种方案是在沟槽中形成屏蔽栅多晶硅之后，通过回刻蚀沟槽侧壁上所沉积的屏蔽介质层的方式，将屏蔽栅多晶硅的顶部露出，然后再通过氧化该顶部露出的屏蔽栅多晶硅，以将该氧化后所得到二氧化硅作为栅间氧化层ipo，显然，相比与第一种方案，第二种方案工艺步骤相对简单且稳定。
47.但是，在目前的第二种方案中，其一方面，由于其利用刻蚀工艺去除屏蔽栅多晶硅两侧的屏蔽介质层以暴露出预设高度的屏蔽栅多晶硅的过程中，其暴露出的屏蔽栅多晶硅的高度比位于其两侧刻蚀后剩余的屏蔽介质层的高度高太多，如图1所示的c即为c
gp
，进而导致后续填充的多晶硅栅、栅间氧化层以及屏蔽栅组成的c
gp
较大，而c
gp
较大则造成栅极电荷qg和栅漏极之间qgs变大，即增加了屏蔽栅沟槽型器件作为开关过程中的开关损耗。
48.而另一方面，由于现有技术中是在利用沉积、化学机械研磨cmp工艺以在形成在半导体衬底内的沟槽的下部空间内形成屏蔽栅多晶硅之后，对位于该沟槽下部空间中的所述屏蔽栅多晶硅进行离子注入工艺，提升多晶硅中离子掺杂浓度，使之更易于氧化，因此，现有则势必存在受该沟槽的两侧侧壁上所覆盖的屏蔽介质层(二氧化硅)的厚度较厚，而导致的离子注入工艺的深度有限，进而导致离子注入的均匀性和注入剂量受限的问题。
49.针对上述第二种方案中目前所存在的如上两个问题，本发明研究人员提出了分别对其进行改进的方案，即，在利用刻蚀工艺形成高度为第一高度的屏蔽栅多晶硅之后，其并没有像现有技术直接进行氧化工艺以形成所述栅间氧化层，而是先将所述第一高度的屏蔽栅多晶硅的顶部拐角从直角或锐角消减为两边为圆弧状的圆角，然后，在对其进行氧化工艺，以通过消减所述暴露出的所述屏蔽栅多晶硅的顶部拐角的方式，减小后续氧化过程中氧原子(氧气)的扩散距离，进而保证消角后所暴露出的屏蔽栅多晶硅可以充分(完全)的被氧化，以及，将所述沟槽的上部空间的侧壁上所覆盖的所述屏蔽介质层的厚度进行了减薄处理，然后，在对该沟槽下部空间中通过消角和/或减薄处理过的屏蔽栅多晶硅以及其两侧
的屏蔽介质层进行离子注入工艺。
50.为此，本发明提供了一种栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法，以在利用热氧化工艺形成栅间氧化层的工艺过程中，通过消角、减薄等工艺，将刻蚀工艺后暴露出的用于热氧化成栅间氧化层的屏蔽栅多晶硅的厚度减薄和高度降低，进而使高度降低后的屏蔽栅多晶硅可以充分(完全)氧化，即全部转化为栅间氧化层，进而实现减小多晶硅栅、栅间氧化层以及屏蔽栅组成的c
gp
和降低器件的开关损耗的目的。
51.参考图2所示，图2为本发明实施例中提供的栅间氧化层的形成方法的流程示意图；其中，所述栅间氧化层的形成方法可以包括如下步骤：
52.步骤s201，提供一半导体衬底，所述半导体衬底内至少形成有一沟槽，所述沟槽的内表面上覆盖有屏蔽介质层，所述沟槽的下部空间内填充有屏蔽栅多晶硅；
53.步骤s202，湿法刻蚀所述屏蔽介质层，至少在沿垂直于所述半导体衬底表面的方向去除所述屏蔽栅多晶硅两侧的部分高度的所述屏蔽介质层，以暴露出高度为第一高度且顶部拐角为直角或锐角的所述屏蔽栅多晶硅；
54.步骤s203，对所述暴露出的顶部拐角呈直角或锐角的所述屏蔽栅多晶硅进行消角处理，以使所述暴露出的所述屏蔽栅多晶硅的顶部拐角由所述直角或锐角转变呈圆角；
55.步骤s204，对所述半导体衬底进行热氧化工艺，以使所述暴露出的角度呈圆角的预设高度的所述屏蔽栅多晶硅氧化为二氧化硅，并将所述二氧化硅作为所述栅间氧化层，且将位于该二氧化硅下方的所剩余的未被氧化的屏蔽栅多晶硅作为屏蔽栅。
56.以下结合附图和具体实施例对本发明提出的栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
57.如本技术和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
58.参阅图3，在上述步骤s201中，首先需要提供一半导体衬底100，而所述半导体衬底100具体可以是本领域公知的任意合适的衬底材料，例如可以是以下所提到的材料中的至少一种：硅(si)、锗(ge)、锗硅(sige)、碳硅(sic)、碳锗硅(sigec)、砷化铟(inas)、砷化镓(gaas)、磷化铟(inp)或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)，或者还可以为双面抛光硅片(double side polishedwafers，dsp)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。示例性的，本实施例中半导体衬底100例如为硅晶圆。
59.接着，可以利用在所述半导体衬底100的表面上形成一硬掩膜层(未图示)，并以所
述硬掩膜层为掩膜，在所述半导体衬底100内示例性的形成一个沟槽101，之后再利用沉积工艺在所述沟槽101的内表面上(两侧侧壁和底部)覆盖一层材料为二氧化硅的屏蔽介质层110。
60.之后，再在所述沟槽101中填充屏蔽栅多晶硅120，并对其进行化学机械研磨cmp和刻蚀，从而得到如图3所示的在所述沟槽101的下部空间内所填充的屏蔽栅多晶硅120(cmp工艺后沟槽101内所剩余的)。其中，此时形成在所述沟槽101的内表面上的所述屏蔽介质层110的厚度范围为8即，具体可以以及到之间的任何两个数值之间的任何整数或小数，这里将不再累述。
61.可以理解的是，本发明实施例中在形成所述沟槽101之后，便可去除所述硬掩膜层(未图示)，因此，其在所述沟槽101的内部面上形成的所述屏蔽介质层110同时还延伸在所述半导体衬底100所裸露出的表面上。
62.作为一种示例，所述硬掩膜层可以是依次层叠的第一氧化层和/或第二氧化层，或者，所述硬掩膜层还可以是依次层叠的第一氧化层、氮化层和第二氧化层组成的ono堆叠结构。
63.参阅图4，在上步骤s202中，可以利用湿法刻蚀刻蚀工艺，沿平行于所述半导体衬底100表面的方向刻蚀去除部分厚度的所述覆盖在所述沟槽101的上部空间的两侧侧壁上的所述屏蔽介质层110，以使刻蚀后剩余在该沟槽101的上部空间的两侧侧壁上的屏蔽介质层110’的厚度为所述未刻蚀之前的所述屏蔽介质层110的厚度的10％-50％，即具体的，刻蚀后剩余在该沟槽101的上部空间的两侧侧壁上的屏蔽介质层110’的厚度范围为：的厚度范围为：即，具体可以以及到之间的任何两个数值之间的任何整数或小数，这里将不再累述。
64.同时，在该湿法刻蚀工艺中还同时沿垂直于所述半导体衬底100表面的方向，同步去除位于所述沟槽101的下部空间的所述屏蔽栅多晶硅120两侧的部分高度的所述屏蔽介质层110，以暴露出高度为第一高度a且顶部拐角为直角或锐角的所述屏蔽栅多晶硅120。
65.作为一种示例，为了区别上述步骤s202中的所述湿法刻蚀工艺过程中对不同部位的屏蔽介质层进行不同厚度、深度的刻蚀，本发明实施例中将沿垂直于所述半导体衬底100表面的方向刻蚀后所剩余的位于所述屏蔽栅多晶硅120两侧的顶面低于所述屏蔽栅多晶硅120顶面的屏蔽介质层定义为屏蔽介质层110”。
66.参阅图5，在上述步骤s203中，可以利用湿法刻蚀工艺或者减薄工艺，对所述暴露出的顶部拐角呈直角或锐角的所述屏蔽栅多晶硅120进行消角处理，以使所述暴露出的所述屏蔽栅多晶硅120的顶部拐角由所述直角或锐角转变呈圆角。
67.作为一种示例，在本发明实施例中所提供的图4、图5中，其示例性的将所述顶部拐角的形状设置为直角，而在其他实施例中，所述顶部拐角的形状还可以设置为锐角，此示例本发明实施例将不再累述。
68.继续参阅图5，在上述步骤s203对所述暴露出的顶部拐角呈直角(或锐角)的所述屏蔽栅多晶硅120进行消角处理之后，本发明实施例中所提供的所述栅间氧化层的形成方法还可以包括：
69.步骤s203.1，沿垂直于所述半导体衬底100表面的方向，将所述屏蔽栅多晶硅120
的高度从第一高度a减小(降低)到第二高度b，其中a》b，且所述b与所述a之比为：30％-90％。
70.而在其他实施例中，还可以在上述步骤s203对所述暴露出的顶部拐角呈直角(或锐角)的所述屏蔽栅多晶硅120进行消角处理之前，沿垂直于所述半导体衬底100表面的方向，将所述屏蔽栅多晶硅120的高度从第一高度a减小(降低)到第二高度b，其中a》b，且所述b与所述a之比为：30％-90％。
71.显然，由于本发明实施例中所提供的栅间氧化层的形成方法中，在对所述第一高度a的屏蔽栅多晶硅120的顶部拐角进行消角处理之后或之前，还可以对该屏蔽栅多晶硅120的第一高度a进行减薄处理，进而降低暴露出的用于热氧化成栅间氧化层的屏蔽栅多晶硅120的高度，即从减少所述暴露出的所述屏蔽栅多晶硅120的高度的方式，进一步的减小了后续氧化过程中氧原子(氧气)的扩散距离，进而保证消角后所暴露出的屏蔽栅多晶硅120’可以充分(完全)的被氧化，进而使其全部转化为栅间氧化层。
72.参阅图6，在上述步骤s203.1对将所述屏蔽栅多晶硅120的高度从第一高度a减薄(降低)到第二高度b之后，本发明实施例中所提供的所述栅间氧化层的形成方法还可以包括：
73.步骤s203.2，沿所述沟槽101的深度方向，对顶部拐角呈圆角的所述屏蔽栅多晶硅120进行p型或n型离子注入，以实现对所述屏蔽栅多晶硅120进行掺杂，使得所述屏蔽多晶硅120更易于氧化。
74.参阅图7，在上述步骤s203.2进行所述p型或n型离子注入之后，本发明实施例中所提供的所述栅间氧化层的形成方法还可以包括：
75.步骤s203.3，湿法刻蚀去除剩余覆盖在所述沟槽101的上部空间的侧壁上的所述屏蔽介质层110’，以暴露出所述沟槽101的上部空间的侧壁所对应的半导体衬底100。
76.参阅图8，在上述步骤s204中，对所述半导体衬底100进行热氧化工艺，以使所述暴露出的角度呈圆角的预设高度的所述屏蔽栅多晶硅120氧化为二氧化硅，并将所述二氧化硅作为所述栅间氧化层130，且将位于该二氧化硅下方的所剩余的未被氧化的屏蔽栅多晶硅120作为屏蔽栅140。
77.在本实施例中，优选的是将所述暴露出的角度呈圆角的所述屏蔽栅多晶硅120氧化为二氧化硅的所述屏蔽栅多晶硅的预设高度与所述第二高度b设置为相同，而在其他实施例中，其也可以根据实际设计要求(具体可以参考c
gp
、qg以及qgs等参数)固定所述预设高度的高度。
78.可以理解的是，在该步骤s204对所述半导体衬底100进行热氧化工艺，以使所述暴露出的角度呈圆角的预设高度(所述第二高度b)的所述屏蔽栅多晶硅120氧化为二氧化硅的步骤中，还同时将所述沟槽101的上部空间的侧壁所暴露出的半导体衬底100进行氧化，以在该沟槽101的上部空间的侧壁上形成屏蔽栅沟槽型器件的栅氧化层150。
79.参阅图9，在上述步骤s204利用热氧化工艺同步形成所述栅间氧化层130和所述栅氧化层150之后，本发明实施例中所提供的所述栅间氧化层的形成方法还可以包括：在所述沟槽101的剩余空间内填充多晶硅，以形成屏蔽栅沟槽型器件的多晶硅栅160的步骤。
80.为了体现本发明实施例中所提供的栅间氧化层的形成方法的有益效果，下面将通过对利用现有技术中所采用的栅间氧化层的形成方法和利用本发明实施例中所提供的栅
间氧化层的形成方法分别对应模拟形成的实际sem效果图进行对比的方式，描述本发明实施例中所提供的所述形成方法实用性和突出的有益效果。
81.参阅图10～图13，其中，图10和图11是利用现有技术中的栅间氧化层的形成方法所形成的栅间氧化层的sem图及其局部放大图，而图12和图13则是利用图2所示的本发明一实施例中所提供的栅间氧化层的形成方法所形成的位于多个沟槽内的栅间氧化层的sem图及其局部放大图。
82.由图10和图11可知，在现有技术中形成在沟槽中的位于下部的屏蔽栅与位于上部的多晶硅栅之间存在一定的空间高度差，进而导致填充在二者之间的栅间氧化层与其二者通过组成的c
gp
较大，即，利用现有技术形成的屏蔽栅沟槽型器件作为开关过程中的开关损耗较大。
83.而根据图12和图13可知，显然，利用本发明实施例中所提供的栅间氧化层的形成方法形成的所述结构中的多晶硅栅、栅间氧化层以及屏蔽栅所组成的c
gp
明显减小，即实现了有效降低器件的开关损耗的目的。
84.参阅图14，基于如上所述的栅间氧化层的形成方法，本发明还提供了一种屏蔽栅沟槽型器件的形成方法，包括：
85.步骤s1401，采用如上所述的栅间氧化层的形成方法，在一半导体衬底内的沟槽中形成屏蔽介质层、屏蔽栅以及位于屏蔽栅顶面上的栅间氧化层；
86.步骤s1402，在所述沟槽的上部空间中填充多晶硅，以形成多晶硅栅，所述多晶硅栅通过所述沟槽侧壁上的栅氧化层与所述半导体衬底隔离，并通过所述栅间氧化层与所述屏蔽栅隔离。
87.进一步的，在所述半导体衬底内形成沟槽的步骤，包括：
88.提供一半导体衬底，并在所述半导体衬底的表面上形成硬掩膜层；
89.以所述硬掩膜层为掩膜，刻蚀所述半导体衬底，以形成至少一所述沟槽。
90.作为一种示例，所述硬掩膜层具体可以是依次层叠的第一氧化层和/或第二氧化层，或者，所述硬掩膜层具体可以是依次层叠的第一氧化层、氮化层和第二氧化层组成的ono堆叠结构。
91.综上所述，在本发明提供的一种栅间氧化层的形成方法中，其先在半导体衬底内形成一内表面上覆盖有屏蔽介质，且其下部空间填充有屏蔽多晶硅的沟槽，然后，在利用湿法刻蚀工艺，沿垂直于所述半导体衬底表面的方向去除所述沟槽下部空间中的屏蔽栅多晶硅两侧的部分高度的所述屏蔽介质层，以暴露出高度为第一高度且顶部拐角为直角或锐角的所述屏蔽栅多晶硅，然后，采用对所述暴露出的顶部拐角呈直角或锐角的所述屏蔽栅多晶硅进行消角处理，以使所述暴露出的所述屏蔽栅多晶硅的顶部拐角由所述直角或锐角转变呈圆角，之后再对所述半导体衬底进行热氧化工艺，以使所述暴露出的角度呈圆角的预设高度的所述屏蔽栅多晶硅氧化为二氧化硅，并将所述二氧化硅作为所述栅间氧化层。
92.由于本发明所提供的栅间氧化层的形成方法，在利用刻蚀工艺形成高度为第一高度的屏蔽栅多晶硅之后，其并没有像现有技术直接进行氧化工艺以形成所述栅间氧化层，而是先将所述第一高度的屏蔽栅多晶硅的顶部拐角从直角或锐角消减为两边为圆弧状的圆角，然后，在对其进行氧化工艺，以通过消减所述暴露出的所述屏蔽栅多晶硅的顶部拐角的方式，减小后续氧化过程中氧原子(氧气)的扩散距离，进而保证消角后所暴露出的屏蔽
栅多晶硅可以充分(完全)的被氧化，进而使其全部转化为栅间氧化层，即最终实现减小多晶硅栅、栅间氧化层以及屏蔽栅组成的c
gp
以及降低器件的开关损耗的目的。
93.进一步的，由于本发明所提供的形成方法中，在对所述第一高度的屏蔽栅多晶硅的顶部拐角进行消角处理之后或之前，还可以对该屏蔽栅多晶硅的第一高度进行减薄处理，进而降低暴露出的用于热氧化成栅间氧化层的屏蔽栅多晶硅的高度，即从减少所述暴露出的所述屏蔽栅多晶硅的高度的方式，进一步的减小了后续氧化过程中氧原子(氧气)的扩散距离，进而保证消角后所暴露出的屏蔽栅多晶硅可以充分(完全)的被氧化，进而使其全部转化为栅间氧化层。
94.同时，由于本发明所提供的形成方法，将所述沟槽的上部空间的侧壁上所覆盖的所述屏蔽介质层的厚度进行了减薄处理，然后，在对该沟槽下部空间中通过消角和/或减薄处理过的屏蔽栅多晶硅以及其两侧的屏蔽介质层进行离子注入工艺，实现了增大注入到所述消角和/或减薄处理过的屏蔽栅多晶硅中的离子注入剂量和提高离子注入均匀性的目的。
95.需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
96.还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
97.此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

技术特征：
1.一种栅间氧化层的形成方法，其特征在于，至少包括如下步骤：提供一半导体衬底，所述半导体衬底内至少形成有一沟槽，所述沟槽的内表面上覆盖有屏蔽介质层，所述沟槽的下部空间内填充有屏蔽栅多晶硅；湿法刻蚀所述屏蔽介质层，至少在沿垂直于所述半导体衬底表面的方向去除所述屏蔽栅多晶硅两侧的部分高度的所述屏蔽介质层，以暴露出高度为第一高度且顶部拐角为直角或锐角的所述屏蔽栅多晶硅；对所述暴露出的顶部拐角呈直角或锐角的所述屏蔽栅多晶硅进行消角处理，以使所述暴露出的所述屏蔽栅多晶硅的顶部拐角由所述直角或锐角转变呈圆角；对所述半导体衬底进行热氧化工艺，以使所述暴露出的角度呈圆角的预设高度的所述屏蔽栅多晶硅氧化为二氧化硅，并将所述二氧化硅作为所述栅间氧化层，且将位于该二氧化硅下方的所剩余的未被氧化的屏蔽栅多晶硅作为屏蔽栅。2.如权利要求1所述的栅间氧化层的形成方法，其特征在于，在对所述暴露出的顶部拐角呈直角或锐角的所述屏蔽栅多晶硅进行消角处理之后或之前，所述形成方法还包括：沿垂直于所述半导体衬底表面的方向，将所述屏蔽栅多晶硅的高度从第一高度减薄到第二高度。3.如权利要求2所述的栅间氧化层的形成方法，其特征在于，所述第二高度与所述第一高度之比为：30％～90％。4.如权利要求1所述的栅间氧化层的形成方法，其特征在于，覆盖在所述沟槽的内表面上的所述屏蔽介质层的厚度范围为：5.如权利要求4所述的栅间氧化层的形成方法，其特征在于，所述湿法刻蚀所述屏蔽介质层，以在沿垂直于所述半导体衬底表面的方向去除所述屏蔽栅多晶硅两侧的预设高度的所述屏蔽介质层的步骤中，还同时沿平行于所述半导体衬底表面的方向刻蚀去除所述沟槽的上部空间的侧壁上所覆盖的部分厚度的所述屏蔽介质层，以使剩余在所述沟槽的上部空间的侧壁上的屏蔽介质层的厚度范围为：6.如权利要求5所述的栅间氧化层的形成方法，其特征在于，在对所述暴露出的顶部拐角呈直角或锐角的所述屏蔽栅多晶硅进行消角处理之后，所述形成方法还包括：沿所述沟槽的深度方向，对所述屏蔽栅多晶硅进行p型或n型离子注入。7.如权利要求6所述的栅间氧化层的形成方法，其特征在于，在所述p型或n型离子注入之后，所述形成方法还包括：湿法刻蚀去除剩余覆盖在所述沟槽的上部空间的侧壁上的所述屏蔽介质层，以暴露出所述沟槽的上部空间的侧壁所对应的半导体衬底。8.如权利要求7所述的栅间氧化层的形成方法，其特征在于，在对所述半导体衬底进行热氧化工艺，以使所述暴露出的角度呈圆角的预设高度的所述屏蔽栅多晶硅氧化为二氧化硅的步骤中，还同时将所述沟槽的上部空间的侧壁所暴露出的半导体衬底进行氧化，以在该沟槽的上部空间的侧壁上形成屏蔽栅沟槽型器件的栅氧化层。9.如权利要求1所述的栅间氧化层的形成方法，其特征在于，所述屏蔽介质层的材料包括二氧化硅。10.如权利要求2所述的栅间氧化层的形成方法，其特征在于，在所述热氧化工艺中，将暴露出的角度呈圆角的所述屏蔽栅多晶硅氧化为二氧化硅的所述屏蔽栅多晶硅的预设高
度与所述第二高度相同。11.一种屏蔽栅沟槽型器件的形成方法，其特征在于，包括：采用权利要求1至10中任一项所述的栅间氧化层的形成方法，在一半导体衬底内的沟槽中形成屏蔽介质层、屏蔽栅以及位于屏蔽栅顶面上的栅间氧化层；在所述沟槽的上部空间中填充多晶硅，以形成多晶硅栅，所述多晶硅栅通过所述沟槽侧壁上的栅氧化层与所述半导体衬底隔离，并通过所述栅间氧化层与所述屏蔽栅隔离。12.如权利要求11所述的屏蔽栅沟槽型器件的形成方法，其特征在于，在所述半导体衬底内形成沟槽的步骤，包括：提供一半导体衬底，并在所述半导体衬底的表面上形成硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述半导体衬底，以形成至少一所述沟槽。13.如权利要求12所述的屏蔽栅沟槽型器件的形成方法，其特征在于，所述硬掩膜层包括依次层叠的第一氧化层和/或第二氧化层，或者，所述硬掩膜层包括依次层叠的第一氧化层、氮化层和第二氧化层组成的ono堆叠结构。

技术总结
本发明提供了一种栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法，应用于半导体技术领域。由于本发明所提供的形成方法，在利用刻蚀工艺形成高度为第一高度的屏蔽栅多晶硅之后，其并没有像现有技术直接进行氧化工艺以形成所述栅间氧化层，而是先将第一高度的屏蔽栅多晶硅的顶部拐角从直角或锐角消减为两边为圆弧状的圆角，然后，在对其进行氧化工艺，以通过消减所述暴露出的所述屏蔽栅多晶硅的顶部拐角的方式，减小后续氧化过程中氧原子(氧气)的扩散距离，进而保证消角后所暴露出的屏蔽栅多晶硅可以完全的被氧化，进而使其全部转化为栅间氧化层，即最终实现减小多晶硅栅、栅间氧化层以及屏蔽栅组成的C


技术研发人员：孔庆路 曹培明 周颖 李秀然
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2023.05.31
技术公布日：2023/8/14