提高闪存耐擦写能力的装置和方法与流程

1.本发明涉及半导体集成电路领域，特别是涉及一种提高闪存(flash)耐擦写能力(endurance)的装置。本发明还涉及一种提高闪存耐擦写能力的方法。


背景技术：

2.如图1所示，是现有闪存的存储单元的剖面结构示意图，图1所示的闪存为nord型闪存；现有闪存包括多个存储单元(cell)101，由多个所述存储单元101组成阵列单元，由多个所述阵列单元排列形成闪存的阵列结构。各所述存储单元101都采用分离栅浮栅器件。
3.如图1所示，所述分离栅浮栅器件包括：对称的第一源漏区205a和第二源漏区206，位于所述第一源漏区205a和所述第二源漏区205b之间的多个分离的具有浮栅104的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构103；所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。
4.所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个，分别用标记102a和102b表示。
5.所述分离栅浮栅器件为n型器件，所述第一源漏区205a和所述第二源漏区205b都由n+区组成。
6.p型掺杂的沟道区位于所述第一源漏区205a和所述第二源漏区205b之间且被各所述第一栅极结构和所述第二栅极结构103所覆盖。所述第一源漏区205a和所述第二源漏区205b都形成于p型半导体衬底201且和对应的两个所述第一栅极结构的外侧面自对准，所述沟道区之间由所述第一源漏区205a和所述第二源漏区205b之间的所述p型半导体衬底201组成或者进一步在所述p型半导体衬底201上进行掺杂形成。
7.所述存储单元101的所述第二源漏区205b连接到第二源漏电极，第二源漏电极会连接到位线bl1。
8.所述存储单元101的所述第一源漏区205a连接第一源漏电极，第一源漏电极会连接到位线bl0。
9.各所述第一栅极结构由隧穿介质层202、所述浮栅104、控制栅介质层203和所述控制栅105叠加而成。
10.各所述第二栅极结构103由字线栅介质层204和字线栅106叠加而成。
11.所述控制栅105连接到对应的控制栅线，所述字线栅106连接到字线wl。图1中，所述存储单元101包括两个所述第一栅极结构，故所述控制栅线也包括两根，分别用cg0和cg1表示，第一栅极结构102a的所述控制栅105连接到控制栅线cg0，第一栅极结构102b的所述控制栅105连接到控制栅线cg1。
12.对所述存储单元101的选定存储位进行编程(program)时，以对图1中所述第一栅极结构102a中的浮栅104对应的存储位
‘
a’为选定存储位为例，在一些实施中，所加电压如表一所示：
13.表一
14.cg0(v)wl(v)cg1(v)bl0(v)bl191.554.5idp
15.如表一所示，存储位
‘
a’编程时所加电压包括：
16.所述控制栅线cg1接5v，用于将第一栅极结构102b所控制的沟道区的区域段打开即导通；
17.所述字线wl接1.5v，用于将所述第二栅极结构103所控制的沟道区的区域段打开；
18.位线bl1接编程电流idp。
19.控制栅线cg0接9v的高压，位线bl0接4.5v的高压，这样，编程电流经过所述第一栅极结构102b和所述第二栅极结构103所控制的沟道区的区域段到达所述第一栅极结构102a的底部之后，由于控制栅线cg0和所述位线bl1都是高压，故能实现源端热电子注入编程。
20.其中，所述字线wl所接的电压即字线编程电压vwlp是固定电压，如上面列举的1.5v。如图2a所示，是现有闪存的存储单元的字线栅阈值电压随循环次数的变化曲线301，vt表示字线栅阈值电压，tcyc表示和循环次数相对应的测试时间；在实际使用中，随着循环次数增加，各存储单元的所述第二栅极结构103所控制的沟道区的区域段的阈值电压即字线栅阈值电压vt会变化，这是因为，随着循环次数的增加，所述第二栅极结构103中的缺陷捕获的电荷数量会增加，从而增加字线栅阈值电压vt，所以曲线301为一随tcyc不断上升的曲线，表示编程深度越来越深(program deeper&deeper)。
21.在字线编程电压vwlp固定不变，所述字线栅阈值电压vt增加的条件下，所述存储单元的编程深度会增加，这是因为，以对存储位
‘
a’进行编程为例：
22.对所述第二栅极结构103所控制的沟道区的区域段的源端侧的电压为所述字线编程电压vwlp减去所述字线栅阈值电压vt，所述字线栅阈值电压vt增加后，显然所述第二栅极结构103所控制的沟道区的区域段的源端侧电压也会降低，这会使得位线bl0和所述第二栅极结构103所控制的沟道区的区域段的源端侧电压的电压差变大，即源漏电压会变大，cg0和bl0的电压设置使所述第一栅极结构102a所控制的沟道区的区域段工作在线性区，故源漏电压增加后，源漏电流也会增加，这样源端热电子注入效率会增加，通过源端热电子注入效应注入到存储位
‘
a’中的存储电子会增加，这样存储位
‘
a’的编程深度会增加。如图2b所示，是现有闪存的存储单元的读取电流随循环次数的变化曲线302，ir10表示对图1中的存储位
‘
a’进行编程以及对另一位位编程后的读取电流，可以看出，ir10随tcyc的增加而不断降低，表示ir10 sigma越来越大。


技术实现要素：

23.本发明所要解决的技术问题是提供一种提高闪存耐擦写能力的装置，能补偿擦写次数对编程深度的影响，从而能提高闪存的耐擦写能力。为此，本发明还提供一种提高闪存耐擦写能力的方法。
24.为解决上述技术问题，本发明提供的提高闪存耐擦写能力的装置中，闪存包括多个存储单元；各所述存储单元都采用分离栅浮栅器件。
25.所述分离栅浮栅器件包括：对称设置的第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅。
26.沟道区位于所述第一源漏区和所述第二源漏区之间且被各所述第一栅极结构和所述第二栅极结构所覆盖，各所述第一栅极结构和所述第二栅极结构分别控制所覆盖的所述沟道区的区域段。
27.所述第二栅极结构由字线栅介质层和字线栅叠加而成；随着循环次数增加，所述字线栅介质层中会积累电荷并使所述第二栅极结构所覆盖的所述沟道区的区域段的字线栅阈值电压增加。
28.提高闪存耐擦写能力的装置包括：
29.字线编程电压产生电路，所述字线编程电压产生电路的输入端连接修整信号，输出端输出字线编程电压。
30.存储区域，用于存储所述存储单元的循环次数。
31.修整信号产生电路，用于根据所述存储单元的循环次数形成和所述循环次数相关的所述修整信号。
32.控制装置，用于实现：
33.在对选定的所述存储单元进行编程时，读取所述循环次数。
34.所述修整信号产生电路根据所述循环次数形成所述修整信号。
35.所述字线编程电压产生电路根据所述修整信号输出所述字线编程电压，采用所述字线编程电压进行编程，所述循环次数越多所述字线栅阈值电压越大，所述字线编程电压也越大，以消除所述字线栅阈值电压增加对所述存储单元的编程影响。
36.进一步的改进是，所述控制装置还用于实现：
37.对所述存储区域中的所述循环次数进行更新。
38.进一步的改进是，所述存储区域采用所述闪存的扇区中的附加字实现。
39.进一步的改进是，所述修整信号产生电路包括：
40.多路选择器，具有n个输入端以及1个输出端，所述多路选择器的输出端输出所述修整信号；n为大于1的整数。
41.n个修整码单元，各所述修整码单元的输出端连接到所述多路选择器的一个输入端。
42.控制信号产生电路，用于将所述循环次数分解形成n个控制信号，各所述控制信号分别对应于所述循环次数的一个区间。
43.各所述控制信号连接到一个所述修整码单元的一个输入端并通过所述控制信号设定所述修整码单元的输出信号。
44.所述多路选择器还根据所述控制信号从n个所述修整码单元的输出信号中选择一个作为所述修整信号。
45.进一步的改进是，所述控制装置通过控制擦除实现对所述存储区域中的所述循环次数进行更新，所述擦除包括：
46.读取所述附加字中的所述循环次数。
47.对所述扇区进行擦除。
48.将所述循环次数加1后写入到所述附加字中。
49.进一步的改进是，所述控制信号产生电路采用所述控制装置实现；在所述控制装置下，所述编程包括：
50.读取所述循环次数；
51.根据所述循环次数产生n个所述控制信号；n个所述控制信号传输给所述修整信号产生电路，所述修整信号产生电路根据n个所述控制信号输出所述修整信号，所述字线编程电压产生电路根据所述修整信号输出所述字线编程电压；
52.采用所述字线编程电压进行编程。
53.进一步的改进是，所述编程中，采用所述字线编程电压实现对一个字的编程。
54.进一步的改进是，所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。
55.为解决上述技术问题，本发明提供的提高闪存耐擦写能力的方法中，闪存包括多个存储单元；各所述存储单元都采用分离栅浮栅器件。
56.所述分离栅浮栅器件包括：对称设置的第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅。
57.沟道区位于所述第一源漏区和所述第二源漏区之间且被各所述第一栅极结构和所述第二栅极结构所覆盖，各所述第一栅极结构和所述第二栅极结构分别控制所覆盖的所述沟道区的区域段。
58.所述第二栅极结构由字线栅介质层和字线栅叠加而成；随着循环次数增加，所述字线栅介质层中会积累电荷并使所述第二栅极结构所覆盖的所述沟道区的区域段的字线栅阈值电压增加。
59.提高闪存耐擦写能力的方法包括：
60.设置字线编程电压产生电路，所述字线编程电压产生电路的输入端连接修整信号，输出端输出字线编程电压。
61.设置存储区域，用于存储所述存储单元的循环次数。
62.设置修整信号产生电路，用于根据所述存储单元的循环次数形成和所述循环次数相关的所述修整信号。
63.在对选定的所述存储单元进行编程时，将所述编程的步骤设置为：
64.读取所述存储单元的循环次数。
65.根据所述循环次数形成所述修整信号，根据所述修整信号输出所述字线编程电压。
66.采用所述字线编程电压进行编程，所述循环次数越多所述字线栅阈值电压越大，所述字线编程电压也越大，以消除所述字线栅阈值电压增加对所述存储单元的编程影响。
67.进一步的改进是，所述提高闪存耐擦写能力的方法还包括步骤：
68.对所述存储区域中的所述循环次数进行更新。
69.进一步的改进是，所述存储区域采用所述闪存的扇区中的附加字实现。
70.进一步的改进是，所述修整信号产生电路包括：
71.多路选择器，具有n个输入端以及1个输出端，所述多路选择器的输出端输出所述修整信号；n为大于1的整数。
72.n个修整码单元，各所述修整码单元的输出端连接到所述多路选择器的一个输入端。
73.控制信号产生电路，用于将所述循环次数分解形成n个控制信号，各所述控制信号分别对应于所述循环次数的一个区间。
74.各所述控制信号连接到一个所述修整码单元的一个输入端并通过所述控制信号设定所述修整码单元的输出信号。
75.所述多路选择器还根据所述控制信号从n个所述修整码单元的输出信号中选择一个作为所述修整信号。
76.进一步的改进是，所述提高闪存耐擦写能力的方法通过控制擦除实现对所述存储区域中的所述循环次数进行更新，所述擦除的步骤包括：
77.读取所述附加字中的所述循环次数。
78.对所述扇区进行擦除。
79.将所述循环次数加1后写入到所述附加字中。
80.进一步的改进是，所述控制信号产生电路采用控制装置实现；在所述控制装置的控制下，所述编程步骤包括：
81.读取所述存储单元的循环次数；
82.所述控制信号产生电路根据所述循环次数产生n个所述控制信号，所述修整信号产生电路根据n个所述控制信号输出所述修整信号，所述字线编程电压产生电路根据所述修整信号输出所述字线编程电压；
83.采用所述字线编程电压进行编程。
84.进一步的改进是，所述编程步骤中，采用所述字线编程电压实现对一个字的编程。
85.进一步的改进是，所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。
86.在存储单元采用分离栅浮栅器件的闪存如nord型闪存中，本发明设置了提高闪存耐擦写能力的装置，能根据循环次数即擦写循环次数来调整字线编程电压，调整后的字线编程电压能补偿循环次数增加时字线栅阈值电压增加对编程的影响，从而能避免编程深度随循环次数的增加而增加，最后能提高闪存的耐擦写能力。
附图说明
87.下面结合附图和具体实施方式对本发明作进一步详细的说明：
88.图1是现有闪存的存储单元的剖面结构示意图；
89.图2a是现有闪存的存储单元的字线栅阈值电压随循环次数的变化曲线；
90.图2b是现有闪存的存储单元的读取电流随循环次数的变化曲线；
91.图3是本发明实施例提高闪存耐擦写能力的装置的结构示意图；
92.图4a是本发明较佳实施例提高闪存耐擦写能力的装置中的循环次数的存储区域的结构示意图；
93.图4b是是本发明较佳实施例提高闪存耐擦写能力的装置中擦除操作的流程图；
94.图4c是是本发明较佳实施例提高闪存耐擦写能力的装置中编程的流程图；
95.图5是是本发明较佳实施例提高闪存耐擦写能力的装置中修整信号产生电路和字线编程电压产生电路的结构示意图。
具体实施方式
96.如图3所示，是本发明实施例提高闪存耐擦写能力的装置的结构示意图；本发明实施例提高闪存耐擦写能力的装置中，闪存包括多个存储单元101，闪存的存储单元101还请参考图1所示，是一种nord型闪存的存储单元101；各所述存储单元101都采用分离栅浮栅104器件。
97.如图1所示，所述分离栅浮栅器件包括：对称的第一源漏区205a和第二源漏区206，位于所述第一源漏区205a和所述第二源漏区205b之间的多个分离的具有浮栅104的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构103；所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。
98.沟道区位于所述第一源漏区205a和所述第二源漏区205b之间且被各所述第一栅极结构和所述第二栅极结构103所覆盖，各所述第一栅极结构和所述第二栅极结构103分别控制所覆盖的所述沟道区的区域段。
99.所述第二栅极结构103由字线栅106介质层204和字线栅106叠加而成；随着循环次数增加，所述字线栅106介质层204中会积累电荷并使所述第二栅极结构103所覆盖的所述沟道区的区域段的字线栅阈值电压vt增加，具体也请参考图2a的曲线301所示。
100.本发明实施例中，所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个，分别用标记102a和102b表示。
101.所述分离栅浮栅器件为n型器件，所述第一源漏区205a和所述第二源漏区205b都由n+区组成。所述沟道区为p型掺杂。所述第一源漏区205a和所述第二源漏区205b都形成于p型半导体衬底201且和对应的两个所述第一栅极结构的外侧面自对准，所述沟道区之间由所述第一源漏区205a和所述第二源漏区205b之间的所述p型半导体衬底201组成或者进一步在所述p型半导体衬底201上进行掺杂形成。在其他实施例中也能为：所述分离栅浮栅器件为p型器件，所述第一源漏区205a和所述第二源漏区205b都由p+区组成，沟道区为n型掺杂。
102.所述存储单元101的所述第二源漏区205b连接到第二源漏电极，第二源漏电极会连接到位线bl1。
103.所述存储单元101的所述第一源漏区205a连接第一源漏电极，第一源漏电极会连接到位线bl0。
104.各所述第一栅极结构由隧穿介质层202、所述浮栅104、控制栅介质层203和所述控制栅105叠加而成。
105.各所述第二栅极结构103由字线栅介质层204和字线栅106叠加而成。
106.所述控制栅105连接到对应的控制栅线，所述字线栅106连接到字线wl。图1中，所述存储单元101包括两个所述第一栅极结构，故所述控制栅线也包括两根，分别用cg0和cg1表示，第一栅极结构102a的所述控制栅105连接到控制栅线cg0，第一栅极结构102b的所述控制栅105连接到控制栅线cg1。
107.提高闪存耐擦写能力的装置包括：
108.字线编程电压vwlp产生电路404，所述字线编程电压vwlp产生电路404的输入端连接修整信号trim，输出端输出字线编程电压vwlp。
109.存储区域401，用于存储所述存储单元101的循环次数。
110.在一些较佳实施例中，如图4a所示，是本发明较佳实施例提高闪存耐擦写能力的装置中的循环次数的存储区域的结构示意图，所述存储区域401采用所述闪存的扇区405中的附加字401a实现，图4a中，所述扇区405也采用sector表示，所述附加字401a也采用extra world to store cycling info。
111.修整信号产生电路403，用于根据所述存储单元101的循环次数形成和所述循环次数相关的所述修整信号trim。
112.控制装置402，用于实现：
113.在对选定的所述存储单元101进行编程时，读取所述循环次数，图3中，循环次数采用cycling表示。
114.所述修整信号产生电路403根据所述循环次数形成所述修整信号trim。
115.所述字线编程电压vwlp产生电路404根据所述修整信号trim输出所述字线编程电压vwlp，采用所述字线编程电压vwlp进行编程，所述循环次数越多所述字线栅阈值电压vt越大，所述字线编程电压vwlp也越大，以消除所述字线栅阈值电压vt增加对所述存储单元101的编程影响。
116.本发明实施例中，所述控制装置402还用于实现：对所述存储区域401中的所述循环次数进行更新。在一些较佳实施例中，所述控制装置402通过控制擦除实现对所述存储区域401中的所述循环次数进行更新。如图4b所示，是本发明较佳实施例提高闪存耐擦写能力的装置中擦除操作的流程图；所述擦除包括：
117.步骤s101、接收擦除命令，擦除开始。图4b中，擦除命令也采用erase cmd表示。
118.步骤s102、读取所述附加字401a中的所述循环次数，即图4b中所示的read cycling info。
119.步骤s103、对所述扇区405进行擦除，即图4b中所示的erase sector。
120.步骤s104、将所述循环次数加1后写入到所述附加字401a中，即图4b中所示的cycling+1；write extra word。
121.如图5所示，所述修整信号产生电路403包括：
122.多路选择器407，具有n个输入端以及1个输出端，所述多路选择器407的输出端输出所述修整信号trim；n为大于1的整数。图5中，多路选择器407也采用mux表示。
123.n个修整码单元406，各所述修整码单元的输出端连接到所述多路选择器407的一个输入端。图5中，所述修整码单元406也采用带有编号的trim code表示。
124.控制信号产生电路，用于将所述循环次数分解形成n个控制信号，各所述控制信号分别对应于所述循环次数的一个区间。
125.各所述控制信号连接到一个所述修整码单元406的一个输入端并通过所述控制信号设定所述修整码单元406的输出信号。
126.所述多路选择器407还根据所述控制信号从n个所述修整码单元406的输出信号中选择一个作为所述修整信号trim。
127.在一些较佳实施例中，所述控制信号产生电路采用所述控制装置402实现，在所述控制装置402下，如图4c所示，是是本发明较佳实施例提高闪存耐擦写能力的装置中编程的流程图；所述编程包括：
128.步骤s201、接收编程命令，编程开始。图4c中，编程命令也采用program cmd表示。
129.步骤s202、读取所述循环次数，即图4c中所示的read cycling info。
130.步骤s203、根据所述循环次数产生n个所述控制信号，即图4c中所示的to generate s1/
…
/sn。s1、s2至sn表示各所述控制信号的编号，各所述控制信号分别对应于所述循环次数的一个区间，是通过将所述循环次数划分为多步(divide cycling count into several steps)得到各所述控制信号。
131.所述修整信号产生电路403根据n个所述控制信号输出所述修整信号trim。如图5所示，根据s1、s2至sn选定对应的所述修整码单元406，之后，所述多路选择器407将选定的所述修整码单元406的输出作为所述修整信号trim。
132.所述字线编程电压vwlp产生电路404根据所述修整信号trim输出所述字线编程电压vwlp。
133.步骤s204、采用所述字线编程电压vwlp进行编程。所述编程中，采用所述字线编程电压vwlp实现对一个字的编程，即图4c中所示的word program。
134.在存储单元101采用分离栅浮栅104器件的闪存如nord型闪存中，本发明实施例设置了提高闪存耐擦写能力的装置，能根据循环次数即擦写循环次数来调整字线编程电压vwlp，调整后的字线编程电压vwlp能补偿循环次数增加时字线栅阈值电压vt增加对编程的影响，从而能避免编程深度随循环次数的增加而增加，最后能提高闪存的耐擦写能力。所以，在本发明实施例中，所述字线栅阈值电压vt的变化曲线虽然和图2a相同，但是，经过本发明实施例的编程之后，ir10将不会再随tcye增加而降低，所以，最后能提高器件的耐擦写能力。
135.本发明实施例提高闪存耐擦写能力的方法：
136.本发明实施例提高闪存耐擦写能力的方法中，闪存包括多个存储单元101，闪存的存储单元101还请参考图1所示，是一种nord型闪存的存储单元101；各所述存储单元101都采用分离栅浮栅104器件。
137.如图1所示，所述分离栅浮栅器件包括：对称的第一源漏区205a和第二源漏区206，位于所述第一源漏区205a和所述第二源漏区205b之间的多个分离的具有浮栅104的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构103；所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。
138.沟道区位于所述第一源漏区205a和所述第二源漏区205b之间且被各所述第一栅极结构和所述第二栅极结构103所覆盖，各所述第一栅极结构和所述第二栅极结构103分别控制所覆盖的所述沟道区的区域段。
139.所述第二栅极结构103由字线栅106介质层204和字线栅106叠加而成；随着循环次数增加，所述字线栅106介质层204中会积累电荷并使所述第二栅极结构103所覆盖的所述沟道区的区域段的字线栅阈值电压vt增加，具体也请参考图2a的曲线301所示。
140.本发明实施例方法中，所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个，分别用标记102a和102b表示。
141.所述分离栅浮栅器件为n型器件，所述第一源漏区205a和所述第二源漏区205b都由n+区组成。所述沟道区为p型掺杂。所述第一源漏区205a和所述第二源漏区205b都形成于p型半导体衬底201且和对应的两个所述第一栅极结构的外侧面自对准，所述沟道区之间由所述第一源漏区205a和所述第二源漏区205b之间的所述p型半导体衬底201组成或者进一
步在所述p型半导体衬底201上进行掺杂形成。在其他实施例方法中也能为：所述分离栅浮栅器件为p型器件，所述第一源漏区205a和所述第二源漏区205b都由p+区组成，沟道区为n型掺杂。
142.所述存储单元101的所述第二源漏区205b连接到第二源漏电极，第二源漏电极会连接到位线bl1。
143.所述存储单元101的所述第一源漏区205a连接第一源漏电极，第一源漏电极会连接到位线bl0。
144.各所述第一栅极结构由隧穿介质层202、所述浮栅104、控制栅介质层203和所述控制栅105叠加而成。
145.各所述第二栅极结构103由字线栅介质层204和字线栅106叠加而成。
146.所述控制栅105连接到对应的控制栅线，所述字线栅106连接到字线wl。图1中，所述存储单元101包括两个所述第一栅极结构，故所述控制栅线也包括两根，分别用cg0和cg1表示，第一栅极结构102a的所述控制栅105连接到控制栅线cg0，第一栅极结构102b的所述控制栅105连接到控制栅线cg1。
147.提高闪存耐擦写能力的方法包括：
148.设置字线编程电压vwlp产生电路404，所述字线编程电压vwlp产生电路404的输入端连接修整信号trim，输出端输出字线编程电压vwlp。
149.设置存储区域401，用于存储所述存储单元101的循环次数。
150.在一些较佳实施例方法中，如图4a所示，是本发明较佳实施例提高闪存耐擦写能力的装置中的循环次数的存储区域的结构示意图，所述存储区域401采用所述闪存的扇区405中的附加字401a实现，图4a中，所述扇区405也采用sector表示，所述附加字401a也采用extra world to store cycling info。
151.设置修整信号产生电路403，用于根据所述存储单元101的循环次数形成和所述循环次数相关的所述修整信号trim。
152.在对选定的所述存储单元进行编程时，将所述编程的步骤设置为：
153.读取所述循环次数。
154.根据所述循环次数形成所述修整信号trim。
155.根据所述修整信号trim输出所述字线编程电压vwlp。
156.采用所述字线编程电压vwlp进行编程，所述循环次数越多所述字线栅阈值电压vt越大，所述字线编程电压vwlp也越大，以消除所述字线栅阈值电压vt增加对所述存储单元101的编程影响。
157.本发明实施例方法中，还包括步骤：对所述存储区域401中的所述循环次数进行更新。在一些较佳实施例方法中，所述控制装置402通过控制擦除实现对所述存储区域401中的所述循环次数进行更新。如图4b所示，是本发明较佳实施例提高闪存耐擦写能力的方法中擦除操作的流程图；所述擦除包括：
158.步骤s101、接收擦除命令，擦除开始。图4b中，擦除命令也采用erase cmd表示。
159.步骤s102、读取所述附加字401a中的所述循环次数，即图4b中所示的read cycling info。
160.步骤s103、对所述扇区405进行擦除，即图4b中所示的erase sector。
161.步骤s104、将所述循环次数加1后写入到所述附加字401a中，即图4b中所示的cycling+1；write extra word。
162.如图5所示，所述修整信号产生电路403包括：
163.多路选择器407，具有n个输入端以及1个输出端，所述多路选择器407的输出端输出所述修整信号trim；n为大于1的整数。图5中，多路选择器407也采用mux表示。
164.n个修整码单元406，各所述修整码单元的输出端连接到所述多路选择器407的一个输入端。图5中，所述修整码单元406也采用带有编号的trim code表示。
165.控制信号产生电路，用于将所述循环次数分解形成n个控制信号，各所述控制信号分别对应于所述循环次数的一个区间。
166.各所述控制信号连接到一个所述修整码单元406的一个输入端并通过所述控制信号设定所述修整码单元406的输出信号。
167.所述多路选择器407还根据所述控制信号从n个所述修整码单元406的输出信号中选择一个作为所述修整信号trim。
168.在一些较佳实施例方法中，所述控制信号产生电路采用控制装置402实现，在所述控制装置402下，如图4c所示，是本发明较佳实施例提高闪存耐擦写能力的装置中编程的流程图；所述编程包括：
169.步骤s201、接收编程命令，编程开始。图4c中，编程命令也采用program cmd表示。
170.步骤s202、读取所述循环次数，即图4c中所示的read cycling info。
171.步骤s203、根据所述循环次数产生n个所述控制信号，即图4c中所示的to generate s1/
…
/sn。s1、s2至sn表示各所述控制信号的编号，各所述控制信号分别对应于所述循环次数的一个区间，是通过将所述循环次数划分为多步(divide cycling count into several steps)得到各所述控制信号。
172.所述修整信号产生电路403根据n个所述控制信号输出所述修整信号trim。如图5所示，根据s1、s2至sn选定对应的所述修整码单元406，之后，所述多路选择器407将选定的所述修整码单元406的输出作为所述修整信号trim。
173.所述字线编程电压vwlp产生电路404根据所述修整信号trim输出所述字线编程电压vwlp。
174.步骤s204、采用所述字线编程电压vwlp进行编程。所述编程中，采用所述字线编程电压vwlp实现对一个字的编程，即图4c中所示的word program。
175.以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

技术特征：
1.一种提高闪存耐擦写能力的装置，其特征在于，闪存包括多个存储单元；各所述存储单元都采用分离栅浮栅器件；所述分离栅浮栅器件包括：对称设置的第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅；沟道区位于所述第一源漏区和所述第二源漏区之间且被各所述第一栅极结构和所述第二栅极结构所覆盖，各所述第一栅极结构和所述第二栅极结构分别控制所覆盖的所述沟道区的区域段；所述第二栅极结构由字线栅介质层和字线栅叠加而成；随着循环次数增加，所述字线栅介质层中会积累电荷并使所述第二栅极结构所覆盖的所述沟道区的区域段的字线栅阈值电压增加；提高闪存耐擦写能力的装置包括：字线编程电压产生电路，所述字线编程电压产生电路的输入端连接修整信号，输出端输出字线编程电压；存储区域，用于存储所述存储单元的循环次数；修整信号产生电路，用于根据所述存储单元的循环次数形成和所述循环次数相关的所述修整信号；控制装置，用于实现：在对选定的所述存储单元进行编程时，读取所述循环次数；所述修整信号产生电路根据所述循环次数形成所述修整信号；所述字线编程电压产生电路根据所述修整信号输出所述字线编程电压，采用所述字线编程电压进行编程，所述循环次数越多所述字线栅阈值电压越大，所述字线编程电压也越大，以消除所述字线栅阈值电压增加对所述存储单元的编程影响。2.如权利要求1所述的提高闪存耐擦写能力的装置，其特征在于：所述控制装置还用于实现：对所述存储区域中的所述循环次数进行更新。3.如权利要求2所述的提高闪存耐擦写能力的装置，其特征在于：所述存储区域采用所述闪存的扇区中的附加字实现。4.如权利要求3所述的提高闪存耐擦写能力的装置，其特征在于：所述修整信号产生电路包括：多路选择器，具有n个输入端以及1个输出端，所述多路选择器的输出端输出所述修整信号；n为大于1的整数；n个修整码单元，各所述修整码单元的输出端连接到所述多路选择器的一个输入端；控制信号产生电路，用于将所述循环次数分解形成n个控制信号，各所述控制信号分别对应于所述循环次数的一个区间；各所述控制信号连接到一个所述修整码单元的一个输入端并通过所述控制信号设定所述修整码单元的输出信号；所述多路选择器还根据所述控制信号从n个所述修整码单元的输出信号中选择一个作为所述修整信号。
5.如权利要求3所述的提高闪存耐擦写能力的装置，其特征在于：所述控制装置通过控制擦除实现对所述存储区域中的所述循环次数进行更新，所述擦除包括：读取所述附加字中的所述循环次数；对所述扇区进行擦除；将所述循环次数加1后写入到所述附加字中。6.如权利要求4所述的提高闪存耐擦写能力的装置，其特征在于：所述控制信号产生电路采用所述控制装置实现；在所述控制装置下，所述编程包括：读取所述循环次数；根据所述循环次数产生n个所述控制信号；n个所述控制信号传输给所述修整信号产生电路，所述修整信号产生电路根据n个所述控制信号输出所述修整信号，所述字线编程电压产生电路根据所述修整信号输出所述字线编程电压；采用所述字线编程电压进行编程。7.如权利要求6所述的提高闪存耐擦写能力的装置，其特征在于：所述编程中，采用所述字线编程电压实现对一个字的编程。8.如权利要求1所述的提高闪存耐擦写能力的装置，其特征在于：所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。9.一种提高闪存耐擦写能力的方法，其特征在于，闪存包括多个存储单元；各所述存储单元都采用分离栅浮栅器件；所述分离栅浮栅器件包括：对称设置的第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅；沟道区位于所述第一源漏区和所述第二源漏区之间且被各所述第一栅极结构和所述第二栅极结构所覆盖，各所述第一栅极结构和所述第二栅极结构分别控制所覆盖的所述沟道区的区域段；所述第二栅极结构由字线栅介质层和字线栅叠加而成；随着循环次数增加，所述字线栅介质层中会积累电荷并使所述第二栅极结构所覆盖的所述沟道区的区域段的字线栅阈值电压增加；提高闪存耐擦写能力的方法包括：设置字线编程电压产生电路，所述字线编程电压产生电路的输入端连接修整信号，输出端输出字线编程电压；设置存储区域，用于存储所述存储单元的循环次数；设置修整信号产生电路，用于根据所述存储单元的循环次数形成和所述循环次数相关的所述修整信号；在对选定的所述存储单元进行编程时，将所述编程的步骤设置为：读取所述存储单元的循环次数；根据所述循环次数形成所述修整信号，根据所述修整信号输出所述字线编程电压；采用所述字线编程电压进行编程，所述循环次数越多所述字线栅阈值电压越大，所述字线编程电压也越大，以消除所述字线栅阈值电压增加对所述存储单元的编程影响。10.如权利要求9所述的提高闪存耐擦写能力的方法，其特征在于：所述提高闪存耐擦
写能力的方法还包括步骤：对所述存储区域中的所述循环次数进行更新。11.如权利要求10所述的提高闪存耐擦写能力的方法，其特征在于：所述存储区域采用所述闪存的扇区中的附加字实现。12.如权利要求11所述的提高闪存耐擦写能力的方法，其特征在于：所述修整信号产生电路包括：多路选择器，具有n个输入端以及1个输出端，所述多路选择器的输出端输出所述修整信号；n为大于1的整数；n个修整码单元，各所述修整码单元的输出端连接到所述多路选择器的一个输入端；控制信号产生电路，用于将所述循环次数分解形成n个控制信号，各所述控制信号分别对应于所述循环次数的一个区间；各所述控制信号连接到一个所述修整码单元的一个输入端并通过所述控制信号设定所述修整码单元的输出信号；所述多路选择器还根据所述控制信号从n个所述修整码单元的输出信号中选择一个作为所述修整信号。13.如权利要求11所述的提高闪存耐擦写能力的方法，其特征在于：所述提高闪存耐擦写能力的方法通过控制擦除实现对所述存储区域中的所述循环次数进行更新，所述擦除的步骤包括：读取所述附加字中的所述循环次数；对所述扇区进行擦除；将所述循环次数加1后写入到所述附加字中。14.如权利要求12所述的提高闪存耐擦写能力的方法，其特征在于：所述控制信号产生电路采用控制装置实现；在所述控制装置的控制下，所述编程步骤包括：读取所述存储单元的循环次数；所述控制信号产生电路根据所述循环次数产生n个所述控制信号，所述修整信号产生电路根据n个所述控制信号输出所述修整信号，所述字线编程电压产生电路根据所述修整信号输出所述字线编程电压；采用所述字线编程电压进行编程。15.如权利要求14所述的提高闪存耐擦写能力的方法，其特征在于：所述编程步骤中，采用所述字线编程电压实现对一个字的编程。16.如权利要求9所述的提高闪存耐擦写能力的方法，其特征在于：所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。

技术总结
本发明公开了一种提高闪存耐擦写能力的装置，存储单元都采用分离栅浮栅器件，由字线栅介质层和字线栅叠加而成的第二栅极结构位于具有浮栅的第一栅极结构之间，第二栅极结构由字线栅介质层和字线栅叠加而成。提高闪存耐擦写能力的装置包括：字线编程电压产生电路，存储区域，修整信号产生电路和控制装置。控制装置，用于实现：编程时，读取循环次数；修整信号产生电路根据循环次数形成修整信号；字线编程电压产生电路根据修整信号输出字线编程电压，采用字线编程电压进行编程，循环次数越多，字线编程电压也越大。本发明还公开了一种提高闪存耐擦写能力的方法。本发明能补偿擦写次数对编程深度的影响，能提高耐擦写能力。能提高耐擦写能力。能提高耐擦写能力。


技术研发人员：杨光军
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2023.05.31
技术公布日：2023/8/16