包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法与流程

1.本文中所公开的实施例涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。


背景技术：

2.存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称为位线、数据线或感测线)及存取线(其也可称为字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，并且存取线可沿着阵列的行使存储器单元以导电方式互连。每个存储器单元可通过感测线及存取线的组合唯一地寻址。
3.存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在没有电力的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保持时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元经配置以在至少两个不同可选状态下保留或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个水平或状态的信息。
4.场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极去除电压时，大大地防止了电流流过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的一部分的可逆可编程电荷存储区。
5.快闪存储器是一种类型的存储器，且大量用于现代计算机及装置中。例如，现代个人计算机可使bios存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机及其它装置利用呈固态硬盘的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。
6.存储器阵列可布置于存储器页、存储器块及部分块(例如，子块)及存储器平面中，例如，如美国专利申请公开号2015/0228651、2016/0267984及2017/0140833中的任一个中所展示及描述。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线层级中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处的所谓“阶梯状结构”中发生。阶梯状结构包含个别“台阶”(替代地称为“阶”或“阶梯”)，其限定个别字线的接触区，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。


技术实现要素：

7.本公开的方面提供一种用于形成包括存储器单元串的存储器阵列的方法，其中所述方法包括：形成其中具有沟道材料串的堆叠，所述堆叠包括竖直交替的绝缘层级及导电层级；在所述沟道材料串正上方的绝缘材料上方形成壁，空隙空间横向地在紧邻的所述壁之间并且包括待形成的个别数字线的纵向轮廓，间隔开口在所述空隙空间正下方的所述绝缘材料中；相对于所述壁，将导电金属氮化物选择性地沉积在所述空隙空间中、所述间隔开口中及横向地在所述壁与所述间隔开口之间的所述绝缘材料顶上，以形成横向地在所述紧邻的壁之间的所述个别数字线的下部部分，个别所述间隔开口中的所述导电金属氮化物直接电耦合到个别所述沟道材料串；及在所述空隙空间中正上方形成导电材料，并且所述导电材料直接电耦合到所述个别数字线的所述下部部分以形成其上部部分。
8.本公开的另一方面提供一种用于形成包括存储器单元串的存储器阵列的方法，其中所述方法包括：形成其中具有沟道材料串的堆叠，所述堆叠包括竖直交替的绝缘层级及导电层级；在所述沟道材料串正上方的绝缘材料上方形成含碳牺牲性壁，空隙空间横向地在紧邻的所述含碳牺牲性壁之间并且包括待形成的个别数字线的纵向轮廓，间隔开口在所述空隙空间正下方的所述绝缘材料中；相对于所述含碳牺牲性壁，将导电金属氮化物选择性地沉积在所述空隙空间中、所述间隔开口中以加衬侧壁及个别所述间隔开口的底部并且少量填充所述个别间隔开口，并且将所述导电金属氮化物选择性地沉积在横向地在所述含碳牺牲性壁与所述间隔开口之间的所述绝缘材料顶上，以形成跨越所述间隔开口且在所述间隔开口之间的所述个别数字线的纵向连续下部部分，所述个别间隔开口中的所述导电金属氮化物直接电耦合到个别所述沟道材料串；在所述空隙空间中正上方形成比所述导电金属氮化物具有更高电导率的导电材料，并且所述导电材料直接抵靠所述个别数字线的所述下部部分以形成其上部部分，所述上部部分纵向连续跨越所述间隔开口且在所述间隔开口之间；及在形成所述上部部分之后移除所述含碳牺牲性壁。
9.本公开的另一方面提供一种存储器阵列，其包括：堆叠，其包括竖直交替的绝缘层级及导电层级，存储器单元串的沟道材料串延伸穿过所述绝缘层级及导电层级；数字线，其在所述沟道材料串上方且通过导电通孔电耦合到所述沟道材料串，所述导电通孔个别地在个别所述沟道材料串上方且在个别所述数字线下方；及在所述导电通孔的顶部之间的所述数字线包括在导电材料正下方的导电金属氮化物，所述导电材料具有比所述导电金属氮化物更高的电导率，所述导电金属氮化物不沿着在所述导电通孔的所述顶部之间的所述导电材料的侧壁。
10.本公开的另一方面提供一种存储器阵列，其包括：堆叠，其包括竖直交替的绝缘层级及导电层级，存储器单元串的沟道材料串延伸穿过所述绝缘层级及导电层级；数字线，其在所述沟道材料串上方且通过导电通孔电耦合到所述沟道材料串，所述导电通孔个别地在个别所述沟道材料串上方且在个别所述数字线下方；个别所述导电通孔的上部部分，其包括向上开口的容器，所述容器包括导电金属氮化物；及在所述导电通孔的所述上部部分的顶部之间的所述数字线包括在导电材料正下方的所述导电金属氮化物，所述导电材料具有比所述导电金属氮化物更高的电导率，所述导电金属氮化物不沿着在所述导电通孔的所述上部部分的所述顶部之间的所述导电材料的侧壁，所述数字线的所述导电材料向下延伸到所述个别导电通孔的所述上部部分的所述向上开口的容器中。
附图说明
11.图1是根据本发明的实施例的在处理中的衬底的一部分的概略截面视图，且穿过图2中的线1-1截取。
12.图2是穿过图1中的线2-2截取的图解截面视图。
13.图3到5是图1和2的部分的放大视图。
14.图6到36是根据本发明的一些实施例的在处理中的图1到5的构造或其部分的图解依序截面视图、展开视图、放大视图及/或部分视图。
具体实施方式
15.本发明的实施例涵盖用于形成存储器阵列的方法，所述存储器阵列为例如nand或其它存储器单元的阵列，其在阵列下可具有至少一些外围控制电路系统(例如阵列下cmos)。本发明的实施例涵盖所谓的“后栅”或“替换栅”工艺、所谓的“先栅”工艺，及无论是现有的还是未来开发的与晶体管栅极的形成时间无关的其它工艺。本发明的实施例还涵盖与制造方法无关的存储器阵列(例如，nand架构)。参考图1到36描述第一实例方法实施例。
16.图1到5展示具有阵列12的实例构造10，其中已形成晶体管及/或存储器单元56的串49。此包含具有导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/隔绝(即，其中以电学方式)材料中的任何一或多种材料的基底衬底11。各种材料已竖向形成于基底衬底11上方。材料可在图1到5描绘的材料的旁边、竖向向内或竖向向外。举例来说，可在基底衬底11上方、周围或内部的某处提供集成电路系统的其它部分或全部制造的组件。还可制造用于操作存储器单元竖向延伸串的阵列(例如，阵列12)内的组件的控制及/或其它外围电路系统，并且所述电路系统可或可不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造及操作多个子阵列。在此文件中，“子阵列”也可视为阵列。
17.包括导体材料17的导体层级16已形成于衬底11上方。导体层级16可包括用于控制对将在阵列12内形成的晶体管及/或存储器单元的读取及写入存取的控制电路系统(例如外围阵列下电路系统及/或公共源极线或板)的部分。包括竖直交替的绝缘层级20及导电层级22的堆叠18已形成于导体层级16方。层级20及22中的每一个的实例厚度是20到60纳米。与一或多个其它层级20级/或22相比，实例最上层级20可较厚/最厚。仅展示少量层级20及22，其中堆叠18更可能包括几十、一百或更多等个层级20及22。可为或可不为外围及/或控制电路系统的一部分的其它电路系统可在导体层级16与堆叠18之间。举例来说，此类电路系统的导电材料及绝缘材料的多个竖直交替层级可在最下部的导电层级22下方及/或在最上部的导电层级22上方。举例来说，一或多个选择栅极层级(未展示)可在导体层级16与最下部导电层级22之间，且一或多个选择栅极层级可在最上部的导电层级22(未展示)上方。替代地或另外，所描绘的最上部及最下部导电层级22中的至少一者可为选择栅极层级。实例绝缘层级20包括绝缘材料24(例如，二氧化硅及/或可具有一或多种组合物的其它材料)。
18.已经穿过绝缘层级20及导电层级22到导体层级16形成沟道开口25(例如，通过蚀刻)。沟道开口25可径向向内(未展示)逐渐变窄，从而在堆叠18中移动更深。在一些实施例中，沟道开口25可如所展示进入导体层级16的导体材料17，或可止于顶部(未展示)。替代地，作为实例，沟道开口25可止于最下部绝缘层级20的顶部或内部。使沟道开口25至少延伸
到导体层级16的导体材料17的原因是，在期望此连接时，确保沟道材料与导体层级16直接电耦合而不使用替代处理及结构来实现这一点。蚀刻终止材料(未展示)可在导体层级16的导体材料17内或顶部，以在有此类期望时有助于相对于导体层级16终止对沟道开口25的蚀刻。此蚀刻终止材料可为牺牲性或非牺牲性的。举例来说且仅为了简洁起见，沟道开口25展示为布置在每一行四个及五个开口25的交错行的群组或列中且布置在横向间隔开的存储器块58中。在此文档中，“块”一般包含“子块”。存储器块58可被视为例如沿着方向55纵向伸长及定向。可使用任何替代的现有或未来开发的布置及构造。
19.实例存储器块58展示为至少部分地已由形成(例如通过各向异性蚀刻)到堆叠18中的水平伸长的沟槽40限定。沟槽40可具有直接抵靠导体层级16的导体材料17(例如，顶部或内部)的相应底部(如所展示)，或可具有处于导体层级16的导体材料17上方的相应底部(未展示)。中介材料57在堆叠18中的沟槽40中，且可在横向紧邻的存储器块58之间提供横向电隔离(绝缘)。这可包含绝缘材料、半导电材料及传导材料中的一或多个，且无论如何，都可在成品电路系统构造中促进导电层级22相对于彼此短接。实例绝缘材料是sio2、si3n4及al2o3中的一或多个。中介材料57可包含穿阵列通孔(tav)且未展示。
20.晶体管沟道材料可竖向地沿着绝缘层级及导电层级形成于个别沟道开口中，因此包括与导体层级中的导电材料直接电耦合的个别沟道材料串。所形成的实例存储器阵列的个别存储器单元可包括栅极区(例如，控制栅极区)及横向处于栅极区与沟道材料之间的存储器结构。在一个此类实施例中，存储器结构形成为包括电荷阻挡区、存储材料(例如，电荷存储材料)及绝缘电荷传递材料。个别存储器单元的存储材料(例如，浮动栅极材料，例如掺杂或未掺杂的硅，或电荷捕获材料，例如氮化硅、金属点等)竖向地沿着个别电荷阻挡区。绝缘电荷传递材料(例如，具有夹在两个绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程化结构)横向地处于沟道材料与存储材料之间。
[0021]
图1到5展示一个实施例，其中电荷阻挡材料30、存储材料32及电荷传递材料34已竖向地沿着绝缘层级20及导电层级22形成于个别沟道开口25中。晶体管材料30、32及34(例如存储器单元材料)可通过例如在堆叠18上方及在个别沟道开口25内沉积其相应薄层且随后将此类薄层往回至少平面化到堆叠18的顶表面来形成。
[0022]
沟道材料36还已经竖向地沿着绝缘层级20及导电层级22形成于沟道开口25中且在一个实施例中包括个别沟道材料串53，所述沟道材料串具有沿着其的存储器单元材料(例如30、32及34)且绝缘层级20中的材料24水平处于紧邻的沟道材料串53之间。归因于比例，材料30、32、34及36在图1及2中共同展示为且仅指定为材料37。实例沟道材料36包含适当掺杂的结晶半导体材料，例如一或多个硅、锗及所谓的iii/v半导体材料(例如，gaas、inp、gap及gan)。材料30、32、34及36中的每一者的实例厚度是25到100埃。可如所展示进行冲压蚀刻以从沟道开口25的基底去除材料30、32及34以暴露导体层级16，使得沟道材料36直接抵靠导体层级16的导体材料17。此类冲压蚀刻可相对于材料30、32及34中的每一个单独地发生(如所展示)，或可在材料34的沉积之后相对于所有材料共同发生(未展示)。替代地且仅借助于实例，可不进行冲压蚀刻，并且沟道材料36可仅通过单独的导电互连件(未展示)直接电耦合到导体层级16的导体材料17。沟道开口25展示为包括径向中心固体电介质材料38(例如，旋涂电介质、二氧化硅及/或氮化硅)。替代地且仅作为举例，沟道开口25内的径向中心部分可包含空隙空间(未展示)及/或不含实心材料(未展示)。无论如何，并且在一
个实施例中，导电材料31(例如，包括导电掺杂多晶硅的导电插塞/通孔)直接抵靠个别沟道材料串53的上部部分中的横向内侧部79。材料30、32、34及36中的一或多个可能不会延伸到传导材料31的顶部(未展示)。此外且无论如何，传导材料31可能不会延伸到堆叠18的顶部(未展示)，可能会延伸到堆叠18上方(未展示)，及/或可能会延伸到最上部层级20的底部下方(未展示)。
[0023]
实例导电层级22包括传导材料48，所述传导材料是个别导电线29(例如字线)的一部分，所述个别导电线也是个别晶体管及/或存储器单元56的串49的一部分。可在形成传导材料48之前形成薄的绝缘内衬(例如，al2o3且未展示)。晶体管及/或存储器单元56的大致位置用括号或用虚线轮廓指示，其中晶体管及/或存储器单元56在所描绘的实例中基本上是环状的或环形的。替代地，晶体管及/或存储器单元56可相对于个别沟道开口25不完全环绕，使得每个沟道开口25可具有两个或更多个串49(例如，在个别导电层级中，多个晶体管及/或存储器单元围绕个别沟道开口，其中个别导电层级中可能是每沟道开口多个字线，且未展示)。传导材料48可被视为具有对应于个别晶体管及/或存储器单元56的控制栅极区52的末端50。在所描绘的实施例中，控制栅极区52包括个别导电线29的个别部分。材料30、32及34可被视为横向地位于控制栅极区52与沟道材料36之间的存储器结构65。
[0024]
电荷阻挡区(例如，电荷阻挡材料30)在存储材料32与个别控制栅极区52之间。电荷阻挡件在存储器单元中可具有以下功能：在编程模式下，电荷阻挡件可防止电荷载流子从存储材料(例如，浮动栅极材料、电荷捕获材料等)流向控制栅极，且在擦除模式下，电荷阻挡件可防止电荷载流子从控制栅极流入存储材料。因此，电荷阻挡件可用于阻挡个别存储器单元的控制栅极区与存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。借助于其它实例，电荷阻挡区可包括存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此存储材料为绝缘的(例如，在绝缘存储材料32与传导材料48之间不存在任何不同组合物材料的情况下)。无论如何，作为额外实例，存储材料与控制栅极的导电材料的界面可足以在不存在任何单独组合物绝缘体材料30的情况下充当电荷阻挡区。此外，传导材料48与材料30(如果存在)的界面结合绝缘体材料30可一起充当电荷阻挡区，且替代地或另外可充当绝缘存储材料(例如氮化硅材料32)的横向外部区。实例材料30是氧化铪及二氧化硅中的一或多个。
[0025]
参考图6及7，导电通孔41(例如包括导电金属材料及/或导电掺杂多晶硅)已经形成于个别沟道材料串53上方且个别地电耦合到(例如直接电耦合到)所述个别沟道材料串(例如通过传导材料31)。导电通孔41可在图7(未展示)的竖直截面中横向地向内或横向地向外逐渐变窄。仅借助于实例且为方便起见，导电通孔41展示为与个别传导材料/插塞31具有相同的水平大小、具有相同的水平形状且与个别传导材料/插塞31完美地对准。绝缘材料35(例如二氧化硅及/或氮化硅)横向地在紧邻的导电通孔41之间。
[0026]
参考图8及9，绝缘材料39已形成于沟道材料串53正上方。在一个实施例中，绝缘材料39包括在二氧化硅67上方的氮化硅68。实例牺牲性插塞51(例如二氧化硅)已形成于绝缘材料39中且个别地在沟道材料串53的不同者之上/上方。牺牲性插塞51可在图9(未展示)的竖直截面中横向地向内或横向地向外逐渐变窄。仅借助于实例且为方便起见，牺牲性插塞51展示为与个别传导通孔41具有相同的水平大小，具有相同的水平形状且与个别传导通孔41完美地对准。
[0027]
参考图10到14，壁43已经形成于绝缘材料39上方。空隙空间47横向地在紧邻的壁43之间，其中此类壁具有待形成的个别数字线的纵向轮廓(例如在水平平面中；例如在图10的水平平面中)。在一个实施例中，壁43为牺牲性的且在一个实施例中含有碳。在一些实施例中，壁43含有至少0.05原子％的碳、含有不超过20原子％的碳、含有不超过12原子％的碳、含有至少1原子％的碳、含有至少5原子％的碳，主要由碳组成且由碳组成。实例包含类金刚石碳、非晶碳、掺杂碳的二氧化硅及掺杂碳的氮化硅。间距相乘可用于制造本文中的组件中的任一个。
[0028]
参考图15及16，牺牲性插塞51(未展示)已经从绝缘材料39周围移除，随后使用绝缘材料39及壁43作为掩模，同时蚀刻材料67以暴露导电通孔41。由此，且在一个实施例中，间隔的开口70已经形成于空隙空间47正下方的绝缘材料39中。
[0029]
参考图17到19，相对于壁43，导电金属氮化物71已经选择性地沉积在空隙空间47中、间隔开口70中，且在绝缘材料39的顶上，所述导电金属氮化物横向地在壁43与间隔开口70之间以形成横向地在紧邻的壁43之间的个别数字线的下部部分l，其中在个别间隔开口70中的导电金属氮化物71直接电耦合到个别沟道材料串53(例如通孔41及材料31)。导电金属氮化物71替代地被视为以选择性(如本文所定义)的方式沉积以不沉积在壁43的材料上。仅借助于实例，一些导电金属氮化物是氮化钛、氮化钨、氮化钽及氮化钌。作为实例，导电金属氮化物可使用氨、金属四氯化物(例如用于氮化钛的四氯化钛)、100℃到800℃的衬底温度及1mtorr到760torr的压力通过cvd选择性地沉积以不沉积于含碳材料上。在一个实施例中，导电金属氮化物71沉积在间隔开口70中以加衬侧壁及个别间隔开口70的底部，且少量填充此类开口70。在一个实施例中，导电金属氮化物71经沉积以形成纵向连续跨越间隔开口70且在间隔开口70之间(例如以形成将为个别数字线45的完整下部部分l)的下部部分l。
[0030]
参考图20到24，导电材料61已在空隙空间47中正上方形成(例如非选择性地)，且直接电耦合到个别数字线45的下部部分l(例如直接抵靠其)以形成其上部部分u(且在一个实施例中在数字线45正下方完全形成个别导电通孔85)。在一个实施例中，导电材料61具有比导电金属氮化物71(例如包括来自金属的元素；例如元素钨)高的电导率，在一个实施例中，所述导电材料纵向地连续跨越间隔开口70且在所述间隔开口之间，且在一个实施例中，所述导电材料形成于间隔开口70中(例如当导电金属氮化物少量填充间隔开口70时)。在一个实施例中，数字线45中的导电金属氮化物71不沿着间隔开口70之间的导电材料61的侧壁。形成导电材料61的实例技术为沉积此类导电材料以过度填充空隙空间47的剩余容积，随后将此类导电材料往回至少平面化到壁43的顶表面。在一个实施例中，数字线45的导电材料61及数字线45的导电金属氮化物71各自在紧邻的间隔开口70之间具有横向相对的边缘(例如侧壁；例如分别为80及82)，所述导电材料及导电金属氮化物在紧邻的间隔开口70之间的直线方向75上正交。导电材料61的横向相对边缘80及导电金属氮化物71的横向相对边缘82在彼此极接近(邻近)的位置处横向地重合。
[0031]
参考图25到28，且在一个实施例中，壁43(未展示)在形成(例如通过蚀刻或灰化)上部部分u之后已经被移除。替代地，此类壁中的全部或一些可保留在形成的电路系统的成品构造中(当绝缘时且未展示)。图29到33展示在数字线45上方形成绝缘材料83及其中的空隙空间84。
[0032]
本文中相对于其它实施例所展示及/或描述的任何其它属性或方面可用于参考图
1到33所展示且描述的实施例中。
[0033]
紧接着相对于构造10a参考图34到36描述根据本发明的实施例的替代实例方法。已在适当时使用来自上文所描述的实施例的相同标号，其中用后缀“a”或用不同标号指示一些构造差异。图34展示紧接着在由图19展示的过程之后且由图24展示的过程之前的过程。壁43a被展示为已经横向地调整(例如通过蚀刻)以形成加宽的空隙空间47a。在一个实施例中，并且如所展示，此类壁还具有壁的减小的竖直厚度(例如当壁43a为均匀的且其顶部在横向调整期间暴露时)。
[0034]
参考图35及36，构造10a已经经历与图24及28所展示的分别关于构造10的后续处理类似的后续处理。然而在构造10a中，彼此极接近的导电材料61的横向相对边缘80从导电金属氮化物71的横向相对边缘82横向地向外。
[0035]
可使用如本文相对于其它实施例展示及/或描述的任何其它属性或方面。
[0036]
替代实施例构造可由上文所描述的方法实施例或以其它方式产生。无论如何，本发明的实施例涵盖独立于制造方法的存储器阵列。尽管如此，此类存储器阵列可具有如本文在方法实施例中所描述的属性中的任一个。同样，上文所描述的方法实施例可并入有、形成及/或具有相对于装置实施例描述的任一属性。
[0037]
在一个实施例中，存储器阵列(例如12)包括堆叠(例如18)，所述堆叠包括竖直交替的绝缘层级(例如20)及导电层级(例如22)。存储器单元串(例如49)的沟道材料串(例如53)延伸穿过绝缘层级及导电层级。数字线(例如45)在沟道材料串上方且通过导电通孔(例如，穿过材料31的85及41)电耦合到沟道材料串，所述导电通孔个别地在个别沟道材料串上方且在个别数字线下方。导电通孔的顶部(例如，图33及36中的99)之间的数字线包括在导电材料(例如61)正下方的导电金属氮化物(例如71)，所述导电材料具有比导电金属氮化物更高的电导率。导电金属氮化物不沿着导电通孔的顶部之间的导电材料的侧壁(例如80)。可使用如本文相对于其它实施例展示及/或描述的任何其它属性或方面。
[0038]
在一个实施例中，存储器阵列(例如12)包括堆叠(例如18)，所述堆叠包括竖直交替的绝缘层级(例如20)及导电层级(例如22)。存储器单元串(例如49)的沟道材料串(例如53)延伸穿过绝缘层级及导电层级。数字线(例如45)在沟道材料串上方且通过导电通孔(例如，穿过材料31的85及41)电耦合到沟道材料串，所述导电通孔个别地在个别沟道材料串上方且在个别数字线下方。个别导电通孔的上部部分包括向上开口的容器(例如，图33及36中的95)，所述容器包括导电金属氮化物(例如71)。导电通孔的上部部分的顶部(例如99)之间的数字线包括在导电材料(例如61)正下方的导电金属氮化物，所述导电材料具有比导电金属氮化物更高的电导率。导电金属氮化物不沿着导电通孔的上部部分的顶部之间的导电材料的侧壁(例如80)。数字线的导电材料向下延伸到个别导电通孔的上部部分的向上开口的容器中。可使用如本文相对于其它实施例展示及/或描述的任何其它属性或方面。
[0039]
当导电性较低的导电金属氮化物材料包括此类不同导电率时，如本文中所述的过程及结构可能够使用与传导性较高的导电材料61相比较少量的导电性较低的导电金属氮化物材料71。在使用四倍间距及含碳壁的情况下，数字线可直接在通过四倍间距工艺形成的含碳壁内形成，而不是必须将四倍间距特征蚀刻到第二材料中，这可提高数字线的均匀性。当使用由碳组成或主要由碳组成的壁时，可通过横向地调整碳来更好地控制数字线的关键尺寸。当使用由碳组成或主要由碳组成的壁时，可更容易或更快速地形成气隙，这可能
不会影响数字线，否则可能通过蚀刻气隙后数字线形成而发生，这会消耗数字线本身并因此增加数字线电阻。当使用由碳组成或主要由碳组成的壁时，此类壁与例如二氧化硅壁相比可更容易移除，且可更好地限定允许较高数字线的数字线高度。
[0040]
上述处理或构造可被视为相对于组件的阵列，所述组件形成为此类组件的单个堆叠或单个叠组或者在单个堆叠或单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(但单个堆叠/叠组可具有多个层级)。用于操作或存取阵列内的此类组件的控制及/或其它外围电路系统作为成品构造的一部分也可形成于任何位置，并且在一些实施例中可在阵列下面(例如，阵列下cmos)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于图中展示或上文描述的堆叠/叠组上方及/或下方。此外，组件的阵列在不同堆叠/叠组中可相对于彼此相同或不同，且不同堆叠/叠组可相对于彼此具有相同的厚度或不同厚度。中介结构可设置于竖直紧邻的堆叠/叠组之间(例如，额外电路系统及/或电介质层)。并且，不同堆叠/叠组可相对彼此电耦合。多个堆叠/叠组可单独地且依序地(例如，一个在另一个顶上)制造，或两个或更多个堆叠/叠组可基本上同时制造。
[0041]
上文所论述的组合件及结构可用于集成电路/电路系统中且可并入于电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可为以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等等。
[0042]
在此文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在...下”、“底下”、“向上”及“向下”大体上参考竖直方向。“水平”指代沿着主衬底表面的在制造期间处理衬底可相对的大体方向(即，10度内)，且竖直为与其大体正交的方向。“恰好水平”是沿着主衬底表面的在制造期间处理衬底可相对的方向(即，与其不成角度)。此外，如本文中所使用的“竖直”及“水平”是相对于彼此的大体上垂直方向，且独立于三维空间中衬底的定向。另外，“竖向延伸”及“竖向地延伸”是指从恰好水平倾斜至少45
°
的方向。此外，关于场效应晶体管“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”等是参考晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”等是参考基底长度的定向，在操作中电流在发射极与集电极之间沿着所述定向流动。在一些实施例中，竖向地延伸的任何组件、特征及/或区竖直地或在竖直的10
°
内延伸。
[0043]
此外，“正上方”、“正下方”及“正下面”要求两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。而且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件的竖向向外(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。类似地，使用前面没有“正”的“下方”及“下面”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向向内(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。
[0044]
本文中所描述的材料、区及结构中的任一个可为均匀的或非均匀的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多个实例组合物时，所述材料可包括此类一或多个组合物、主要由此类一或多个组合物组成或由此一类
或多个组合物组成。另外，除非另行说明，否则可使用任何合适的现有或未来开发的技术来形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂以及离子植入是实例。
[0045]
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组合物的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且所述材料或区由于厚度可变而将具有某一最小厚度及某一最大厚度。如本文中所使用，“不同组合物”仅要求两个所陈述材料或区的可彼此直接抵靠的那些部分在化学上及/或在物理上不同，例如在此类材料或区并非均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并非均匀的情况下，“不同组合物”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上及/或在物理上不同。在此文件中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，一材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在...上方(over)”、“在...上(on)”、“邻近”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中中介材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。
[0046]
本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，且在充足地产生亚原子正及/或负电荷时主要通过所述亚原子正及/或负电荷的移动来进行所述流动，那么所述区-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相反地，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有中介电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
[0047]
本文件中的“行”及“列”的任何使用是为了方便区分一个系列或定向的特征与另一系列或定向的特征，且组件已经或可沿着所述“行”及“列”形成。“行”及“列”关于任何系列的区、组件及/或特征同义地使用，与功能无关。无论如何，行可相对彼此是直的及/或弯曲的及/或平行及/或不平行，列可同样如此。此外，行及列可相对于彼此以90
°
或以一或多个其它角度(即，除平角之外)相交。
[0048]
本文中的导电/导体/传导材料中的任一个的组合物可为导电金属材料及/或导电掺杂半导电/半导体/半传导材料。“金属材料”是元素金属、两种或大于两种元素金属的任何混合物或合金及任何一或多种金属化合物中的任一者或组合。
[0049]
本文中，关于蚀刻(etch)、蚀刻(etching)、去除(removing)、去除(removal)、沉积、形成(forming)及/或形成(formation)的“选择性”的任何使用是一种所陈述材料以按体积计至少2:1的速率相对于所作用的另一所陈述材料进行的这一动作。另外，对选择性地沉积、选择性地生长或选择性地形成的任何使用是以按体积计至少2:1的比率使一种材料相对于另一或多种所陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
[0050]
除非另有指示，否则本文中“或”的使用涵盖任一个及两者。
[0051]
结论
[0052]
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成堆叠，所述堆叠包括其中具有沟道材料串的竖直交替的绝缘层级及导电层级。壁形成于在沟道材料串正上方的绝缘材料上方。空隙空间横向地在紧邻的壁之间且包括待形成的个别
数字线的纵向轮廓。间隔开口在空隙空间正下方的绝缘材料中。相对于壁，导电金属氮化物选择性地沉积于空隙空间中、间隔开口中，及横向地在壁与间隔开口之间的绝缘材料顶上，以形成横向地在紧邻的壁之间的个别数字线的下部部分。个别间隔开口中的导电金属氮化物直接电耦合到个别沟道材料串。导电材料形成于空隙空间正上方且直接电耦合到个别数字线的下部部分以形成其上部部分。
[0053]
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成堆叠，所述堆叠包括其中具有沟道材料串的竖直交替的绝缘层级及导电层级。含碳牺牲性壁形成于沟道材料串正上方的绝缘材料上方。空隙空间横向地在紧邻的含碳牺牲性壁之间且包括待形成的个别数字线的纵向轮廓。间隔开口在空隙空间正下方的绝缘材料中。相对于含碳牺牲性壁，导电金属氮化物选择性地沉积在空隙空间中、在间隔开口中以加衬侧壁及个别间隔开口的底部且少量填充个别间隔开口，且在横向地在含碳牺牲性壁与间隔开口之间的绝缘材料的顶上以形成跨越间隔开口且在间隔开口之间的个别数字线的纵向连续下部部分。个别间隔开口中的导电金属氮化物直接电耦合到个别沟道材料串中。具有比导电金属氮化物更高电导率的导电性材料形成于空隙空间正上方且直接抵靠个别数字线的下部部分以形成其上部部分，所述上部部分纵向连续跨越间隔开口且在间隔开口之间。含碳牺牲性壁在上部部分形成之后被移除。
[0054]
在一些实施例中，一种存储器阵列包括堆叠，所述堆叠包括竖直交替的绝缘层级及导电层级。存储器单元串的沟道材料串延伸穿过所述绝缘层级及导电层级。数字线在沟道材料串上方且通过导电通孔电耦合到沟道材料串，所述导电通孔个别地在个别沟道材料串上方且在个别数字线下方。导电通孔的顶部之间的数字线包括在导电材料正下方的导电金属氮化物，所述导电材料具有比导电金属氮化物更高的电导率。导电金属氮化物不沿着导电通孔的顶部之间的导电材料的侧壁。
[0055]
在一些实施例中，一种存储器阵列包括堆叠，所述堆叠包括竖直交替的绝缘层级及导电层级。存储器单元串的沟道材料串延伸穿过绝缘层级及导电层级。数字线在沟道材料串上方且通过导电通孔电耦合到沟道材料串，所述导电通孔个别地在个别沟道材料串上方且在个别数字线下方。个别导电通孔的上部部分包括向上开口的容器，所述容器包括导电金属氮化物。导电通孔的上部部分的顶部之间的数字线包括在导电材料正下方的导电金属氮化物，所述导电材料具有比导电金属氮化物更高的电导率。导电金属氮化物不沿着导电通孔的上部部分的顶部之间的导电材料的侧壁。数字线的导电材料向下延伸到个别导电通孔的上部部分的向上开口的容器中。
[0056]
根据规定，已经关于结构及方法特征以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示及描述的具体特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。

技术特征：
1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成其中具有沟道材料串的堆叠，所述堆叠包括竖直交替的绝缘层级及导电层级；在所述沟道材料串正上方的绝缘材料上方形成壁，空隙空间横向地在紧邻的所述壁之间并且包括待形成的个别数字线的纵向轮廓，间隔开口在所述空隙空间正下方的所述绝缘材料中；相对于所述壁，将导电金属氮化物选择性地沉积在所述空隙空间中、所述间隔开口中及横向地在所述壁与所述间隔开口之间的所述绝缘材料顶上，以形成横向地在所述紧邻的壁之间的所述个别数字线的下部部分，个别所述间隔开口中的所述导电金属氮化物直接电耦合到个别所述沟道材料串；及在所述空隙空间中正上方形成导电材料，并且所述导电材料直接电耦合到所述个别数字线的所述下部部分以形成其上部部分。2.根据权利要求1所述的方法，其中所述壁含有至少0.05原子％的碳。3.根据权利要求2所述的方法，其中所述壁含有不超过20原子％的碳。4.根据权利要求2所述的方法，其中所述壁由碳组成或基本上由碳组成。5.根据权利要求2所述的方法，其中所述绝缘材料的上部部分包括氮化硅。6.根据权利要求1所述的方法，其中所述导电金属氮化物纵向连续跨越所述间隔开口且在所述间隔开口之间。7.根据权利要求6所述的方法，其中所述导电材料纵向连续跨越所述间隔开口且在所述间隔开口之间。8.根据权利要求1所述的方法，其中所述导电材料具有比所述导电金属氮化物更高的电导率。9.根据权利要求8所述的方法，其中所述导电金属氮化物包括氮化钛并且所述导电材料包括元素钨。10.根据权利要求1所述的方法，其包括在形成所述导电材料之后移除所述壁。11.根据权利要求1所述的方法，其包括在所述选择性地沉积所述导电材料之后且在形成所述导电材料之前，横向地调整所述壁以加宽所述空隙空间。12.根据权利要求11所述的方法，其包括在所述横向地调整期间减小所述壁的竖直厚度。13.根据权利要求1所述的方法，其中所述选择性地沉积形成所述导电金属氮化物以加衬侧壁及个别所述间隔开口的底部且少量填充所述个别间隔开口。14.根据权利要求1所述的方法，其中所述导电材料形成于所述间隔开口中。15.根据权利要求1所述的方法，其中所述数字线中的所述导电金属氮化物不沿着所述间隔开口之间的所述导电材料的侧壁。16.根据权利要求1所述的方法，其中所述数字线的所述导电材料及所述数字线的所述导电金属氮化物各自在紧邻的所述间隔开口之间具有横向相对的边缘，所述导电材料及所述导电金属氮化物在所述紧邻的间隔开口之间的直线方向上正交，所述导电材料及所述导电金属氮化物的所述横向相对边缘在彼此极接近的情况下横向地重合。17.根据权利要求1所述的方法，其中所述数字线的所述导电材料及所述数字线的所述导电金属氮化物各自在紧邻的所述间隔开口之间具有横向相对的边缘，所述导电材料及所
述导电金属氮化物在所述紧邻的间隔开口之间的直线方向上正交，在彼此极接近的情况下，所述导电材料的所述横向相对边缘从所述导电金属氮化物的所述横向相对边缘横向向外。18.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成其中具有沟道材料串的堆叠，所述堆叠包括竖直交替的绝缘层级及导电层级；在所述沟道材料串正上方的绝缘材料上方形成含碳牺牲性壁，空隙空间横向地在紧邻的所述含碳牺牲性壁之间并且包括待形成的个别数字线的纵向轮廓，间隔开口在所述空隙空间正下方的所述绝缘材料中；相对于所述含碳牺牲性壁，将导电金属氮化物选择性地沉积在所述空隙空间中、所述间隔开口中以加衬侧壁及个别所述间隔开口的底部并且少量填充所述个别间隔开口，并且将所述导电金属氮化物选择性地沉积在横向地在所述含碳牺牲性壁与所述间隔开口之间的所述绝缘材料顶上，以形成跨越所述间隔开口且在所述间隔开口之间的所述个别数字线的纵向连续下部部分，所述个别所述间隔开口中的所述导电金属氮化物直接电耦合到个别所述沟道材料串；在所述空隙空间中正上方形成比所述导电金属氮化物具有更高电导率的导电材料，并且所述导电材料直接抵靠所述个别数字线的所述下部部分以形成其上部部分，所述上部部分纵向连续跨越所述间隔开口且在所述间隔开口之间；及在形成所述上部部分之后移除所述含碳牺牲性壁。19.根据权利要求18所述的方法，其中所述壁含有至少0.05原子％的碳。20.根据权利要求19所述的方法，其中所述壁含有不超过20原子％的碳。21.根据权利要求19所述的方法，其中所述壁由碳组成或基本上由碳组成。22.根据权利要求18所述的方法，其包括在所述选择性地沉积所述导电材料之后且在形成所述导电材料之前，横向地调整所述壁以加宽所述空隙空间。23.根据权利要求22所述的方法，其包括在所述横向地调整期间减小所述壁的竖直厚度。24.根据权利要求18所述的方法，其中所述数字线中的所述导电金属氮化物不沿着所述间隔开口之间的所述导电材料的侧壁。25.根据权利要求18所述的方法，其中所述数字线的所述导电材料及所述数字线的所述导电金属氮化物各自在紧邻的所述间隔开口之间具有横向相对的边缘，所述导电材料及所述导电金属氮化物在所述紧邻的间隔开口之间的直线方向上正交，所述导电材料及所述导电金属氮化物的所述横向相对边缘在彼此极接近的情况下横向地重合。26.根据权利要求18所述的方法，其中所述数字线的所述导电材料及所述数字线的所述导电金属氮化物各自在紧邻的所述间隔开口之间具有横向相对的边缘，所述导电材料及所述导电金属氮化物在所述紧邻的间隔开口之间的直线方向上正交，在彼此极接近的情况下，所述导电材料的所述横向相对边缘从所述导电金属氮化物的所述横向相对边缘横向向外。27.一种存储器阵列，其包括：堆叠，其包括竖直交替的绝缘层级及导电层级，存储器单元串的沟道材料串延伸穿过所述绝缘层级及导电层级；
数字线，其在所述沟道材料串上方且通过导电通孔电耦合到所述沟道材料串，所述导电通孔个别地在个别所述沟道材料串上方且在个别所述数字线下方；及在所述导电通孔的顶部之间的所述数字线包括在导电材料正下方的导电金属氮化物，所述导电材料具有比所述导电金属氮化物更高的电导率，所述导电金属氮化物不沿着在所述导电通孔的所述顶部之间的所述导电材料的侧壁。28.根据权利要求27所述的存储器阵列，其中所述导电金属氮化物纵向连续跨越所述导电通孔的所述顶部且在所述导电通孔的所述顶部之间。29.根据权利要求28所述的存储器阵列，其中所述导电材料纵向连续跨越所述导电通孔的所述顶部且在所述导电通孔的所述顶部之间。30.根据权利要求27所述的存储器阵列，其中所述导电材料具有比所述导电金属氮化物更高的电导率。31.根据权利要求30所述的存储器阵列，其中所述导电金属氮化物包括氮化钛并且所述导电材料包括元素钨。32.根据权利要求27所述的存储器阵列，其中所述数字线的所述导电材料及所述数字线的所述导电金属氮化物各自在紧邻的所述导电通孔的所述顶部之间具有横向相对的边缘，所述导电材料及所述导电金属氮化物在所述导电通孔的所述紧邻的顶部之间的直线方向上正交，所述导电材料及所述导电金属氮化物的所述横向相对边缘在彼此极接近的情况下横向地重合。33.根据权利要求27所述的存储器阵列，其中所述数字线的所述导电材料及所述数字线的所述导电金属氮化物各自在紧邻的所述导电通孔的所述顶部之间具有横向相对的边缘，所述导电材料及所述导电金属氮化物在所述导电通孔的所述紧邻的顶部之间的直线方向上正交，在彼此极接近的情况下，所述导电材料的所述横向相对边缘从所述导电金属氮化物的所述横向相对边缘横向向外。34.一种存储器阵列，其包括：堆叠，其包括竖直交替的绝缘层级及导电层级，存储器单元串的沟道材料串延伸穿过所述绝缘层级及导电层级；数字线，其在所述沟道材料串上方且通过导电通孔电耦合到所述沟道材料串，所述导电通孔个别地在个别所述沟道材料串上方且在个别所述数字线下方；个别所述导电通孔的上部部分，其包括向上开口的容器，所述容器包括导电金属氮化物；及在所述导电通孔的所述上部部分的顶部之间的所述数字线包括在导电材料正下方的所述导电金属氮化物，所述导电材料具有比所述导电金属氮化物更高的电导率，所述导电金属氮化物不沿着在所述导电通孔的所述上部部分的所述顶部之间的所述导电材料的侧壁，所述数字线的所述导电材料向下延伸到所述个别导电通孔的所述上部部分的所述向上开口的容器中。35.根据权利要求34所述的存储器阵列，其中所述导电金属氮化物纵向连续跨越所述导电通孔的所述顶部且在所述导电通孔的所述顶部之间。36.根据权利要求35所述的存储器阵列，其中所述导电材料纵向连续跨越所述导电通孔的所述顶部且在所述导电通孔的所述顶部之间。
37.根据权利要求34所述的存储器阵列，其中所述导电材料具有比所述导电金属氮化物更高的电导率。38.根据权利要求37所述的存储器阵列，其中所述导电金属氮化物包括氮化钛并且所述导电材料包括元素钨。39.根据权利要求34所述的存储器阵列，其中所述数字线的所述导电材料及所述数字线的所述导电金属氮化物各自在紧邻的所述导电通孔的所述顶部之间具有横向相对的边缘，所述导电材料及所述导电金属氮化物在所述导电通孔的所述紧邻的顶部之间的直线方向上正交，所述导电材料及所述导电金属氮化物的所述横向相对边缘在彼此极接近的情况下横向地重合。40.根据权利要求34所述的存储器阵列，其中所述数字线的所述导电材料及所述数字线的所述导电金属氮化物各自在紧邻的所述导电通孔的所述顶部之间具有横向相对的边缘，所述导电材料及所述导电金属氮化物在所述导电通孔的所述紧邻的顶部之间的直线方向上正交，在彼此极接近的情况下，所述导电材料的所述横向相对边缘从所述导电金属氮化物的所述横向相对边缘横向向外。

技术总结
本申请涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。一种用于形成包括存储器单元串的存储器阵列的方法包括形成其中具有沟道材料串的堆叠，所述堆叠包括竖直交替的绝缘层级及导电层级。壁形成于在所述沟道材料串正上方的绝缘材料上方。空隙空间横向地在紧邻的所述壁之间且包括待形成的个别数字线的纵向轮廓。间隔开口在所述空隙空间正下方的所述绝缘材料中。相对于所述壁，导电金属氮化物选择性地沉积于所述空隙空间中、所述间隔开口中，及横向地在所述壁与所述间隔开口之间的所述绝缘材料顶上，以形成横向地在所述紧邻的壁之间的所述个别数字线的下部部分。个别所述间隔开口中的所述导电金属氮化物直接电耦合到个别所述沟道材料串。导电材料形成于所述空隙空间正上方且直接电耦合到所述个别数字线的所述下部部分以形成其上部部分。本文公开了其它实施例，包含独立于方法的结构。独立于方法的结构。独立于方法的结构。


技术研发人员：J
受保护的技术使用者：美光科技公司
技术研发日：2023.01.09
技术公布日：2023/8/21