高电子迁移率半导体结构和高电子迁移率半导体装置的制作方法

1.本技术是关于一种高电子迁移率半导体装置，特别是具有多层栅极介电层的高电子迁移率半导体结构的高电子迁移率半导体装置。


背景技术：

2.半导体集成电路(integrated circuit；ic)技术已快速发展，其中半导体装置已经广泛地用于各种电子产品，例如个人电脑、行动电话、数位相机及其他电子装置。在半导体装置中，场效晶体管扮演着重要的角色，随着半导体集成电路技术的发展，各种类型的场效晶体管相继产生。高电子迁移率晶体管(high electron mobility transistor，hemt)是场效晶体管的一种。hemt包括两种具有不同能隙的半导体材料，而形成异质结(hetero junction)，且能作为导电通道。由于hemt具有低阻值、高击穿电压以及快速开关切换频率等优点，故在高功率电子元件的领域中受到广泛的应用。
3.近年来，以三五(iii-v)族化合物半导体为基础的高电子迁移率晶体管(high electron mobility transistor；hemt)装置具备高击穿电压、较大的能隙以及优异的载流子迁移率，同时经由极化现象所产生的二维电子气可展现出色的低阻抗传导特性，使得三五族化合物半导体材料广泛地应用在高频和功率元件。而金属-绝缘体-半导体的高电子迁移率晶体管(metal-insulator-semiconductor hemt；mis-hemt)则为hemt装置中的一种。mis-hemt元件在金属与半导体之间的界面具有栅极介电层，其可强化装置效能，例如高击穿电压、低栅极漏电流、低装置阻抗及宽广的栅极操作范围等。然而，尽管用于制造mis-hemt的现有技术通常已足以满足其预期目的，但它们并非在各个方面都令人满意。


技术实现要素：

4.本技术提供一种高电子迁移率半导体结构。高电子迁移率半导体结构包括基板、通道层、阻障层、导电层、第一介电层、以及第二介电层。通道层设置在基板上方。阻障层设置在通道层上方。导电层设置在阻障层上方。第一介电层设置在阻障层和导电层之间，并且具有第一能隙。第二介电层设置在第一介电层和导电层之间，并且具有第二能隙。第二能隙大于第一能隙。
5.本技术提供一种高电子迁移率半导体装置。高电子迁移率半导体装置包括基板、三五族半导体层、阻障层、第一栅极介电层、第二栅极介电层、栅极电极、以及源极电极和漏极电极。三五族半导体层设置在基板上方。阻障层设置在三五族半导体层上方。第一栅极介电层设置在阻障层上方，并且具有第一能隙。第二栅极介电层设置在第一栅极介电层上方，并且具有第二能隙。第二能隙大于第一能隙。栅极电极设置在第二栅极介电层上方。源极电极和漏极电极设置栅极电极的两侧，并且延伸穿过阻障层，以电性连接至三五族半导体层。
附图说明
6.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现
有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
7.图1a根据本技术实施例显示了高电子迁移率半导体装置的剖面图，其中栅极结构具有两个介电层。
8.图1b根据本技术实施例显示了沿着图1a的高电子迁移率半导体装置的线段a-a’的能带图。
9.图2a根据本技术实施例显示了高电子迁移率半导体装置的剖面图，其中栅极结构具有三个介电层。
10.图2b根据本技术实施例显示了沿着图2b的高电子迁移率半导体装置的线段a-a’的能带图。
11.符号说明：
12.100:高电子迁移率半导体装置
13.102:基板
14.104:缓冲层
15.106:通道层
16.108:阻障层
17.110:二维电子气
18.112:盖层
19.114:栅极结构
20.116:介电层
21.118:介电层
22.120:栅极电极
23.122:层间介电层
24.124:源极电极
25.126:漏极电极
26.a-a’:线段
27.ec:导带
28.ev:价带
29.efm:费米能级
30.efs:费米能级
31.eg1:能隙
32.eg2:能隙
33.eg3:能隙
34.eg4:能隙
35.200:高电子迁移率半导体装置
36.202:介电层
37.eg5:能隙
具体实施方式
38.以下的公开的内容提供许多不同的实施例或范例以实施本案的不同特征。以下公开的内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。举例来说，若是本技术叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下不同范例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。
39.为本技术内容的详述目的，除非特定否认，单数词包含复数词，反之亦然。并且字词“包含”其意为“非限制性地包含”。此外，进似性的(approximation)用语例如“大约”、“几乎”、“相当地”、“大概”等，可用于本技术实施例，其意义上如“在、接近或接近在”或“在3至5％内”或“在可接受制造公差内”或任意逻辑上的组合。
40.此外，其与空间相关用词。例如“在
…
下方”、“下方”、“较低的”、“上方”、“较高的”、及类似的用词，是为了便于描述图示中一个元件或特征与另一个元件或特征之间的关系。除了在图式中绘示的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。举例来说，若在示意图中的装置被反转，被描述在其他元件或特征的“下方”或“在
…
下方”的元件也会因而变成在另外其他元件或特征的“上方”。如此一来，示范词汇“下方”会涵盖朝上面与朝下面的两种解读方式。除此之外，设备可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。
41.此处所使用的术语仅用于描述特定实施例的目的，并且不限制本技术。如此处所使用的，除非上下文另外清楚的指出，否则单数形式“一”、“一个”以及“该”意旨在也包括复数形式。此外，就被用于详细描述及/或申请专利范围中的“囊括”、“包含”、“具有”、“有”、“含”或其变体的术语来说，这些术语旨在以相似于“包括”的方式而具有包容性。
42.除非另外定义，否则此处所使用的所有术语(包括技术和科学术语)具有与本领域技术人员通常理解的相同含义。此外，诸如在通用字典中定义的那些术语应该被解释为具有与其在相关领域的上下文中的含义中相同的含义，并且不会被理解为理想化或过度正式，除非在此处有明确地如此定义。
43.本技术总体上涉及高电子迁移率半导体结构和装置，特别是具有金属-绝缘体-半导体结构的高电子迁移率晶体管(mis-hemt)。在通常的mis-hemt中，用作栅极介电层的介电层和阻障层(或盖层(如果存在))之间会有能级(energy state)。当mis-hemt在关闭状态(off-state)时，mis-hemt的栅极会被施加负电压(低于临界电压(vth))，而漏极会被施加正电压。在此情况下，虽然mis-hemt会被关闭，但是施加在栅极的负电压以及栅极和漏极之间的电压差(vgd)所导致的电场可能会导致电子从栅极跨越栅极介电层的能隙，并且被栅极介电层和阻障层(或盖层(如果存在))之间的能级所捕捉(trap)，被捕捉的电子将会影响mis-hemt的电性操作，从而导致mis-hemt的效能下降。因此，mis-hemt需要改进，以防止mis-hemt在关闭状态时，电子从栅极跨越栅极介电层的能隙，并且被栅极介电层和阻障层(或盖层(如果存在))之间的能级所捕捉。
44.相较于现有技术，本发明的实施例提供多个优点，并应了解其他实施例可提供不同优点，于此不须讨论全部优点，并且全部实施例无特定优点。举例来说，本文讨论的实施
例包括高电子迁移率半导体结构和装置，其中具有多个用于栅极介电层的介电层，以防止电子从栅极跨越栅极介电层的能隙，并且被栅极介电层和阻障层(或盖层(如果存在))之间的能级所捕捉。
45.图1a是根据本技术实施例的高电子迁移率半导体装置100的剖面图。图1b是根据本技术实施例的沿着图1a的高电子迁移率半导体装置100的线段a-a’的能带图，其中高电子迁移率半导体装置100在稳定状态(栅极电极120的费米能级(fermi level)efm与通道层106和阻障层108的费米能级efs在同一条水平线上)。如图1a所示，高电子迁移率半导体装置100包括基板102和设置在基板102上方的缓冲层104。在一个实施例中，基板102可以是硅(si)基板。在一些实施例中，基板102可以包括另一种元素半导体，例如锗；化合物半导体，例如碳化硅、磷化镓、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，例如硅锗(sige)、碳磷化硅(sipc)、或三五(iii-v)族半导体材料。示例三五族半导体材料可以包括砷化镓(gaas)、磷化铟(inp)、磷化镓(gap)、氮化镓(gan)、磷砷化镓(gaasp)、砷化铝铟(alinas)、砷化铝镓(algaas)、磷化镓铟(gainp)和砷化铟镓(ingaas)或其组合。
46.缓冲层104可以避免或减少其下方的基板102以及其上方的材料层(例如后续的通道层106)之间的晶格常数差异和热膨胀系数差异所造成的缺陷，从而提升后续沉积的材料层的品质。缓冲层104可以具有单层或多层结构。缓冲层104可以包括第三(iii)族氮化物、金属氮化物、金属碳化物、金属氮碳化物、纯金属、金属合金、含硅材料或类似的材料。可以利用外延工艺形成缓冲层104，外延工艺可以包括化学气相沉积(chemical vapor deposition；cvd)、物理气相沉积(physical vapor deposition；pvd)、金属有机化学气相沉积(metal organic chemical vapor deposition；mocvd)、金属有机物化学气相外延(metal-organic vapor phase epitaxy；movpe)、等离子体辅助化学气相沉积(plasma-enhanced chemical vapor deposition；pecvd)、远距等离子体化学气相沉积(remote plasma chemical vapor deposition；rpcvd)、分子束外延(molecular beam epitaxy；mbe)、氢化物气相外延(hydride vapor phase epitaxy；hvpe)、液相外延(liquid phase epitaxy；lpe)、氯化物气相外延(chloride vapor phase epitaxy；cl-vpe)、其他合适工艺或其组合。在本技术实施例中，缓冲层104包括第三族氮化物半导体，例如氮化镓(gan)，但本技术不限于此。举例来说，在一些实施例中，用以形成缓冲层104的材料可包括氮化铟(inn)、氮化铝(aln)、氮化铟镓(ingan)、氮化铝镓(algan)、氮化铝铟(alinn)、氮化铝铟镓(alingan)、其他合适第三族氮化物半导体或其组合。在一些实施例中，缓冲层104可以包括以交错方式堆迭多个氮化铝(aln)层和多个掺杂硅的氮化镓(gan)层的多层结构。在一些实施例中，可以使用p型或n型掺杂物来掺杂缓冲层104，或不掺杂缓冲层104，使得缓冲层104为p型、n型或是未掺杂的。
47.通道层106形成并设置在缓冲层104和基板102上方。通道层106可以包括三五族半导体材料，并因此通道层106亦可以称为半导体层或三五族半导体层。在一些实施例中，半导体层106可以是本质的(intrinsic)三五族半导体。在本技术实施例中，半导体层106可以是第三族氮化物半导体，例如氮化镓(gan)。可以通过执行外延工艺来形成半导体层106，外延工艺可以包括化学气相沉积(cvd)、物理气相沉积(pvd)、金属有机化学气相沉积(mocvd)、金属有机物化学气相外延(movpe)、分子束外延(mbe)、氢化物气相外延(hvpe)、液相外延(lpe)、其他合适工艺或其组合。在一些实施例中，通道层106的厚度在100nm至500nm
的范围内。
48.阻障层108形成并设置在通道层106上方。在一些实施例中，阻障层108可以具有二元或多元结构。在一些实施例中，阻障层108可以包括三五族半导体材料，例如第三族氮化物半导体。在本技术实施例中，阻障层108可以包括氮化铝镓(algan)，但本技术不限于此。举例来说，在其他实施例中，阻障层108可以包括氮化铝、氮化铝铟(alinn)、氮化铝镓铟(algainn)、其他合适第三族氮化物半导体或其组合。在一些实施例中，可以通过执行外延工艺来形成阻障层108，外延工艺可以包括化学气相沉积(cvd)、物理气相沉积(pvd)、金属有机化学气相沉积(mocvd)、金属有机物化学气相外延(movpe)、分子束外延(mbe)、氢化物气相外延(hvpe)、液相外延(lpe)、其他合适工艺或其组合。此外，阻障层108可以是掺杂或未掺杂的。在一些实施例中，阻障层108的厚度在15nm至50nm的范围内。
49.在一些实施例中，使用适当的材料形成阻障层108和通道层106，以在通道层106和阻障层108之间的界面附近产生具有高电子迁移率的二维电子气(two dimensional electron gas；2deg)。具体来说，如图1b所示，使用适当的材料形成阻障层108和通道层106，使得阻障层108的能隙eg2(阻障层108的导带ec和价带ev的能量差异)大于通道层106的能隙eg1(通道层106的导带ec和价带ev的能量差异)。在此情况下，通道层106和阻障层108之间的能隙差异导致了在通道层104与阻障层106之间形成异质结，使得接近阻障层106的通道层104的区域中形成具有二维电子气110，如图1a所示。在一些实施例中，通道层106由氮化镓(gan)形成，并且阻障层108由氮化铝镓(algan)形成。在一些实施例中，通道层106具有约3.4ev的能隙，并且阻障层108具有约4ev的能隙。
50.再参照图1a，盖层(capping layer)112形成并设置在阻障层108上方。在一些实施例中，盖层112可避免或减少阻障层108发生氧化。在一些实施例中，盖层112的材料包含三五族半导体材料，例如第三族氮化物半导体。举例来说，盖层112的材料可以包含氮化镓(gan)、氮化铟(inn)、氮化铟镓(ingan)、其他合适第三族氮化物半导体或其组合。在一些实施例中，可以通过执行外延工艺来形成盖层112，例如化学气相沉积(cvd)、物理气相沉积(pvd)、金属有机化学气相沉积(mocvd)、金属有机物化学气相外延(movpe)、分子束外延(mbe)、氢化物气相外延(hvpe)、液相外延(lpe)、其他合适工艺或其组合。盖层112是可选的。在一些实施例中，高电子迁移率半导体装置100不具有盖层112。
51.再参照图1a，栅极结构114形成并设置在通道层106、以及阻障层108(和盖层112(如果存在))上方。栅极结构114包括介电层116、介电层118、以及栅极电极120。
52.介电层116形成并设置在阻障层108(和盖层112(如果存在))上方，并且在阻障层108和栅极电极120之间。介电层118形成并设置在介电层116上方，并且在介电层116和栅极电极120之间。在一些实施例中，介电层116和118可以称为栅极介电层。在一些实施例中，介电层116和118可以包括介电材料，例如氧化硅(sio2)、氮化硅(sinx)、氧化镁(mgo)、氧化铪(hfo2)、氧化铪硅(hfsio)、氮氧化铪硅(hfsion)、氧化铪钽(hftao)、氧化铪钛(hftio)、氧化铪锆(hfzro)、氧化锆(zro2)、氧化铝(al2o3)、氧化铪-氧化铝(hfo2-al2o3)、氧化钛(tio2)、氧化铈(ceo2)、五氧化二钽(ta2o5)、三氧化二镧(la2o3)、三氧化二钇(y2o3)、其他合适介电材料或其组合。介电层116和118可以通过沉积工艺形成，例如原子层沉积(ald)。
53.如上面所述，通常的mis-hemt在关闭状态时，电子从栅极跨越栅极介电层的能隙，并且被栅极介电层和阻障层(或盖层(如果存在))之间的能级所捕捉，从而导致mis-hemt的
效能下降。在本技术实施例中，为了防止电子从栅极跨越栅极介电层，使用了具有不同能隙的介电层116和118，并且介电层116的能隙eg3(介电层116的导带ec和价带ev的能量差异)大于阻障层108的能隙eg2，而介电层118的能隙eg4(介电层118的导带ec和价带ev的能量差异)大于介电层116的能隙eg3，如图1b所示。如此一来，在栅极电极120的电子会遇到更高的能障(energy barrier)，并且不易跨越介电层116和118。举例来说，包括氮化铝镓(algan)的阻障层108具有约4ev的能隙，介电层116可以包括具有大于4ev的能隙eg3的介电材料，而介电层116可以包括具有大于eg3的能隙eg4的介电材料。
54.另外，为了制造具有高跨导(gm)的mis-hemt，从而能够利用具有高跨导(gm)的mis-hemt制造具有高截止频率(ft)和高最大振荡频率(fmax)的rf放大器装置，介电层116可以包括高k(高介电常数)介电材料，例如介电层116可以包括介电常数大于15的介电材料。在一些实施例中，介电层118的介电常数小于介电层116的介电常数，以提升装置效能。在一些实施例中，介电层118的厚度小于介电层116的厚度，以提升装置效能。因此，在一些实施例中，介电层116可以包括氧化铪(hfo2)(介电常数约为25，能隙约为5.8ev)，而介电层118可以包括氧化铝(al2o3)(介电常数约为9，能隙约为8ev)，并且介电层118的厚度小于介电层116的厚度。
55.栅极电极120形成并设置在阻障层108、盖层112、介电层116和介电层118上方。在一些实施例中，栅极电极120由一或多个导电材料形成，并因此栅极电极120又可以称为导电层。导电材料可以包括金属或金属氮化物，例如氮化钛(tin)、氮化钽(tan)、钌(ru)、钼(mo)、钛(ti)、钽(ta)、银(ag)、锰(mn)、锆(zr)、钯(pd)、镍(ni)、金(au)、铝(al)或其组合。在一些实施例中，栅极电极120包括镍(ni)和金(au)。在一些实施例中，栅极电极120的形成方法包括一或多个沉积工艺、光刻工艺与刻蚀工艺。沉积工艺可以包括原子层沉积(atomic layer deposition；ald)、cvd及/或其他合适工艺。光刻工艺可以包括光刻胶(photoresist)涂布(例如：自旋涂布(spin-on coating))、软烘烤、光罩对准、曝光、曝光后烘烤、显影光刻胶、冲洗(rinsing)、干燥(例如：硬烘烤)。在其他实施例中，光刻工艺可通过其他适当的方法来执行或取代，例如无光罩光刻(maskless photolithography)、电子束写入(electron-beam writing)、以及离子(ion-beam writing)束写入。刻蚀工艺可以包括干式刻蚀、湿式刻蚀、反应式离子刻蚀(reactive ion etching,rie)、及/或其他合适工艺。
56.再参照图1a，层间介电(interlayer dielectric；ild)层122形成并设置在栅极结构114上方。ild层122包括介电材料，例如二氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(tetraethylorthosilicate；teos)形成的氧化物、磷硅酸盐玻璃(phosphosilicate glass；psg)、硼磷硅酸盐玻璃(borophosphosilicate glass；bpsg)、硼掺杂硅玻璃(boron doped silicon glass；bsg)、低k介电材料、其他合适介电材料或其组合。示例的低k介电材料包括氟化物掺杂的硅酸盐玻璃(fluoride-doped silicate glass；fsg)、碳掺杂的氧化硅、(加利福尼亚州，圣克拉拉的应用材料)、干凝胶(xerogel)、气凝胶(aerogel)、非晶氟化碳、聚对二甲苯(parylene)、苯并环丁烯(benzocyclobutene；bcb)、(密西根州，米德兰的陶氏化学公司)、聚酰亚胺(polyimide)、其他低k介电材料或其组合。在一些实施例中，ild层122是包括低k介电材料的介电层(通常称为低k介电层)。在一些实施例中，低k介电材料通常是指具有小于3的介电常数的材料。在一些实施例中，ild层122是可以包括具有多个介电材料的多层结构。ild层122可以通过沉积工艺形成，例如化学
气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)、高密度等离子体化学气相沉积(high density plasma cvd；hdpcvd)、金属有机化学气相沉积(mocvd)、远距等离子体化学气相沉积(rpcvd)、等离子体辅助化学气相沉积(pecvd)、低压化学气相沉积(low-pressure cvd；lpcvd)、原子层化学气相沉积(atomic layer chemical vapor deposition；alcvd)、常压化学气相沉积(atmospheric pressure cvd；apcvd)、电镀、其他合适方法或其组合。在一些实施例中，ild层122通过流动式化学气相沉积(flowable cvd；fcvd)形成，fcvd包括将可流动材料(例如液体化合物)沉积在基板102上方，并且通过合适技术(例如热退火及/或紫外线辐射处理)将可流动材料转换为固体材料。
57.再参照图1a，源极电极124和漏极电极126形成在栅极结构114(介电层116、介电层118、以及栅极电极120)的两侧。在一些实施例中，源极电极124和漏极电极126被形成穿过ild层122、介电层116和介电层118。在一些实施例中，源极电极124和漏极电极126接触盖层112。在其他实施例中，源极电极124和漏极电极126进一步穿过盖层112和阻障层108，并且接触通道层106。与栅极电极120相似，源极电极124和漏极电极126可以包括一或多个导电材料，并因此源极电极124和漏极电极126又可以称为导电层。形成源极电极124和漏极电极126的导电材料可以是如上面所述的导电材料，并且可以与栅极电极120相同或不同。相似地，源极电极124和漏极电极126的形成方法可以包括如上面所述的形成栅极电极120的沉积工艺、光刻工艺与刻蚀工艺。
58.在一些实施例中，可以进一步增加栅极结构中的介电层的数量。图2a是根据本技术实施例的高电子迁移率半导体装置200的剖面图，其中栅极结构具有三个介电层。图2b根据本揭露实施例显示了沿着图2b的高电子迁移率半导体装置200的线段a-a’的能带图，其中高电子迁移率半导体装置200在稳定状态(栅极电极120的费米能级efm与通道层106和阻障层108的费米能级efs在同一条水平线上)。高电子迁移率半导体装置200与图1a的高电子迁移率半导体装置100相似，不同之处在于高电子迁移率半导体装置200的栅极结构114进一步包括介电层202。
59.如图2b所示，介电层202形成并设置在介电层118上方，并且介电层118和栅极电极120之间。在一些实施例中，介电层202可以称为栅极介电层。介电层202可以包括介电材料，例如氧化硅(sio2)、氮化硅(sinx)、氧化镁(mgo)、氧化铪(hfo2)、氧化铪硅(hfsio)、氮氧化铪硅(hfsion)、氧化铪钽(hftao)、氧化铪钛(hftio)、氧化铪锆(hfzro)、氧化锆(zro2)、氧化铝(al2o3)、氧化铪-氧化铝(hfo2-al2o3)、氧化钛(tio2)、氧化铈(ceo2)、五氧化二钽(ta2o5)、三氧化二镧(la2o3)、三氧化二钇(y2o3)、其他合适介电材料或其组合。介电层202可以通过沉积工艺形成，例如原子层沉积(ald)。
60.如上面所述，为了防止电子从栅极跨越栅极介电层，介电层202可以具有更大的能隙。具体来说，在高电子迁移率半导体装置200中，介电层116的能隙eg3大于阻障层108的能隙eg2，介电层118的能隙eg4大于介电层116的能隙eg3，并且介电层202的能隙eg5(介电层202的导带ec和价带ev的能量差异)大于介电层118的能隙eg4，如图2b所示。相似地，在一些实施例中，介电层202的介电常数小于介电层118的介电常数，并且介电层118的介电常数小于介电层116的介电常数，以提升装置效能。在一些实施例中，介电层202的厚度小于介电层118的厚度，并且介电层118的厚度小于介电层116的厚度，以提升装置效能。因此，在一些实施例中，介电层116可以包括氧化铪(hfo2)(介电常数约为25，能隙约为5.8ev)，介电层118
可以包括氧化铝(al2o3)(介电常数约为9，能隙约为8ev)，介电层202可以包括氧化硅(sio2)(介电常数约为3.9，能隙约为9ev)，并且介电层118的厚度小于介电层116的厚度。
61.本技术的实施例涉及高电子迁移率半导体结构和装置，更具体地涉及具有金属-绝缘体-半导体结构的高电子迁移率晶体管(mis-hemt)，其中栅极结构具有多个介电层(栅极介电层)。此外，本实施例提供以下优点中的一个或多个。栅极结构的多个介电层(栅极介电层)的能隙具有梯度，越接近栅极电极的介电层的能隙越大，可以有效防止电子从栅极跨越栅极介电层的能隙，并且被栅极介电层和阻障层(或盖层(如果存在))之间的能级所捕捉。另外，多个介电层(栅极介电层)的介电常数也具有梯度，越接近阻障层的介电层的介电常数越大，以提升装置效能。
62.前述内文概述了许多实施例的特征，使本技术领域中具有通常知识者可以从各个方面更佳地了解本技术。本技术领域技术人员应可理解，且可轻易地以本技术为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域技术人员也应了解这些相等的结构并未背离本技术的发明精神与范围。在不背离本技术的发明精神与范围的前提下，可对本技术进行各种改变、置换或修改。

技术特征：
1.一种高电子迁移率半导体结构，其特征在于，包括：一基板；一通道层，设置在所述基板上方；一阻障层，设置在所述通道层上方；一导电层，设置在所述阻障层上方；一第一介电层，设置在所述阻障层和所述导电层之间，并且具有一第一能隙；以及一第二介电层，设置在所述第一介电层和所述导电层之间，并且具有一第二能隙，其中所述第二能隙大于所述第一能隙。2.如权利要求1所述的高电子迁移率半导体结构，其特征在于，所述第一介电层包括一高介电常数介电材料。3.如权利要求1所述的高电子迁移率半导体结构，其特征在于，更包括：一第三介电层，在所述第二介电层和所述导电层之间，并且具有一第三能隙，其中所述第三能隙大于所述第二能隙。4.如权利要求3所述的高电子迁移率半导体结构，其特征在于，所述第三介电层的一介电常数小于所述第二介电层的一介电常数，并且所述第二介电层的一介电常数小于所述第一介电层的一介电常数。5.如权利要求3所述的高电子迁移率半导体结构，其特征在于，所述第三介电层的一厚度小于所述第二介电层的一厚度，并且所述第二介电层的一厚度小于所述第一介电层的一厚度。6.一种高电子迁移率半导体装置，其特征在于，包括：一基板；一三五族半导体层，设置在所述基板上方；一阻障层，设置在所述三五族半导体层上方；一第一栅极介电层，设置在所述阻障层上方，并且具有一第一能隙；一第二栅极介电层，设置在所述第一栅极介电层上方，并且具有一第二能隙，其中所述第二能隙大于所述第一能隙；一栅极电极，设置在所述第二栅极介电层上方；以及一源极电极和一漏极电极，设置所述栅极电极的两侧，并且延伸穿过所述阻障层，以电性连接至所述三五族半导体层。7.如权利要求6所述的高电子迁移率半导体装置，其特征在于，所述三五族半导体层包括氮化镓，并且所述阻障层包括氮化铝镓。8.如权利要求6所述的高电子迁移率半导体装置，其特征在于，更包括：一第三栅极介电层，在所述第二栅极介电层和所述栅极电极之间，并且具有一第三能隙，其中所述第三能隙大于所述第二能隙。9.如权利要求8所述的高电子迁移率半导体装置，其特征在于，所述第三栅极介电层的一介电常数小于所述第二栅极介电层的一介电常数，并且所述第二栅极介电层的一介电常数小于所述第一栅极介电层的一介电常数。10.如权利要求8所述的高电子迁移率半导体装置，其特征在于，所述第三栅极介电层的一厚度小于所述第二栅极介电层的一厚度，并且所述第二栅极介电层的一厚度小于所述
第一栅极介电层的一厚度。

技术总结
本申请提供一种高电子迁移率半导体结构和高电子迁移率半导体装置，所述高电子迁移率半导体结构包括基板、通道层、阻障层、导电层、第一介电层、以及第二介电层。通道层设置在基板上方。阻障层设置在通道层上方。导电层设置在阻障层上方。第一介电层设置在阻障层和导电层间，并且具有第一能隙。第二介电层设置在第一介电层和导电层之间，并且具有第二能隙。第二能隙大于第一能隙。二能隙大于第一能隙。二能隙大于第一能隙。


技术研发人员：温文莹
受保护的技术使用者：新唐科技股份有限公司
技术研发日：2022.06.30
技术公布日：2023/8/21