非易失性存储器的装置及其擦除操作方法与流程

1.本发明涉及一种非易失性存储器的装置，尤其涉及一种非易失性存储器的擦除操作方法。


背景技术：

2.在某些运用上，在对闪存存储器进行编程操作之前需先对其进行擦除程序。在擦除程序中，通常是通过施予擦除脉冲来降低各存储单元的阈值电压，以使其移向一目标电压电平。在施予擦除脉冲后，会进行验证操作以确认目标存储单元是否都已经完成擦除了(阈值电压小于上述目标电压电平)。
3.图1a～图1c为现有擦除操作中阈值电压与目标存储单元数量的分布图，其中横轴为阈值电压vt，纵轴为目标存储单元的数量。图1a中的目标存储单元处于编程状态。可以看到，目标存储单元数量在波锋最多并朝两侧减少。接着，通过对目标存储单元施以擦除脉冲使其阈值电压vt降低。为了使所有目标存储单元的阈值电压vt都小于目标电压电平vt，可能需要多次进行擦除操作与验证操作，目标存储单元的分布最终呈现如图1b。为了使所有的目标存储单元的阈值电压vt都小于目标电压电平vt，导致部分目标存储单元(见斜线部分)过度地被擦除，即其阈值电压vt小于擦除阈值电压电平vh。并且目标存储单元的阈值电压的分布范围可能变广(可以想象图1b的曲线变塌)，导致更多数量的被过度擦除的目标存储单元。被过度擦除的目标存储单元会对后续的编程操作不起作用，从而无法得到正确的操作结果。并且被过度擦除的目标存储单元会有漏电流的问题，而可能干扰到后续读取及编程结果。为了避免此类问题，现有的做法是针对被过度擦除的目标存储单元(图1b中的斜线部分)进行后编程操作，以增加其阈值电压vt，如图1c所示。
4.现有技术至少存在两个问题，包括在擦除过程中目标存储单元被过度擦除的问题，以及后续还需进行后编程操作的问题。更甚者，在执行完擦除操作后因为事件(例如断电或掉电)而不能进行或中断后编程操作的情况下，目标存储单元仍处于过度擦除状态而会有漏电流的问题，进而可能影响到其他存储单元的读取结果。因此，如何减缓存储单元在擦除程序中过度地被擦除的状况，一直是本领域的技术人员所关注的课题。


技术实现要素：

5.本发明提供一种非易失性存储器的装置及其擦除操作方法，可以解决目标存储单元过度被擦除的问题。
6.本发明的非易失性存储器的擦除操作方法包括：执行第一擦除操作，包括通过第一擦除脉冲以降低非易失性存储器的多个存储单元中各存储单元的阈值电压；执行第一验证操作，以确认前述多个存储单元中各存储单元的阈值电压是否小于擦除目标电压电平；以及响应于前述多个存储单元中至少一存储单元未通过该第一验证操作以执行第二擦除操作。第二擦除操作的步骤包括选择未通过第一验证操作的所述至少一存储单元；以及通过第二擦除脉冲来降低所述至少一存储单元的阈值电压以使其小于擦除目标电压电平。
7.本发明的非易失性存储器的装置包括多个存储单元以及操作电路。操作电路用以：执行第一擦除操作，包括通过第一擦除脉冲以降低前述多个存储单元中各存储单元的阈值电压；以及执行第一验证操作，以确认前述多个存储单元中各存储单元的阈值电压是否小于擦除目标电压电平。操作电路并响应于所述多个存储单元中至少一存储单元未通过第一验证操作以执行第二擦除操作，包括由操作电路选择未通过第一验证操作的所述多个存储单元中的所述至少一存储单元，并通过第二擦除脉冲来降低所述多个存储单元中的所述至少一存储单元的阈值电压以使其小于擦除目标电压电平。
附图说明
8.图1a～图1c为现有擦除操作中阈值电压与目标存储单元数量的分布图；
9.图2a～图2d为本发明第一实施例在擦除操作下阈值电压与目标存储单元数量的分布图；
10.图3a为fn隧道空穴注入法于目标存储单元的操作示意图；
11.图3b为能带对能带热空穴注入法于目标存储单元的操作示意图；
12.图4a～图4c为本发明第二实施例在擦除操作下阈值电压与目标存储单元数量的分布图；
13.图5为本发明第三实施例中存储单元阵列的示意图；
14.图6a与图6b为扇区b的存储单元的阈值电压与数量的分布图；
15.图6c～图6e为在本发明第三实施例下扇区b的存储单元的阈值电压与数量的分布图；
16.图7为通用于第一实施例至第三实施例的非易失存储器的硬件架构示意图；
17.图8为本发明的操作电路执行第一擦除操作与第二擦除操作的步骤流程图；
18.图9为操作电路执行第一实施例的步骤流程图；
19.图10为操作电路执行第二实施例的步骤流程图；
20.图11为操作电路执行第三实施例的步骤流程图。
具体实施方式
21.下面将以多个实施例来进行说明。第一实施例被提供以减缓目标存储单元在擦除程序中被过度擦除的状况。第二实施例被提供以解决被过度擦除的目标存储单元具有漏电流的问题。第三实施例则为延伸实施例。其中，第一至第三实施例皆是以非易失性存储器为对象来实施，特别是闪存存储器，又特别是或非型闪存存储器(nor flash)。
22.图2a～图2d为本发明第一实施例在擦除操作下阈值电压与目标存储单元数量的分布图，其中横轴为阈值电压vt，纵轴为目标存储单元的数量。请见图2a，目标存储单元处于编程状态，目标存储单元数量在波锋最多并朝两侧减少。接着，由非易失性存储器的操作电路对所有目标存储单元进行擦除操作e1(即施以擦除脉冲)，以使其阈值电压vt以第一目标电压电平vt1为目标降低。其中，第一目标电压电平vt1大于擦除目标电压电平vt2。为了使所有目标存储单元的阈值电压vt都小于第一目标电压电平vt1，操作电路可能需要多次进行擦除操作e1与验证操作vf1。具体来说，在任意目标存储单元未通过验证操作vf1的状况下(阈值电压vt大于或等于第一目标电压电平vt1)，操作电路再次对所有目标存储单元
执行擦除操作e1，并再次进行验证操作vf1。上述过程不断重复，直到所有目标存储单元的阈值电压vt皆小于第一目标电压电平vt1，并使目标存储单元最终分布呈现如图2b。
23.请见图2b，在所有目标存储单元皆通过验证操作vf1后(阈值电压vt皆小于第一目标电压电平vt1)，操作电路对所有目标存储单元执行验证操作vf2，以确认各目标存储单元的阈值电压vt是否小于擦除目标电压电平vt2。接着，操作电路选择未通过验证操作vf2的目标存储单元，并对其进行擦除操作e2。不同于擦除操作e1的对象是所有目标存储单元，擦除操作e2仅针对未通过验证操作vf2的目标存储单元(阈值电压vt大于擦除目标电压电平vt2者，以斜线标示)，使目标存储单元的分布呈现如图2c。请见图2c，操作电路对所有目标存储单元执行验证操作vf3，以确认各目标存储单元的阈值电压vt是否不小于擦除阈值电压电平vh。其中，擦除阈值电压电平vh小于擦除目标电压电平vt2。阈值电压vt小于擦除阈值电压电平vh的目标存储单元为过度擦除的状态。接着，操作电路选择未通过验证操作vf3的目标存储单元(阈值电压vt小于擦除阈值电压电平vh)执行后编程操作p，以使其阈值电压vt至少提高至擦除阈值电压电平vh，最终使目标存储单元的分布呈现如图2d。
24.不同于现有技术以擦除目标电压电平vt2为基准进行擦除操作，第一实施例是先以第一目标电压电平vt1(大于擦除目标电压电平vt2)为基准进行擦除操作e1。如此一来，被过度擦除的目标存储单元的数量会比现有技术来的要少。连带地，不会有那么多的目标存储单元需要进行后编程操作p，且目标存储单元的阈值电压的分布范围可以较狭窄。并且，图1c的曲线波锋位置较接近擦除阈值电压电平vh，而图2d的曲线波锋位置相较之下较远离擦除阈值电压电平vh，这表示大部分的目标存储单元的阈值电压vt不会过度接近擦除阈值电压电平vh。
25.另外，第一实施例实施擦除操作e2，以选择性地将未通过验证操作vf2(以擦除目标电压电平vt2为基准)的目标存储单元的阈值电压vt下拉至擦除目标电压电平vt2。在第一实施例中，擦除操作e1是通过fn隧道(fowler-nordheim tunneling，fn tunneling)的空穴注入法将空穴注入各目标存储单元的浮闸，藉此降低各目标存储单元的阈值电压vt。擦除操作e2是通过能带对能带热空穴注入(band to band hot hole injection，bbhhi)的空穴注入法将空穴注入被选择的未通过验证操作vf2的目标存储单元的浮闸，藉此降低被选择的目标存储单元的阈值电压vt。
26.图3a为fn隧道空穴注入法于目标存储单元的操作示意图，图3b为能带对能带热空穴注入法于目标存储单元的操作示意图。请见图3a，目标存储单元的控制闸cg电性连接于字线。在利用fn隧道空穴注入机制进行的擦除操作中，操作电路可通过字线对控制闸cg施以相对高的负电压(例如-5v～-12v)，并对源极s(或是漏极d)施以相对低的正电压(例如5v～6v)，以引发fn隧道效应。如此一来，空穴从源极(或漏极)被吸引到浮栅并隧道过隧道氧化层(即带对带)，可以降低该目标存储单元的阈值电压，以完成对该目标存储单元的擦除。请见图3b，在操作电路利用能带对能带热空穴注入机制进行的擦除操作中，当给予控制闸负偏压并给予漏极正偏压时，n+型漏极表面空乏区会崩溃并产生电子空穴对。电子往漏极流去，而空穴则会穿过氧化层注入浮闸，以达到擦除的目的。一般来说，相较于fn隧道空穴注入法，能带对能带热空穴注入法的电流利用率较低(漏极电流远大于栅极电流)，因此需要以较大电流来进行操作而会对电荷泵造成负担。然而，在第一实施例中，由于擦除操作e2仅针对被选择的目标存储单元来进行，因此不会对电荷泵造成太大负担。
27.图4a～图4c为本发明第二实施例在擦除操作下阈值电压与目标存储单元数量的分布图，其中横轴为阈值电压vt，纵轴为目标存储单元的数量。请见图4a，目标存储单元处于编程状态。接着，由非易失性存储器的操作电路对所有目标存储单元进行擦除操作e1(即施以擦除脉冲)，以使其阈值电压vt以擦除阈值电压电平vh为目标降低。操作电路可能需要多次进行擦除操作e1与验证操作vf4，以使至少一目标存储单元的阈值电压vt下降至擦除阈值电压电平vh。其中，执行验证操作vf4的作用在于确认是否有目标存储单元的阈值电压vt下降至擦除阈值电压电平vh。具体来说，在所有目标存储单元皆未通过验证操作vf4的状况下(阈值电压vt大于擦除阈值电压电平vh)，操作电路再次对所有目标存储单元执行擦除操作e1，并再次进行验证操作vf4。上述过程不断重复，直到至少一目标存储单元的阈值电压vt下降至擦除阈值电压电平vh，并使目标存储单元最终分布呈现如图4b。
28.请见图4b，操作电路接着对所有目标存储单元进行验证操作vf5，以确认各目标存储单元的阈值电压vt是否小于擦除目标电压电平vt2。其中，操作电路选择未通过验证操作vf5的目标存储单元进行擦除操作e2，以将被选择的目标存储单元的阈值电压vt下拉。与第一实施例类似，擦除操作e1是通过fn隧道的空穴注入法将空穴注入各目标存储单元的浮闸，藉此降低各目标存储单元的阈值电压vt。擦除操作e2是通过能带对能带热空穴注入的空穴注入法将空穴注入被选择的未通过验证操作vf5的目标存储单元的浮闸，藉此降低被选择的目标存储单元的阈值电压vt，并使目标存储单元最终分布呈现如图4c。并且，由于擦除操作e2仅针对被选择的目标存储单元来进行，因此不会对电荷泵造成太大负担。此外，擦除操作e2的设置不仅可以防止过度擦除情况的发生，还可以用于恢复其阈值电压在周期扰动后上升的存储单元。
29.不同于第一实施例以第一目标电压电平vt1为基准进行擦除操作，第二实施例直接是以擦除阈值电压电平vh为基准进行擦除操作e1。因此，不会存在被过度擦除的目标存储单元，同时也不需要进行后编程操作。如此一来，即便在执行完擦除操作后因为事件(例如断电)而不能进行或中断后编程操作的情况下，目标存储单元也不会有漏电流的问题。并且，图1c的曲线波锋位置较接近擦除阈值电压电平vh，而图4c的曲线波锋位置相较之下较远离擦除阈值电压电平vh，这表示大部分的目标存储单元的阈值电压vt不会过度接近擦除阈值电压电平vh。
30.图5为本发明第三实施例中存储单元阵列的示意图。图5虽仅绘示出共享位线bl的存储单元c1～c4，但实际上具有更多存储单元以组成存储单元阵列。请见图5，扇区(sector)a被选择以进行编程及擦除操作，扇区b未被选择。其中，扇区a与扇区b在同一井区(well)。由于存储单元c1～c4共享位线bl，因此在对扇区a进行编程、擦除的循环操作时(即执行编程、擦除、编程、擦除
…
)，扇区b的存储单元也会受到干扰导致其阈值电压变动。如此一来，未被选择执行动作的扇区b的存储单元的存储状态可能会被误判。
31.图6a与图6b为扇区b的存储单元的阈值电压与数量的分布图。其中，横轴为阈值电压vt，纵轴为存储单元的数量。请同时参见图5与图6a，最初，在读取跳变点(trip point)rp右侧的一群存储单元处于编程状态(读出“0”)，在读取跳变点rp左侧的另一群存储单元处于擦除状态(读出“1”)。请见图6b，当对扇区a的存储单元进行编程、擦除的循环操作时，扇区b的已编程存储单元(在读取跳变点rp右侧)的阈值电压可能受到影响被下拉，甚至部分被下拉至读取跳变点rp的左侧(斜线标示)，进而导致后续判读错误。
32.图6c～图6e为在本发明第三实施例下扇区b的存储单元的阈值电压与数量的分布图。请见图6c，在针对扇区a进行多次擦除操作后，扇区b的已编程存储单元的阈值电压的分布可能受到影响而逐渐下移(毎次下移的幅度例如为图6c的箭头所示范围)。对此，在每次对扇区a进行擦除操作后，即由非易失存储器的操作电路通过读取操作以确认扇区b的存储单元的存储状态。并且，操作电路针对扇区b中所有存储状态为“0”的存储单元进行刷新操作r以增高其阈值电压vt。刷新操作可以采通道热电子(channel hot electron，che)机制来进行。在一实施例中，可对存储单元漏极施以4v并对栅极(控制闸)施以9v。另一个做法是选择性针对其阈值电压vt低于第一目标电压电平vt3(在读取跳变点rp右侧)的存储单元进行刷新操作，但下面仍以图6c的作法为主来说明。以图6c来看，操作电路就是通过刷新操作r以将扇区b中所有存储状态为“0”的存储单元的阈值电压vt分布范围由实线再推回虚线的位置。其中，刷新操作可通过对位线施予正偏压，以及对字线施以负编压的方式来进行。由于每次对扇区a进行完擦除操作后都对扇区b中所有存储状态为“0”的存储单元进行刷新操作，因此扇区b中所有存储状态为“0”的存储单元的阈值电压vt不会有机会下移到读取跳变点rp的左侧而导致后续判读错误的问题。
33.然而，在进行对扇区b中存储状态为“0”的存储单元的刷操操作的同时，扇区b中处于擦除状态(读出为“1”)的存储单元的阈值电压vt可能也会受到影响而上移(请见图6d斜线标示处)，且其中部分存储单元的阈值电压可能下移(请见图6d黑色区块)。也就是说，扇区b中处于擦除状态的存储单元的阈值电压的分布范围往两侧变宽。其阈值电压上移到擦除目标电压电平vt2右侧的存储单元，可能有与读取跳变点rp之间余裕不足的问题。其阈值电压下移到擦除阈值电压电平vh左侧的存储单元可能因为被过度擦除而有漏电流的问题。上述问题在存储单元尺寸不断缩小的现况下越发严重。对此，由操作电路以擦除阈值电压电平vh为基准进行验证操作vf6。操作电路并选择性地针对扇区b中其阈值电压小于擦除阈值电压电平vh的存储单元(见图6d黑色区块)进行后编程操作p，以使该或该些存储单元的阈值电压vt上移到等于或大于擦除阈值电压电平vh。后编程操作可以采通道热电子机制来进行。在一实施例中，可对存储单元漏极施以4v并对栅极(控制闸)施以0～3v。
34.针对其阈值电压上移到擦除目标电压电平vt2右侧的存储单元(见图6d斜线标示处)，现有做法仅能对整个扇区b以例如fn隧道机制进行擦除操作。然而，这会导致扇区b中的所有存储单元(包括存储状态为“0”的存储单元)的阈值电压vt都下移。较麻烦的是，无法掌握存储状态为“0”的存储单元的阈值电压vt的下移幅度(可能下移到读取跳变点rp左侧)。对此，以擦除目标电压电平vt2进行验证操作vf7，并选择性地针对未通过验证操作vf7的存储单元，即阈值电压上移到擦除目标电压电平vt2右侧的存储单元，进行擦除操作e2(采能带对能带热空穴注入机制)，以避免对位于扇区b的其他存储单元的阈值电压vt造成影响。擦除操作e2可以采能带对能带热空穴注入机制来进行。在一实施例中，可通过向漏极施以4v并对栅极(控制闸)施以-9v来选择目标单元。对于与目标单元位于同一字线上的非目标单元，可以通过将相应的位线偏置到0v来不选择非目标单元。对于与目标单元位于同一位线上的非目标单元，可以通过将相应的字线偏置到0v来不选择非目标单元。关于擦除操作e2以及后编程操作p的说明可参考第一实施例与第二实施例，于此不再赘述。通过第三实施例的方式，可使扇区b的存储单元的阈值电压与数量的分布最终呈现如图6e。如此一来，可以使扇区b当中受到扇区a操作所影响的存储单元的阈值电压vt恢复到想要的范围之
内，并可使扇区b的存储单元的阈值电压vt的分布保持狭窄。
35.图7为通用于第一实施例至第三实施例的非易失存储器的硬件架构示意图。请见图7，装置100包括存储单元阵列110、行解码器120、列解码器130、操作电路140以及感测放大器暨数据输入电路150。此外，装置100还可以包括电压产生电路以及其他电路(图未示)，如泛用目的处理器、特定目的的应用电路，或以非易失性存储器(存储单元阵列)所支持的整合模块。地址信号s_add被提供至列解码器130以及行解码器120。行解码器120耦接多条字线，这些字线沿着存储单元阵列110中的各行而排列。列解码器130耦接多条位线，这些位线沿着存储单元阵列110中的各列而排列。通过这些位线与这些字线，可从存储单元阵列110中的多比特存储单元读取并编程数据。感应放大器暨数据输入电路(sense amplifiers and data-in circuit)经由总线耦接至列解码器130。在写入操作中，数据会经由数据输入线从电路上的输入/输出端口，或是从电路的其他内部或外部数据源，输入至数据输入电路。在读取操作中，数据会通过数据输出线，从感测放大器输出至位于电路上的输入/输出端口或到外部数据目的地。
36.操作电路140主要作用在于对目标存储单元(存储单元阵列110整体或部分)执行第一擦除操作与第二擦除操作。第一擦除操作可以是指第一实施例与第二实施例中的擦除操作e1。第二擦除操作可以是指第一实施例、第二实施例与第三实施例中的擦除操作e2。图8为本发明的操作电路执行第一擦除操作与第二擦除操作的步骤流程图。请同时参见图7与图8，操作电路140执行第一擦除操作，以通过第一擦除脉冲降低多个目标存储单元的阈值电压(步骤s210)。在对多个目标存储单元施以第一擦除脉冲后，操作电路140可执行第一验证操作，并通过验证结果获知各目标存储单元的阈值电压是否皆小于擦除目标电压电平(步骤s220)。当各目标存储单元的阈值电压皆小于擦除目标电压电平时，结束第一擦除操作。然而，由于各目标存储单元的被擦除速度不同，可能导致被擦除速度较慢的部分目标存储单元无法通过验证。操作电路140可针对无法通过验证的目标存储单元执行第二擦除操作(步骤s230)。具体上，操作电路140可选择未通过第一验证操作的目标存储单元并对其施以第二擦除脉冲，以使其阈值电压进一步被降低至小于擦除目标电压电平。其中，第一验证操作可以是指第一实施例的验证操作vf2、第二实施例中的验证操作vf5以及第三实施例中的验证操作vf7。
37.图9为操作电路执行第一实施例的步骤流程图。请同时参见图2a～图2d与图9，首先，由操作电路对目标存储单元进行擦除操作(即图2a所示e1)，直到所有目标存储单元的阈值电压都小于第一目标电压电平vt1(步骤s310)。接着，由操作电路以擦除目标电压电平vt2为基准进行验证操作，以锁定其阈值电压vt大于或等于擦除目标电压电平vt2的目标存储单元并对其进行擦除操作(即图2b所示e2)(步骤s320)。接着，由操作电路以擦除阈值电压电平vh为基准进行验证操作，以锁定其阈值电压vt小于擦除阈值电压电平vh的目标存储单元并对其进行后编程操作p(步骤s330)。其中，上述过程可能经历多次编程、擦除以及验证操作。
38.图10为操作电路执行第二实施例的步骤流程图。请同时参见图4a～图4c与图10，首先，由操作电路对目标存储单元进行擦除操作(即图4a所示e1)，直到所有目标存储单元中至少一目标存储单元的阈值电压降低至擦除阈值电压电平vh(步骤s410)。接着，由操作电路以擦除目标电压电平vt2为基准进行验证操作，以锁定其阈值电压vt大于或等于擦除
目标电压电平vt2的目标存储单元并对其进行擦除操作(即图4b所示e2)(步骤s420)。其中，上述过程可能经历多次擦除以及验证操作。
39.图11为操作电路执行第三实施例的步骤流程图。请同时参见图6a～图6e与图11，每次在对操作区域(如图5的扇区a)的存储单元进行擦除操作后，由操作电路对非操作区域(如图5的扇区b)中其存储状态为“0”的存储单元进行刷新操作(步骤s510)。操作电路并以擦除阈值电压电平vh为基准进行验证操作，以锁定其阈值电压小于擦除阈值电压电平vh的存储单元进行后编程操作p(步骤s520)。操作电路并以擦除目标电压电平vt2为基准进行验证操作，以锁定其阈值电压大于或等于擦除目标电压电平vt2的存储单元进行后擦除操作e2(步骤s530)。其中，上述过程可能经历多次编程、擦除以及验证操作。
40.以硬件形式而言，上述操作电路的方块可以实现于集成电路上的逻辑电路。上述操作电路的相关功能可以利用硬件描述语言(hardware description languages，例如verilog hdl或vhdl)或其他合适的编程语言来实现为硬件。举例来说，上述操作电路的相关功能可以被实现于一或多个控制器、微控制器、微处理器、专用集成电路(application-specific integrated circuit,asic)、数字信号处理器(digital signal processor,dsp)、现场可编程门阵列(field programmable gate array,fpga)和/或其他处理单元中的各种逻辑区块、模块和电路。本发明的各项阈值(如第一目标电压电平vt1、擦除目标电压电平vt2以及擦除阈值电压电平vh)可依据实际需求来设定，并可以软件或固件的方式存储于操作电路中。但在其他实施例中，操作电路可以另外耦接一般常用的存储装置来存储上述阈值。在一实施例中，操作电路可以整合到目前的控制器硬件架构中，且此控制器可使用特定目的逻辑电路。在另一实施例中，此控制器可包括一泛用目的处理器，用以执行计算机程序而控制此元件的操作。在另一实施例中，此控制器系可使用特定目的逻辑电路以及一泛用目的处理器的组合。
41.综上而论，本发明第一实施例与第二实施例均可解决存储单元在擦除程序中过度地被擦除的问题，并保持目标存储单元的阈值电压分布在狭窄范围。第一实施例是先以第一目标电压电平(大于擦除目标电压电平vt2)为基准进行擦除操作e1，可减少被过度擦除的目标存储单元的数量。并且，需要进行后编程操作的目标存储单元的数量也可减少。此外，第一实施例的擦除操作e2仅针对被选择的目标存储单元来进行，因此不会对电荷泵造成太大负担。
42.进一步地，第二实施例则是直接是以擦除阈值电压电平为基准进行擦除操作，以确保至少一目标存储单元的阈值电压下移至擦除阈值电压电平，不会有任何目标存储单元的阈值电压小于擦除阈值电压电平。从根本上解决目标存储单元被过度擦除以及被过度擦除的目标存储单元的漏电流问题，不需要进行后编程操作，可减少擦除操作时间。
43.第三实施例同样采用了类似于第一与第二实施例的擦除操作e2的作法。通过刷新操作、后编程操作以及类似于擦除操作e2的作法，可以在操作区域的存储单元受到编程-擦除操作的过程中，减少非操作区域的存储单元的存储状态受到影响的程度。并且，同样可以保持目标存储单元的阈值电压分布在狭窄范围。
44.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术方案进
行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

技术特征：
1.一种非易失性存储器的擦除操作方法，其特征在于，包括：执行第一擦除操作，包括通过第一擦除脉冲以降低所述非易失性存储器的多个存储单元中各存储单元的阈值电压；执行第一验证操作，以确认所述多个存储单元中各所述存储单元的阈值电压是否小于擦除目标电压电平；以及响应于所述多个存储单元中至少一存储单元未通过所述第一验证操作以执行第二擦除操作，包括：选择未通过所述第一验证操作的所述至少一存储单元；以及通过第二擦除脉冲来降低所述至少一存储单元的阈值电压以使其小于所述擦除目标电压电平。2.根据权利要求1所述的非易失性存储器的擦除操作方法，其特征在于，其中所述第一擦除操作是通过fn隧道的空穴注入法将空穴注入所述多个存储单元中各存储单元的浮闸，藉此降低所述多个存储单元中各所述存储单元的阈值电压。3.根据权利要求1所述的非易失性存储器的擦除操作方法，其特征在于，其中所述第二擦除操作是通过能带对能带热空穴注入的空穴注入法将空穴注入所述多个存储单元中各存储单元的浮闸，藉此降低所述多个存储单元中各所述存储单元的阈值电压。4.根据权利要求1所述的非易失性存储器的擦除操作方法，其特征在于，还包括：在执行所述第一验证操作之前执行第二验证操作，以确认所述多个存储单元中各存储单元的阈值电压是否小于第一目标电压电平，并在所述多个存储单元皆通过所述第二验证操作时结束所述第一擦除操作，其中所述第一目标电压电平大于所述擦除目标电压电平。5.根据权利要求1所述的非易失性存储器的擦除操作方法，其特征在于，其中在执行所述第二擦除操作的步骤之后还包括：执行第二验证操作，以确认所述多个存储单元中各个的阈值电压是否不小于擦除阈值电压电平，其中所述擦除阈值电压电平小于所述擦除目标电压电平；以及选择未通过所述第二验证操作的所述多个存储单元中至少一存储单元执行后编程操作，以使其阈值电压提高至所述擦除阈值电压电平。6.根据权利要求1所述的非易失性存储器的擦除操作方法，其特征在于，还包括：在执行所述第一验证操作之前执行第二验证操作，以确认所述多个存储单元中任意存储单元的阈值电压是否降低至擦除阈值电压电平，若是则结束所述第一擦除操作，其中所述擦除阈值电压电平小于所述擦除目标电压电平，其中响应于所述多个存储单元中的各个的阈值电压皆大于所述擦除阈值电压电平时，再次对所述多个存储单元施予所述第一擦除脉冲，直到所述多个存储单元中任意存储单元的阈值电压降低至所述擦除阈值电压电平。7.一种包括非易失性存储器的装置，其特征在于，包括：多个存储单元；以及操作电路，用以：执行第一擦除操作，包括通过第一擦除脉冲以降低所述多个存储单元中各存储单元的阈值电压；执行第一验证操作，以确认所述多个存储单元中各所述存储单元的阈值电压是否小于
擦除目标电压电平；以及响应于所述多个存储单元中至少一存储单元未通过所述第一验证操作以执行第二擦除操作，其中所述第二擦除操作是由所述操作电路选择未通过所述第一验证操作的所述多个存储单元中的所述至少一存储单元，并通过第二擦除脉冲来降低所述多个存储单元中的所述至少一存储单元的阈值电压以使其小于所述擦除目标电压电平。8.根据权利要求7所述的包括非易失性存储器的装置，其中所述第一擦除操作是通过fn隧道的空穴注入法将空穴注入所述多个存储单元中各存储单元的浮闸，藉此降低所述多个存储单元中各所述存储单元的阈值电压，其中所述第二擦除操作是通过能带对能带热空穴注入的空穴注入法将空穴注入所述多个存储单元中各存储单元的浮闸，藉此降低所述多个存储单元中各所述存储单元的阈值电压。9.根据权利要求7所述的包括非易失性存储器的装置，其中所述非易失性存储器为或非型闪存存储器。10.根据权利要求7所述的包括非易失性存储器的装置，其中所述操作电路于在执行所述第一验证操作之前执行第二验证操作，以确认所述多个存储单元中各存储单元的阈值电压是否小于第一目标电压电平，并在所述多个存储单元皆通过所述第二验证操作时结束所述第一擦除操作，其中所述第一目标电压电平大于所述擦除目标电压电平。11.根据权利要求7所述的包括非易失性存储器的装置，其中所述操作电路还用以于执行所述第二擦除操作后执行第二验证操作，以确认所述多个存储单元的各个的阈值电压是否不小于擦除阈值电压电平，所述操作电路并选择未通过所述第二验证操作的所述多个存储单元中至少一存储单元执行后编程操作以使其阈值电压提高到所述擦除阈值电压电平，其中所述擦除阈值电压电平小于所述擦除目标电压电平。12.根据权利要求7所述的包括非易失性存储器的装置，其中所述操作电路在执行所述第一验证操作之前执行第二验证操作，以确认所述多个存储单元中任意存储单元的阈值电压是否降低至擦除阈值电压电平，若是则结束所述第一擦除操作，其中所述擦除阈值电压电平小于所述擦除目标电压电平，其中所述操作电路响应于所述多个存储单元中各个的阈值电压大于所述擦除阈值电压电平，重复对所述多个存储单元施予所述第一擦除脉冲，直到所述多个存储单元中任意存储单元的阈值电压降低至所述擦除阈值电压电平。

技术总结
本发明提供一种非易失性存储器的擦除操作方法被提供。该方法包括：执行第一擦除操作，包括通过第一擦除脉冲以降低非易失性存储器的多个存储单元中各存储单元的阈值电压；执行第一验证操作，以确认前述多个存储单元中各存储单元的阈值电压是否小于擦除目标电压电平；以及响应于前述多个存储单元中至少一存储单元未通过第一验证操作以执行第二擦除操作。第二擦除操作的步骤包括选择未通过第一验证操作的前述至少一存储单元，以及通过第二擦除脉冲来降低所述至少一存储单元的阈值电压以使其小于擦除目标电压电平。其小于擦除目标电压电平。其小于擦除目标电压电平。


技术研发人员：黄科颖
受保护的技术使用者：华邦电子股份有限公司
技术研发日：2022.02.09
技术公布日：2023/8/21