芯片封装组件及其制作方法与流程

1.本技术涉及封装技术领域，特别是涉及一种芯片封装组件及其制作方法。


背景技术：

2.目前，芯片性能提升主要是两个方向：一是大芯片，即增加芯片尺寸，从而在芯片上实现更多的功能，这个也叫片上集成系统(system on chip，soc)，但芯片尺寸越大，制造成本越高，良率也越难以保证；二是小芯片集成，也叫系统级封装(system in package，sip)，就是把多个尺寸较小的芯片通过封装的形式集成在一起，从而提高芯片的整体性能。
3.现有技术中的芯片堆叠封装工艺中，最常用的是硅转接板(si interposer)方法和嵌入式多芯片互连桥接(embedded multi-die interconnect bridge，emib)。与硅转接板相比，嵌入式多芯片互连桥接中使用的硅桥尺寸更小，可以只在需要芯片互连通信的位置增加硅桥，因此设计更灵活；更重要的是，嵌入式多芯片互连桥接将硅桥与芯片的连接整合到了封装基板的制造中，缩短了供应链，更有利于控制整体成本。
4.然而，嵌入式多芯片互连桥接也存在着明显的技术挑战，硅桥尺寸较小，且后续对硅桥进行贴装时精度要求高，对位难度大，位置偏移风险高，容易导致芯片桥接不良。


技术实现要素：

5.本技术提供一种芯片封装组件及其制作方法，能够解决上述硅桥贴装对位不准而导致的芯片桥接不良的问题。
6.为解决上述技术问题，本技术提供一种芯片封装组件，芯片封装组件包括桥连布线层、扇出布线层以及多个芯片，桥连布线层设置于扇出布线层的一侧，芯片连接于扇出布线层设置有桥连布线层的一侧，至少两个芯片各有部分引脚连接桥连布线层，以通过桥连布线层连通。
7.其中，桥连布线层包括桥连线路和第一绝缘层，第一绝缘层包裹部分桥连线路，桥连线路预留区域与不同的芯片的引脚连接。
8.其中，扇出布线层包括扇出线路和第二绝缘层，扇出线路设置于第二绝缘层中，第二绝缘层与桥连布线层连接，与桥连布线层靠近芯片的一侧共面，芯片的另外部分引脚连接扇出线路。
9.其中，扇出布线层远离桥连布线层的一侧设置阻焊层，阻焊层覆盖扇出线路和第二绝缘层，预留部分扇出线路的连接点。
10.其中，扇出线路远离桥连布线层的一侧连接多个锡球，锡球与外部电路板连接。
11.其中，桥连线路与扇出线路连接。
12.为解决上述技术问题，本技术提供一种线路板组件，线路板组件包括电路板以及芯片封装组件，芯片封装组件与电路板连接，且芯片封装组件为上文所述的芯片封装组件。
13.为解决上述技术问题，本技术提供一种芯片封装组件的制作方法，制作方法包括：获取载板，并在载板上铺设临时键合层；在临时键合层上铺设第一绝缘层，后把第一绝缘层
的预设区域去除；在第一绝缘层上铺设第一导电层，后把第一导电层的预设区域去除，得到桥连线路；再次在桥连线路上铺设第一绝缘层，后将第一绝缘层的预设区域去除,获取桥连布线层；在桥连布线层上铺设第二绝缘层，后对第二绝缘层进行开窗；在第二绝缘层上铺设第二导电层，后制作扇出线路；判断是否需要增加一层扇出线路，若是，则将扇出线路视作上述桥连布线层，重复上述操作至完成扇出线路；若否，则在扇出线路上铺设阻焊层，并对阻焊层的预设部分进行开窗。
14.其中，第二绝缘层与桥连布线层靠近芯片的一侧共面。
15.其中，桥连布线层朝向芯片一侧的表面积远小于芯片朝向桥连布线层一侧的表面积。
16.本技术的有益效果是：区别于现有技术的情况，本技术提供了一种芯片封装组件，芯片封装组件包括桥连布线层、扇出布线层以及多个芯片，桥连布线层设置于扇出布线层的一侧，芯片连接于扇出布线层设置有桥连布线层的一侧，至少两个芯片各有部分引脚连接桥连布线层，以通过桥连布线层连通，芯片其余引脚连接扇出布线层。本技术方案通过在扇出布线层上设置桥连布线层，能够实现芯片互连；本制作方法根据芯片引脚位置先确定并制作桥连布线层结构，随后基于桥连布线层的位置制作扇出线路，从而实现桥连布线层与芯片精准定位连接。
附图说明
17.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
18.图1是本技术提供的芯片封装组件的第一实施例的结构示意图；
19.图2是本技术提供的芯片封装组件的制作方法的第一实施例的流程示意图；
20.图3是本技术提供的蚀刻桥连线路的流程示意图；
21.图4为图2中步骤s104完成后的芯片封装组件截面结构示意图；
22.图5为图2中步骤s106完成后的芯片封装组件截面结构示意图；
23.图6为图2中步骤s107中添加一层扇出线路后的芯片封装组件截面结构示意图；
24.图7是本技术提供的线路板组件的第一实施例的结构示意图。
具体实施方式
25.为使本技术解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本技术实施例的技术方案作进一步的详细描述。
26.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
27.参阅图1，图1是本技术提供的芯片封装组件的第一实施例的结构示意图。本实施例中，芯片封装组件包括多个芯片11、桥连布线层12、扇出布线层13以及锡球14。
28.芯片11上设置有多个引脚111。
29.桥连布线层12包括桥连线路121和第一绝缘层122，桥连线路121设置于第一绝缘层122中，且部分预留区域暴露于第一绝缘层122远离扇出布线层13的表面，预留区域与部分引脚111连接。
30.扇出布线层13包括扇出线路131以及第二绝缘层132，扇出线路131设置于第二绝缘层132中，第二绝缘层132包裹桥连布线层12，暴露部分桥连线路121与其余部分引脚111连接。扇出布线层13的一侧局部设置多个桥连布线层12，扇出布线层13远离桥连布线层12的一侧设置多个锡球14。
31.本实施例中，芯片11的部分引脚111通过连接桥连布线层12中的桥连线路121实现多个芯片11互连。芯片11的其他引脚111连接扇出线路131，锡球14与扇出线路131连接，锡球14还与外部电路板连接，从而实现芯片11与外部电路板连接。锡球14还可以换为其他的导电连接件，例如引脚、金属柱等。
32.其中，桥连线路121与引脚111连接的方式包括焊接、导电胶粘贴等。
33.在其他实施例中，桥连布线层12的形状还可以调整，以便精准地连接芯片11；第一绝缘层122中还可以设置多个引脚，以使桥连线路121与扇出线路131导通连接。
34.参阅图2，图2是本技术提供的芯片封装组件的制作方法的第一实施例的流程示意图。
35.本实施例中，芯片封装组件的制作方法包括以下步骤：
36.s101：获取载板，并在载板上铺设临时键合层。
37.其中，载板优选玻璃载板，不锈钢载板和硅晶圆载板，另外载板的形状可以是正方形、长方形，也可以是圆形。
38.其中，临时键合层可以热敏型、光敏性、也可以是机械剥离型。通过在载板上制作临时键合层，是为了便于后期植球前分离载板与芯片封装组件。
39.s102：在临时键合层上铺设第一绝缘层，后把第一绝缘层的预设区域去除。
40.其中，第一绝缘层优选二氧化硅绝缘层、氮化硅绝缘层或者感光聚酰亚胺绝缘层，并且通过化学气相沉积的方式在临时键合层表面整板沉积一层二氧化硅绝缘层或者氮化硅绝缘层，或者用涂布的方式在临时键合层上铺设感光聚酰亚胺绝缘层，然后选择性蚀刻或显影。特别地，第一绝缘层优选无机绝缘层，因为无机绝缘层加工精度更高，可以提高芯片连接的精度。
41.本实施例中，通过在临时键合层上铺设第一绝缘层，能够有效保护后续制作的桥连线路，而把第一绝缘层的预设区域去除是为了将芯片引脚连接点的位置留出。在实际操作过程中，第一绝缘层用于较为精细的桥连线路需求，因此二氧化硅绝缘层或者氮化硅绝缘层的厚度为100nm～5μm；感光聚酰亚胺绝缘层的厚度为2～15μm。
42.蚀刻第一绝缘层的过程中，若第一绝缘层是二氧化硅绝缘层或者氮化硅绝缘层，那么通过光阻图形掩膜，利用等离子体将多余部分蚀刻掉；若第一绝缘层是感光聚酰亚胺绝缘层，那么直接进行曝光显影固化，就可以剥离多余的感光聚酰亚胺绝缘层。
43.s103：在第一绝缘层上铺设第一导电层，后把第一导电层的预设区域去除，得到桥连线路。
44.在第一绝缘层上溅射一层第一导电层后制作桥连线路，桥连线路的材质优选为
铜、镍、钴或者钛铜合金。
45.参阅图3，图3是本技术提供的制作桥连线路的流程示意图。
46.本实施例中，制作桥连线路的步骤包括：
47.s131：采用光刻胶或者干膜制作电路图像。
48.在第一导电层表面制作光阻层，并制作出桥连线路的图形。其中，光阻层包括光刻胶材料和干膜材料。当使用光刻胶材料时，需要曝光机进行曝光，能够使得桥连线路图形更精细；当使用干膜材料时，一般用自动曝光机或激光直接成像技术等方式进行曝光，桥连线路图形尺寸相对较大。一般来说，桥连线路精细程度高，优选光刻胶材料，线宽线距一般为1～15μm，当精度要求较高时，配合使用硅晶圆载板，精度可以达到亚微米级。
49.s132：进行图形电镀。
50.特别地，由于溅射第一导电层厚度有限，一般小于等于500nm，因此，为降低桥连线路的互连电阻，可以使用图形电镀加厚第一导电层至桥连线路所需线路厚度。
51.s133：剥离光刻胶或干膜，并去掉多余的第一导电层。
52.剥离光刻胶或干膜制作电路图像，去掉多余第一导电层，从而获取桥连线路。
53.其中，优选蚀刻的方式去掉多余第一导电层。
54.s104：再次在桥连线路上铺设第一绝缘层，后将第一绝缘层的预设区域去除，获取桥连布线层。
55.如图4所示，图4为图2中步骤s104完成后的芯片封装组件截面结构示意图，芯片封装组件包括载板21、临时键合层22、第一绝缘层23和桥连线路24。
56.在步骤s103的基础上，用第一绝缘层23将桥连线路24进行密封，第一绝缘层23优选二氧化硅绝缘层、氮化硅绝缘层或者感光聚酰亚胺绝缘层，并且通过化学气相沉积的方式在桥连线路24表面整板沉积一层二氧化硅绝缘层或者氮化硅绝缘层，或者用涂布的方式在桥连线路24上铺设感光聚酰亚胺绝缘层。桥连线路24设置于第一绝缘层23中，且桥连线路24不同位置与不同的芯片引脚连接。
57.本实施例中，通过在桥连线路24上铺设第一绝缘层23，能够实现桥连线路24露出预设部分连接芯片引脚，其余部分密封，从而保护桥连线路24。而把第一绝缘层23的预设部分去掉，是为了给后续制作的扇出线路留出空间。
58.另外，去除第一绝缘层23预设部分的过程中，若第一绝缘层23是二氧化硅绝缘层或者氮化硅绝缘层，那么通过光阻图形掩膜，利用等离子体将多余部分蚀刻掉；若第一绝缘层23是感光聚酰亚胺绝缘层，那么直接进行曝光显影固化，就可以剥离多余的感光聚酰亚胺绝缘层。
59.通过上述步骤，获取了桥连布线层，其中，桥连布线层朝向芯片一侧的表面积远小于芯片朝向桥连布线层一侧的表面积。在本实施例中，桥连布线层用于连接芯片引脚，并且由于第一绝缘层23密封桥连线路24，因此桥连线路24不与其他线路连接。在其他实施例中，桥连线路24还可以留出引脚与扇出线路连接。
60.s105：在桥连布线层上铺设第二绝缘层，后对第二绝缘层进行开窗。
61.第二绝缘层优选有机绝缘材料，包括环氧树脂类、酚醛树脂类、聚酰亚胺类、bt类、abf类、陶瓷基类等。根据后续制作的扇出线路的设计要求对第二绝缘层进行开窗，使得扇出线路能够通过第二绝缘层开窗与芯片引脚互连。
62.其中，第二绝缘层与临时键合层将桥连布线层完全包裹，并且第二绝缘层与桥连布线层靠近载板的一侧共面。对第二绝缘层进行开窗的方式包括：曝光、显影、固化，激光钻孔以及等离子蚀刻。当采用感光聚酰亚胺绝缘层时，那么直接进行曝光、显影、固化就能够获得目标位置的开窗；而采用环氧树脂类、酚醛树脂类等绝缘层时，可以采用激光钻孔的方式获得开窗，也可以制作光阻图形并用等离子蚀刻的方式获得目标位置的开窗。
63.s106：在第二绝缘层上铺设第二导电层，后制作扇出线路。
64.如图5所示，图5为图2中步骤s106完成后的芯片封装组件截面结构示意图，芯片封装组件包括载板21、临时键合层22、第一绝缘层23、桥连线路24、第二绝缘层25和扇出线路26。
65.根据设计要求在第二绝缘层25上制作扇出线路26，扇出线路26覆盖了第二绝缘层25的局部表面以及第二绝缘层25的开窗位置的孔壁和底部。当第二绝缘层25为感光聚酰亚胺绝缘层时，第二导电层优选地使用溅射的方式获得，第二导电层的材料包括钛铜合金或铜；当第二绝缘层25采用环氧树脂类、酚醛树脂类等绝缘层时，第二导电层可以通过溅射钛铜合金或铜获得，还可以通过化学镀铜获取。
66.在第二绝缘层上制作扇出线路的步骤包括：在第二绝缘层25表面的第二导电层上制作光阻层，根据设置的光阻层进行图形电镀铜，从而获取扇出线路26，后剥离光阻层并蚀刻掉多余的第二导电层。
67.其中，光阻层优选地使用光刻胶材料或者干膜材料，当使用光刻胶材料时，需要曝光机进行曝光，图形较精细；当使用干膜材料时，一般用自动曝光机或激光直接成像技术等方式进行曝光。当扇出线路26的图形尺寸较小，精度要求较高时，优选光刻胶材料。
68.本实施例中，由于桥连线路24不需要与扇出线路26连接，因此，第一绝缘层23制作时不需要开窗使桥连线路24的引脚漏出。在其他实施例中，当桥连线路24需要与扇出线路26连接时，第一绝缘层23制作时需要开窗使桥连线路24的引脚漏出，且第二绝缘层25需要在对应位置开窗使桥连线路24的引脚露出，进而实现桥连线路24与扇出线路26的连接。
69.s107：判断是否需要增加一层扇出线路，若是，则将扇出线路视作上述桥连布线层，重复上述s105-s106步骤,至完成扇出线路；若否，则执行s108步骤。
70.如图6所示，图6为图2中步骤s107中添加一层扇出线路后的芯片封装组件截面结构示意图，芯片封装组件包括载板21、临时键合层22、第一绝缘层23、桥连线路24、第二绝缘层25、扇出线路26和阻焊层27。
71.当需要设置多层扇出线路26时，将已经铺设扇出线路26视为桥连布线层，在已经铺设的扇出线路26上铺设第二绝缘层25，后对第二绝缘层25进行开窗，在第二绝缘层25上制作新的扇出线路26，然后再次判断是否需要增加一层扇出线路26，直至不需要增加扇出线路26时，在扇出线路26上铺设阻焊层27。
72.s108：在扇出线路上铺设阻焊层，并对阻焊层的预设部分进行开窗。
73.在实施操作过程中，需要对阻焊层开窗，将扇出线路的连接点露出，用于后续安装锡球，并与外部电路板连接。
74.通过上述方案，在扇出布线层中设置桥连布线层，能够实现相邻芯片互连，并且基于本技术中提出的芯片封装组件的制作方法，先根据芯片位置精确地制作桥连布线层，然后基于桥连布线层制作与芯片其他引脚互连的扇出线路，从而能够精准地控制桥连布线层
中连接芯片引脚的导线层的位置，提高芯片连接的精度。
75.为解决上述技术问题，本技术提供一种线路板组件，如图7所示，图7是本技术提供的线路板组件的第一实施例的结构示意图。本实施例中，线路板组件包括芯片封装组件31、电路板32和锡球33。
76.其中，芯片封装组件31为上文所述的芯片封装组件，芯片封装组件31与电路板32通过锡球33连接。
77.在其他实施例中，锡球33还可以换为其他的导电连接件，例如引脚、金属柱等。
78.通过上述结构，实现了芯片封装组件31与外部电路板32的连接。
79.以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本技术的专利保护范围内。

技术特征：
1.一种芯片封装组件，其特征在于，所述芯片封装组件包括桥连布线层、扇出布线层以及多个芯片，所述桥连布线层设置于所述扇出布线层的一侧，所述芯片连接于所述扇出布线层设置有所述桥连布线层的一侧，至少两个所述芯片各有部分引脚连接所述桥连布线层，以通过所述桥连布线层连通。2.根据权利要求1所述的芯片封装组件，其特征在于，所述桥连布线层包括桥连线路和第一绝缘层，所述第一绝缘层包裹部分所述桥连线路，所述桥连线路预留区域与不同的所述芯片的所述引脚连接。3.根据权利要求1所述的芯片封装组件，其特征在于，所述扇出布线层包括扇出线路和第二绝缘层，所述扇出线路设置于所述第二绝缘层中，所述第二绝缘层与所述桥连布线层连接，与所述桥连布线层靠近所述芯片的一侧共面，所述芯片的另外部分引脚连接所述扇出线路。4.根据权利要求3所述的芯片封装组件，其特征在于，所述扇出布线层远离所述桥连布线层的一侧设置阻焊层，所述阻焊层覆盖所述扇出线路和所述第二绝缘层，预留部分所述扇出线路的连接点。5.根据权利要求3所述的芯片封装组件，其特征在于，所述扇出线路远离所述桥连布线层的一侧连接多个锡球，所述锡球与外部电路板连接。6.根据权利要求3所述的芯片封装组件，其特征在于，所述桥连线路与所述扇出线路连接。7.一种线路板组件，其特征在于，所述线路板组件包括电路板以及芯片封装组件，所述芯片封装组件与所述电路板连接，且所述芯片封装组件为权利要求1-6中任意一项权利要求所述的芯片封装组件。8.一种芯片封装组件的制作方法，其特征在于，所述制作方法包括：获取载板，并在所述载板上铺设临时键合层；在所述临时键合层上铺设第一绝缘层，后把所述第一绝缘层的预设区域去除；在所述第一绝缘层上铺设第一导电层，后把所述第一导电层的预设区域去除，得到桥连线路；再次在所述桥连线路上铺设所述第一绝缘层，后将所述第一绝缘层的预设区域去除,获取桥连布线层；在所述桥连布线层上铺设第二绝缘层，后对所述第二绝缘层进行开窗；在所述第二绝缘层上铺设第二导电层，后制作扇出线路；判断是否需要增加一层所述扇出线路，若是，则将所述扇出线路视作上述所述桥连布线层，重复上述操作至完成所述扇出线路；若否，则在所述扇出线路上铺设阻焊层，并对所述阻焊层的预设部分进行开窗。9.根据权利要求8所述的芯片封装组件的制作方法，其特征在于，所述第二绝缘层与所述桥连布线层靠近所述芯片的一侧共面。10.根据权利要求8所述的芯片封装组件的制作方法，其特征在于，所述桥连布线层朝向所述芯片一侧的表面积远小于所述芯片朝向所述桥连布线层一侧的表面积。

技术总结
本申请公开了一种芯片封装组件及其制作方法，芯片封装组件包括桥连布线层、扇出布线层以及多个芯片，桥连布线层设置于扇出布线层的一侧，芯片连接于扇出布线层设置有桥连布线层的一侧，至少两个芯片各有部分引脚连接桥连布线层，以通过桥连布线层连通，芯片其余引脚连接扇出布线层。本技术方案通过在扇出布线层上局部设置桥连布线层，能够实现芯片互连；本制作方法根据芯片引脚位置先确定并制作桥连布线层结构，随后基于桥连布线层的位置制作扇出布线层，从而实现桥连布线层与芯片精准定位连接。连接。连接。


技术研发人员：朱凯 缪桦 黄立湘
受保护的技术使用者：深南电路股份有限公司
技术研发日：2022.02.09
技术公布日：2023/8/21