存储器设备及其操作方法与流程

存储器设备及其操作方法
1.相关申请的交叉引用
2.本技术要求于2022年2月10日在韩国知识产权局提交的韩国专利申请号10-2022-0017787的优先权，其全部公开内容通过引用并入本文。
技术领域
3.本公开涉及一种电子设备，更具体地涉及一种存储器设备及其操作方法。


背景技术：

4.储存设备是在诸如计算机或智能手机之类的主机设备的控制下存储数据的设备。储存设备可以包括在其中存储数据的存储器设备和控制该存储器设备的存储器控制器。存储器设备被划分为易失性存储器设备和非易失性存储器设备。
5.易失性存储器设备是仅在供电时存储数据并且在断电时丢失所存储的数据的设备。易失性存储器设备包括静态随机存取存储器(sram)、动态随机存取存储器(dram)等。
6.非易失性存储器设备是即使断电也不会丢失数据的设备。非易失性存储器设备包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪存等。


技术实现要素：

7.根据本公开的实施例，一种存储器设备可以包括：多个存储器单元，连接到多条字线之中的每条字线；外围电路，其被配置为对连接到多条字线之中的所选字线的存储器单元执行编程操作；控制逻辑，其被配置为控制外围电路以在执行预编程操作之后，对连接到所选字线的存储器单元执行编程操作，该预编程操作将连接到相邻字线的存储器单元之中的具有比擦除状态的阈值电压低的过擦除状态的阈值电压的过擦除单元的阈值电压增加到擦除状态的阈值电压，其中相邻字线是紧邻所选字线的字线。
8.根据本公开的实施例，一种存储器设备可以包括：多个存储器单元，连接到多条字线之中的每条字线；外围电路，其被配置为对连接到多条字线之中的所选字线的存储器单元执行编程操作；以及控制逻辑，其被配置为控制外围电路以在执行预编程操作之后，对连接到所选字线的存储器单元执行编程操作，该预编程操作将连接到相邻字线的存储器单元之中的具有比擦除状态低的阈值电压的过擦除状态的阈值电压的过擦除单元的阈值电压编程到擦除状态的阈值电压，其中相邻字线是紧邻所选字线的字线。
9.根据本公开的实施例，一种操作包括连接到多条字线之中的每条字线的多个存储器单元的存储器设备、并且对连接到多条字线之中的所选字线的存储器单元执行编程操作的方法，该方法可以包括：确定连接到相邻字线的存储器单元之中的具有比擦除状态低的阈值电压的过擦除状态的阈值电压的过擦除单元，其中相邻字线是紧邻所选字线的字线；执行将过擦除单元编程到擦除状态的预编程操作；以及对连接到所选字线的存储器单元执行编程操作。
附图说明
10.图1是图示了根据实施例的储存设备的图。
11.图2是图示了图1的存储器设备的结构的图。
12.图3是图示了图2的存储器单元阵列的实施例的图。
13.图4是图示了图2的存储器块blk1至blkz之中的任意一个存储器块blka的电路图。
14.图5是图示了图2的存储器块blk1至blkz之中的任意一个存储器块blkb的另一个实施例的电路图。
15.图6是图示了根据实施例的编程操作的图。
16.图7是图示了图2的存储器块blk1至blkz之中的任意一个存储器块blkc的另一个实施例的电路图。
17.图8是图示了在对连接到所选字线的存储器单元的编程操作完成之后，对相邻字线执行编程操作之前的存储器单元的阈值电压分布的图。
18.图9是图示了在对连接到所选字线的存储器单元的编程操作完成之后，对相邻字线执行编程操作之后，存储器单元的阈值电压分布的图。
19.图10是图示了根据实施例的对连接到相邻字线的存储器单元的预编程操作的图。
20.图11是图示了根据实施例的预编程操作和编程操作的流程图。
21.图12是图示了根据实施例的过擦除单元感测操作和预编程操作的图。
22.图13是图示了根据实施例的针对每条字线的预编程操作和编程操作的进展顺序的图。
23.图14是图示了根据另一个实施例的针对每条字线的预编程操作和编程操作的进展顺序的图。
24.图15是图示了根据实施例的存储器设备的操作的流程图。
25.图16是图示了根据另一个实施例的存储器设备的操作的流程图。
26.图17是图示了图1的存储器控制器的另一个实施例的图。
27.图18是图示了应用了根据本公开的实施例的储存设备的存储器卡系统的框图。
28.图19是图示了应用了根据本公开的实施例的储存设备的固态驱动器(ssd)系统的框图。
29.图20是图示了应用了根据本公开的实施例的储存设备的用户系统的框图。
具体实施例
30.在本公开中公开的根据本构思的实施例的具体结构或功能描述仅被图示以描述根据本公开的构思的实施例。根据本公开的构思，实施例可以以各种形式来执行，并且不应被解释为限于本公开中描述的实施例。
31.在下文中，通过参考附图描述本公开的优选实施例来详细描述本公开。在下文中，将参考附图详细描述本公开的实施例。
32.本公开的实施例提供了一种存储器设备，其中改善了由于在存储器设备的编程操作期间在相邻字线之间的干扰现象而导致的存储器单元的阈值电压分布劣化现象。
33.图1是图示了根据实施例的储存设备的图。
34.参考图1，储存设备50可以包括存储器设备100和控制存储器设备100的操作的存
储器控制器200。储存设备50可以是在主机的控制下存储数据的设备，主机诸如为蜂窝电话、智能手机、mp3播放器、膝上型计算机、台式计算机、游戏机、电视、平板pc或车载信息娱乐系统。
35.储存设备50可以根据作为与主机的通信方法的主机接口而被制造为各种类型的储存设备中的一种存储设备。例如，储存设备50可以被配置为各种类型的储存设备中的任何一种存储设备，诸如ssd、mmc、emmc、rs-mmc和micro-mmc形式的多媒体卡、sd、mini-sd和micro-sd形式的安全数字卡、通用串行总线(usb)储存设备、通用闪存(ufs)设备、个人计算机存储器卡国际协会(pcmcia)卡类型储存设备、外围组件互连(pci)卡类型储存设备、pci快速(pci-e)卡类型储存设备、紧凑型闪存(cf)卡、智能媒体卡和记忆棒。
36.储存设备50可以被制造为各种类型的封装中的任何一种封装。例如，储存设备50可以被制造为各种类型的封装类型中的任何一种封装类型，诸如封装上封装(pop)、系统级封装(sip)、片上系统(soc)、多芯片封装(mcp)、板上芯片(cob)、晶圆级制造封装(wfp)和晶圆级堆叠封装(wsp)。
37.存储器设备100可以存储数据。存储器设备100可以在存储器控制器200的控制下操作。存储器设备100可以包括存储器单元阵列，该存储器单元阵列包括存储数据的多个存储器单元。存储器单元阵列可以包括多个存储器块。每个存储器块可以包括多个存储器单元。一个存储器块可以包括多个页。在一个实施例中，页可以是用于在存储器设备100中存储数据或读取存储在存储器设备100中的数据的单位。存储器块可以是用于擦除数据的单位。在一个实施例中，存储器设备100可以是双倍数据速率同步动态随机存取存储器(ddr sdram)、低功率双倍数据速率4(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)、rambus动态随机存取存储器(rdram)、nand闪存、竖直nand闪存、nor(或非)闪存、电阻式随机存取存储器(rram)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)、自旋转移扭矩随机存取存储器(stt-ram)等等。在本公开中，为了描述方便，假设存储器设备100是nand闪存。
38.存储器设备100可以被配置为从存储器控制器200接收命令和地址，并且可以访问由存储器单元阵列的地址所选择的区域。也就是说，存储器设备100可以对由地址所选择的区域执行作为命令的操作。例如，存储器设备100可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作期间，存储器设备100可以将数据编程到由地址所选择的区域。在读取操作期间，存储器设备100可以从由地址所选择的区域读取数据。在擦除操作期间，存储器设备100可以擦除存储在由地址所选择的区域中的数据。
39.在一个实施例中，存储器设备100可以从存储器控制器200接收编程命令pgm cmd、数据data和地址add。存储器设备100可以响应于从存储器控制器200接收到的编程命令pgm cmd在由从存储器控制器200接收到的地址add所选择的区域中对数据data进行编程。在对连接到所选字线的存储器单元执行编程操作之前，存储器设备100可以对连接到与所选字线相邻的相邻字线的存储器单元执行预编程操作。预编程操作可以是将具有过擦除状态的阈值电压的存储器单元的阈值电压增加到擦除状态的阈值电压的操作。
40.存储器控制器200可以控制储存设备50的整体操作。
41.当向储存设备50供电时，存储器控制器200可以执行固件(fw)。当存储器设备100是闪存设备时，存储器控制器200可以操作固件，诸如用于控制主机和存储器设备100之间
的通信的闪存变换层(ftl)。
42.在一个实施例中，存储器控制器200可以从主机接收数据和逻辑块地址(lba)，并将lba转换为物理块地址(pba)，该物理块地址指示存储器设备100中包括的数据将被存储在其中的存储器单元的地址。
43.存储器控制器200可以响应于主机的请求来控制存储器设备100执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器设备100提供编程命令、pba和数据。在读取操作期间，存储器控制器200可以向存储器设备100提供读命令和pba。在擦除操作期间，存储器控制器200可以向存储器设备100提供擦除命令和pba。
44.在一个实施例中，存储器控制器200可以在没有来自主机的请求的情况下生成编程命令、地址和数据并将编程命令、地址和数据发送到存储器设备100。例如，存储器控制器200可以向存储器设备100提供命令、地址和数据以便执行后台操作，诸如用于耗损均衡的编程操作以及用于垃圾收集的编程操作。
45.在一个实施例中，存储器控制器200可以控制至少两个存储器设备100。在这种情况下，存储器控制器200可以通过交错方法来控制存储器设备100以提高操作性能。
46.主机可以使用各种通信方法中的至少一种来与储存设备50通信，所述各种通信方法诸如为通用串行总线(usb)、串行at附件(sata)、串行附加scsi(sas)、高速芯片间(hsic)、小型计算机系统接口(scsi)、外围组件互连(pci)、pci快速(pcie)、非易失性存储器快速(nvme)、通用闪存(ufs)、安全数字(sd)、多媒体卡(mmc)、嵌入式mmc(emmc)、双列直插存储器模块(dimm)、寄存式dimm(rdimm)和低负载dimm(lrdimm)。
47.图2是图示了图1的存储器设备的结构的图。
48.参考图2，存储器设备100可以包括存储器单元阵列110、外围电路120和控制逻辑130。
49.存储器单元阵列110可以包括多个存储器块blkl至blkz。多个存储器块blk1至blkz可以通过行线rl连接到地址解码器121。多个存储器块blk1至blkz可以通过位线bl1至blm连接到读取和写入电路123。多个存储器块blk1至blkz中的每个存储器块可以包括多个存储器单元。作为一个实施例，多个存储器单元可以是非易失性存储器单元。在多个存储器单元之中，连接到同一字线的存储器单元可以被定义为一个物理页。也就是说，存储器单元阵列110可以由多个页构成。
50.存储器设备100的每个存储器单元可以被配置作为存储一个数据位的单电平单元(slc)、存储两个数据位的多电平单元(mlc)、存储三个数据位的三电平单元(tlc)或存储四个数据位的四电平单元(qlc)。
51.外围电路120可以包括地址解码器121、电压发生器122、读取和写入电路123以及数据输入/输出电路124。
52.外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110以执行编程操作、读取操作和擦除操作。
53.地址解码器121可以通过行线rl连接到存储器单元阵列110。行线rl可以包括漏极选择线、字线、源极选择线和公共源极线。根据本公开的实施例，字线可以包括普通字线和伪字线。根据本公开的实施例，行线rl还可以包括管道选择线。
54.地址解码器121可以被配置为响应于控制逻辑130的控制来操作。地址解码器121
可以从控制逻辑130接收地址radd。
55.地址解码器121可以被配置为对接收到的地址radd的块地址进行解码。地址解码器121可以根据解码的块地址在存储器块blk1至blkz之中选择至少一个存储器块。地址解码器121可以被配置为对接收到的地址radd的行地址进行解码。地址解码器121可以通过将从电压发生器122提供的电压施加到至少一条字线来选择所选存储器块的至少一条字线。
56.在编程操作期间，地址解码器121可以将编程电压施加到所选字线并且可以将具有比编程电压更低的电压电平的通过电压施加到未选字线。在编程验证操作期间，地址解码器121可以将验证电压施加到所选字线，并且可以将具有比验证电压更高的电压电平的验证通过电压施加到未选字线。
57.在读取操作期间，地址解码器121可以将读取电压施加到所选字线并且将具有比读取电压更高的电压的读取通过电压施加到未选字线。
58.根据本公开的实施例，可以以存储器块为单位执行存储器设备100的擦除操作。在擦除操作期间输入到存储器设备100的地址addr可以包括块地址。地址解码器121可以对块地址进行解码，并根据解码的块地址来选择一个存储器块。在擦除操作期间，地址解码器121可以将地电压施加到连接到所选存储器块的字线。
59.电压发生器122可以被配置为通过使用供应给存储器设备100的外部电源电压来生成多个电压。电压发生器122可以响应于控制逻辑130的控制而操作。
60.作为一个实施例，电压发生器122可以通过调节外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压可以被用作存储器设备100的操作电压。
61.作为一个实施例，电压发生器122可以通过使用外部电源电压或内部电源电压来生成多个电压。电压发生器122可以被配置为生成存储器设备100所需的各种电压。例如，电压发生器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压以及多个非选择读取电压。
62.为了生成具有不同电压电平的多个电压，电压发生器122可以包括多个泵送电容器，所述多个泵送电容器接收内部电压并且响应于控制逻辑130的控制选择性地激活多个泵送电容器以生成多个电压。
63.生成的多个电压可以由地址解码器121供应给存储器单元阵列110。
64.读取和写入电路123可以包括第一页缓冲器pbl至第m页缓冲器pbm。第一页缓冲器pbl至第m页缓冲器pbm可以通过第一位线bl1至第m位线blm分别连接到存储器单元阵列110。第一页缓冲器pbl至第m页缓冲器pbm可以响应于控制逻辑130的控制而操作。
65.第一页缓冲器pbl至第m页缓冲器pbm可以向数据输入/输出电路124输出数据data并且从数据输入/输出电路124接收数据data。在编程操作期间，第一页缓冲器pbl至第m页缓冲器pbm可以通过数据输入/输出电路124和数据线dl接收要被存储的数据data。
66.在编程操作期间，当编程电压被施加到所选字线时，第一页缓冲器pbl至第m页缓冲器pbm可以将要被存储的数据data(也就是说，通过数据输入/输出电路124接收到的数据data)通过位线bl1至blm传送到所选存储器单元。可以根据所传送的数据data对所选页的存储器单元进行编程。连接到施加了编程允许电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。连接到施加了编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以被维持。在编程验证操作期间，第一页缓冲器pbl至第m页缓冲器pbm可
以通过位线bl1至blm从所选存储器单元读取存储在存储器单元中的数据data。
67.在读取操作期间，读取和写入电路123可以通过位线bl1至blm从所选页的存储器单元读取数据data并且可以将所读取的数据data存储在第一页缓冲器pbl至第m页缓冲器pbm中。
68.在擦除操作期间，读取和写入电路123可以将位线bll至blm浮置。作为一个实施例，读取和写入电路123可以包括列选择电路。
69.数据输入/输出电路124可以通过数据线dl连接到第一页缓冲器pbl至第m页缓冲器pbm。数据输入/输出电路124可以响应于控制逻辑130的控制而操作。
70.数据输入/输出电路124可以包括接收数据data的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124可以从外部控制器(未示出)接收要被存储的数据data。在读取操作期间，数据输入/输出电路124将从读取和写入电路123中包括的第一页缓冲器pbl至第m页缓冲器pbm传送的数据data输出到外部控制器。
71.在读取操作或验证操作期间，感测电路125可以响应于由控制逻辑130所生成的可允许位vrybit的信号来生成参考电流，并且可以比较从读取和写入电路123接收到的感测电压vpb与由参考电流所生成的参考电压，以将通过信号pass或失败信号fail输出到控制逻辑130。
72.在一个实施例中，感测电路125可以包括电流感测电路，该电流感测电路对目标单元之中的失败位的数量进行计数，该数量是编程失败的单元的数量。
73.控制逻辑130可以连接到地址解码器121、电压发生器122、读取和写入电路123、数据输入/输出电路124和感测电路125。控制逻辑130可以被配置为控制存储器设备100的所有操作。控制逻辑130可以响应于从外部设备传送的命令cmd而操作。
74.控制逻辑130可以响应于命令cmd和地址addr来生成各种信号以控制外围电路120。例如，控制逻辑130可以响应于命令cmd和地址addr来生成操作信号opsig、行地址radd、读取和写入电路控制信号pbsignals、以及可允许位vrybit。控制逻辑130可以将操作信号opsig输出到电压发生器122，将行地址radd输出到地址解码器121，将读取和写入电路控制信号pbsignals输出到读取和写入电路123，并且将可允许位vrybit输出到感测电路125。此外，控制逻辑130可以响应于由感测电路125输出的通过信号pass或失败信号fail来确定验证操作是通过还是失败。
75.在一个实施例中，控制逻辑130可以从存储器控制器接收编程命令。控制逻辑130可以控制外围电路120，以使得存储器设备100响应于从存储器控制器接收到的编程命令对连接到所选字线的存储器单元执行编程操作。控制逻辑130可以在对连接到所选字线的存储器单元执行编程操作之前对连接到相邻字线的存储器单元执行预编程操作。相邻字线可以意指与所选字线相邻的字线。预编程操作可以是将连接到相邻字线的存储器单元之中的具有过擦除状态的阈值电压的存储器单元的阈值电压增加到擦除状态的阈值电压的操作。过擦除状态的阈值电压可以比擦除状态的阈值电压低。
76.图3是图示了图2的存储器单元阵列的实施例的图。
77.参考图3，存储器单元阵列110可以包括多个存储器块blk1至blkz。每个存储器块可以具有三维结构。每个存储器块可以包括堆叠在衬底上的多个存储器单元。这样的多个存储器单元可以沿着+x方向、+y方向和+z方向布置。参考图4更详细地描述每个存储器块的
结构。
78.图4是图示了图2的存储器块blk1至blkz之中的任意一个存储器块blka的电路图。
79.参考图4，存储器块blka可以包括多个单元串cs11至cs1m和cs21至cs2m。作为一个实施例，多个单元串cs11至cs1m和cs21至cs2m中的每个单元串可以被形成为“u”形。在存储器块blka中，可以在行方向(即，+x方向)上布置m个单元串。在图4中，可以在列方向(即+y方向)上布置两个单元串。然而，这是为了描述方便，并且可以理解，可以在列方向上布置三个或更多单元串。
80.多个单元串cs11至cs1m和cs21至cs2m中的每个单元串可以包括至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn、管道晶体管pt和至少一个漏极选择晶体管dst。
81.存储器单元mcl至mcn以及选择晶体管sst和dst中的每个可以具有相似的结构。作为一个实施例，存储器单元mc1至mcn以及选择晶体管sst和dst中的每个可以包括沟道层、隧穿绝缘膜、电荷储存膜和阻挡绝缘膜。作为一个实施例，可以在每个单元串中提供用于提供沟道层的柱。作为一个实施例，可以在每个单元串中提供用于提供沟道层、隧道绝缘膜、电荷储存膜和阻挡绝缘膜中的至少一个的柱。
82.每个单元串的源极选择晶体管sst可以连接在公共源极线csl和存储器单元mcl至mcp之间。
83.作为一个实施例，布置在同一行中的单元串的源极选择晶体管可以连接到在行方向上延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管可以连接到不同的源极选择线。在图4中，第一行的单元串cs11至cs1m的源极选择晶体管可以连接到第一源极选择线ssl1。第二行的单元串cs21至cs2m的源极选择晶体管可以连接到第二源极选择线ssl2。
84.作为另一个实施例，单元串cs11至cs1m和cs21至cs2m的源极选择晶体管可以共同地连接到一条源极选择线。
85.每个单元串的第一存储器单元mc1至第n存储器单元mcn可以连接在源极选择晶体管sst和漏极选择晶体管dst之间。
86.第一存储器单元mc1至第n存储器单元mcn可以被划分为第一存储器单元mc1至第p存储器单元mcp和第(p+1)存储器单元mcp+1至第n存储器单元mcn。第一存储器单元mc1至第p存储器单元mcp可以在与+z方向相反的方向上顺序地布置，并且可以串联连接在源极选择晶体管sst和管道晶体管pt之间。第(p+1)存储器单元mcp+1至第n存储器单元mcn可以在+z方向上顺序地布置，并且可以串联连接在管道晶体管pt和漏极选择晶体管dst之间。第一存储器单元mc1至第p存储器单元mcp和第(p+1)存储器单元mcp+1至第n存储器单元mcn可以通过管道晶体管pt彼此连接。每个单元串的第一存储器单元mc1至第n存储器单元mcn的栅极可以分别连接到第一字线wl1至第n字线wln。
87.每个单元串的管道晶体管pt的栅极可以连接到管线pl。
88.每个单元串的漏极选择晶体管dst可以连接在对应的位线和存储器单元mcp+1至mcn之间。在行方向上布置的单元串可以连接到在行方向上延伸的漏极选择线。第一行的单元串cs11至cs1m的漏极选择晶体管可以连接到第一漏极选择线dsl1。第二行的单元串cs21至cs2m的漏极选择晶体管可以连接到第二漏极选择线dsl2。
89.在列方向上布置的单元串可以连接到在列方向上延伸的位线。在图4中，第一列的单元串cs11和cs21可以连接到第一位线bl1。第m列的单元串cs1m和cs2m可以连接到第m位线blm。
90.在行方向上布置的单元串中的连接到相同字线的存储器单元可以构成一个页。例如，在第一行的单元串cs11至cs1m之中，连接到第一字线wl1的存储器单元可以构成一个页。在第二行的单元串cs21至cs2m之中，连接到第一字线wl1的存储器单元可以构成另一个页。可以通过选择漏极选择线dsl1和dsl2中的任何一条来选择在一个行方向上布置的单元串。可以通过选择字线wl1至wln中的任何一条来选择所选单元串的一个页。
91.图5是图示了图2的存储器块blk1至blkz之中的任意一个存储器块blkb的另一个实施例的电路图。
92.作为另一个实施例，可以提供偶数位线和奇数位线，而不是第一位线bll至第m位线blm。此外，在行方向上布置的单元串cs11’至cs1m’或cs21’至cs2m之中的偶数单元串可以连接到偶数位线，而在行方向上布置的单元串cs11’至cs1m’或cs21’至cs2m’之中的奇数单元串可以分别连接到奇数位线。
93.作为一个实施例，第一存储器单元mcl至第n存储器单元mcn中的至少一个可以被用作伪存储器单元。例如，可以提供至少一个伪存储器单元以减小源极选择晶体管sst与存储器单元mc1至mcp之间的电场。替代地，可以提供至少一个伪存储器单元以减小漏极选择晶体管dst与存储器单元mcp+1至mcn之间的电场。随着提供更多的伪存储器单元，可以提高对存储器块blkb的操作的可靠性；然而，存储器块blkb的大小可能会增加。由于提供较少的存储器单元，存储器块blkb的大小可能减小；然而，对存储器块blkb的操作的可靠性可能会降低。
94.为了有效地控制至少一个伪存储器单元，每个伪存储器单元可以具有所需的阈值电压。在对存储器块blkb进行擦除操作之前或之后，可以执行对全部或部分伪存储器单元的编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到连接到各个伪存储器单元的伪字线的电压，伪存储器单元可以具有所需的阈值电压。
95.图6是图示了根据实施例的编程操作的图。
96.参考图6，编程操作可以包括多个编程循环pl1至pln。存储器设备可以执行多个编程循环pl1至pln以将所选存储器单元编程为具有多个编程状态之中的任何一个编程状态。
97.多个编程循环pll至pln中的每个编程循环可以包括施加编程电压的编程电压施加步骤pgm步骤和通过施加验证电压来确定存储器单元是否被编程的验证步骤verify步骤。
98.在编程电压施加步骤中，可以执行将编程电压施加到连接到所选存储器单元的所选字线的编程电压施加操作。通过编程电压施加操作，所选存储器单元可以被编程到第一到第n(n是自然数)状态中的任何一个编程状态。
99.在一个实施例中，可以根据增量步进脉冲编程(ispp)方法来确定编程电压。也就是说，编程电压的电平可以随着编程循环的重复而逐步增加或减少步进电压。可以根据存储器控制器的控制以各种形式确定在每个编程循环中使用的编程电压的施加次数、电压电平、电压施加时间等等。
100.可以将通过电压施加到未选字线，未选字线是除了所选字线之外的字线。在一个
实施例中，可以将具有相同电平的通过电压施加到未选字线。在一个实施例中，通过电压可以根据字线的位置而具有不同的电平。
101.地电压可以作为编程可允许电压被施加到连接到要被编程的存储器单元的所选位线。可以将编程禁止电压施加到未选位线。未选位线可以是连接到未选存储器单元(除了要被编程的存储器单元之外的存储器单元)的位线。
102.在编程验证步骤中，存储器设备可以将验证电压施加到所选字线并且可以将验证通过电压施加到未选字线。存储器设备可以感测通过与所选字线连接的存储器单元分别连接到的位线所输出的电压或电流，并且可以基于感测的结果来确定验证步骤是通过还是失败。
103.在验证步骤中，可以对第一至第n编程状态之中的至少一个编程状态执行编程验证操作。例如，当要被编程到第k个(k是等于或大于1且等于或小于n的自然数)状态的存储器单元被对应于第k个状态的验证电压读取为截止单元时，对第k个状态的编程验证操作可以被通过。
104.在图6中，当所选存储器单元是存储两个数据位的mlc时，可以将所选存储器单元编程为在擦除状态和第一到第三编程状态之中的任何一个编程状态。存储在存储器单元中的数据位数不限于本实施例。
105.当执行第一编程循环pll时，在施加第一编程电压vpgml之后，可以顺序地施加第一验证电压v_vfyl至第三验证电压v_vfy3以验证多个存储器单元的编程状态。在此时，其目标状态是第一编程状态的存储器单元可以由第一验证电压v_vfy1验证，其目标状态是第二编程状态的存储器单元可以由第二验证电压v_vfy2验证，并且其目标状态是第三编程状态的存储器单元可以由第三验证电压v_vfy3验证。验证电压的数量不限于本实施例。
106.其验证通过验证电压v_vfy1至v_vfy3中的每个验证电压被通过的存储器单元可以被确定为具有目标状态，然后可以在第二编程循环pl2中被编程禁止。可以将编程禁止电压施加到连接到编程禁止的存储器单元的位线。可以将具有比第一编程电压vpgm1高一个单位电压δvpgm的电压电平的第二编程电压vpgm2施加到第二编程循环pl2中的所选字线。
107.此后，可以与第一编程循环pll的验证操作相同地执行验证操作。示例性地，验证通过可以指示存储器单元被对应的验证电压读取为截止单元。
108.如上所述，当存储器设备对mlc进行编程时，存储器设备可以通过使用第一验证电压v_vfy1至第三验证电压v_vfy3来验证具有相应编程状态作为目标状态的存储器单元。
109.图7是图示了图2的存储器块blk1至blkz之中的任意一个存储器块blkc的另一个实施例的电路图。
110.参考图7，存储器块blkc可以包括多个串sr。多个串sr可以分别连接到多条位线bl1至bln。每个串sr可以包括源极选择晶体管sst、存储器单元mc和漏极选择晶体管dst。每个串sr的源极选择晶体管sst可以连接在存储器单元mc和公共源极线csl之间。多个串sr的源极选择晶体管sst可以共同连接到公共源极线csl。每个串sr的漏极选择晶体管dst可以连接在存储器单元mc和位线bl之间。多个串sr的漏极选择晶体管dst可以分别连接到多条位线bl1至bln。在每个串sr中，多个存储器单元mc可以被提供在源极选择晶体管sst和漏极选择晶体管dst之间。在每个串sr中，多个存储器单元mc可以串联连接。
111.在多个串sr中，从公共源极线csl以相同顺序定位的存储器单元mc可以共同地连
接到一条字线。多个串sr的存储器单元mc可以连接到多条字线wl1至wln。
112.连接到在行方向上布置的多个串sr中的相同字线的存储器单元可以构成一个页page。例如，在多个串sr中，连接到第一字线wl1的存储器单元可以构成第一页page1。连接到第二字线wl2的存储器单元可以构成第二页page2。连接到第三字线wl3的存储器单元可以构成第三页page3。连接到第n字线wln的存储器单元可以构成第n页pagen。
113.存储器设备可以响应于从存储器控制器提供的编程命令对所选存储器单元执行编程操作。可以以与字线wl1至wln中的每个字线相对应的页为单位来执行编程操作。
114.在一个实施例中，可以基于与每个页相对应的字线的物理位置，对多个页顺序地执行与存储器控制器的编程命令相对应的编程操作。例如，存储器控制器可以选择第一页page1至第n页pagen作为编程目标页。存储器控制器可以控制存储器设备，使得从第一页page1至第n页pagen顺序地执行编程操作。
115.本实施例不限制对多个页的编程操作的顺序，并且存储器控制器可以控制存储器设备，使得从第n页pagen至第一页page1顺序地执行编程操作。
116.图8是图示了在对连接到所选字线的存储器单元的编程操作完成之后，对相邻字线执行编程操作之前，存储器单元的阈值电压分布的图。
117.参考图8，假设存储器单元是存储三个数据位的tlc。在图8中，曲线图的上部图示了在对连接到在多条字线之中的第m字线wm的存储器单元的编程操作完成之后，连接到第m字线wm的存储器单元的阈值电压分布。曲线图的下部图示了在对连接到第(m+1)字线wm+1的存储器单元执行编程操作之前，连接到第(m+1)字线wm+1的存储器单元的阈值电压分布。在一个实施例中，第(m+1)字线wm+1可以与第m字线wm相邻并且可以是要对其执行编程操作的字线。
118.参考图8的曲线图的上部，在对连接到第m字线wm的存储器单元的编程操作完成之后，连接到第m字线的存储器单元可以具有擦除状态er以及第一编程状态pv1至第七编程状态pv7中的任何一个的阈值电压。
119.参考图8的曲线图的下部，由于连接到第(m+1)字线wm+1的存储器单元之中的存储器单元在执行编程操作之前，所以可以包括过擦除单元。过擦除单元可以是具有比过擦除参考电压vdref更低的阈值电压电平的存储器单元。过擦除参考电压vdref可以是用于区分擦除状态er和过擦除状态的电压。过擦除参考电压vdref的幅值可以与擦除状态er中包括的阈值电压之中的最低阈值电压相同。
120.当对过擦除单元执行编程操作时，连接到相邻字线的存储器单元的阈值电压可以移动。这参考图9进行描述。
121.图9是图示了在对连接到所选字线的存储器单元的编程操作完成之后，对相邻字线执行编程操作之后，存储器单元的阈值电压分布的图。
122.在图9中，曲线图的上部图示了在对连接到第(m+1)字线wm+1的存储器单元的编程操作完成之后，连接到第m字线wm的存储器单元的阈值电压分布。曲线图的下部图示了在对连接到第(m+1)字线wm+1的存储器单元的编程操作完成之后，连接到第(m+1)字线wm+1的存储器单元的阈值电压分布。在一个实施例中，第(m+1)字线wm+1可以与第m字线wm相邻并且可以是紧接第m字线wm而将要被执行编程操作的字线。
123.参考图8和图9，在连接到第m字线wm的存储器单元的编程操作完成之后，可以执行
对连接到第(m+1)字线wm+1的存储器单元的编程操作。在连接到第(m+1)字线wm+1的存储器单元之中可包括过擦除单元。在一个实施例中，当对连接到第(m+1)字线wm+1的过擦除单元执行编程操作时，在连接到第m字线wm的存储器单元中可能发生z干扰。具体地，当对连接到第(m+1)字线wm+1的存储器单元执行编程操作时，连接到第m字线wm的存储器单元的阈值电压可以基于在连接到第m字线wm的存储器单元中发生的z干扰而移动。
124.此外，虽然图中未示出，但是当在连接到字线的多个存储器单元之中存在多个过擦除单元时，在与过擦除单元相邻的存储器单元的电荷俘获层中被俘获的电荷可能会移动到过擦除单元的电荷俘获层，并且因此，与过擦除单元相邻的相邻存储器单元的阈值电压可能会移动。
125.因此，为了减少由过擦除单元引起的连接到与过擦除单元相邻的字线的存储器单元的阈值电压的劣化，可能需要执行将过擦除单元的阈值电压增加到擦除状态的阈值电压的操作。
126.图10是图示了根据实施例的对连接到相邻字线的存储器单元的预编程操作的图。
127.在图10中，曲线图的上部图示了在对连接到多条字线之中的第m字线wm的存储器单元执行编程操作之前，连接到第m字线wm的存储器单元的阈值电压分布。曲线图的下部图示了在对连接到第(m+1)字线wm+1的存储器单元执行编程操作之前，连接到第(m+1)字线wm+1的存储器单元的阈值电压分布。在一个实施例中，第(m+1)字线wm+1可以与第m字线wm相邻并且可以是紧接第m字线wm而将要被执行编程操作的字线。
128.参考图10，可以在对连接到第m字线wm的存储器单元执行编程操作之前对连接到第(m+1)字线wm+1的存储器单元执行预编程操作。预编程操作可以是在对所选字线执行编程操作之前，将连接到相邻字线的存储器单元之中的过擦除单元的阈值电压增加到擦除状态的阈值电压的操作。相邻字线可以是与所选字线相邻的字线。
129.在一个实施例中，存储器设备可以在对连接到第m字线wm的存储器单元执行编程操作之前，执行预编程操作以将连接到第(m+1)字线wm+1的存储器单元之中的过擦除单元的阈值电压增加到过擦除参考电压vdref或更高。过擦除参考电压vdref的幅值可以与擦除状态er中包括的阈值电压中的最低阈值电压相同。
130.如参考图10所述，通过在对连接到所选字线的存储器单元执行编程操作之前对连接到相邻字线的存储器单元执行预编程操作，可以改善由于过擦除单元引起的阈值电压劣化现象。
131.图11是图示了根据实施例的预编程操作和编程操作的流程图。
132.在步骤s1101中，存储器设备可以从存储器控制器接收编程命令。编程命令可以是对连接到多条字线的存储器单元执行编程操作的命令。
133.在步骤s1103中，存储器设备可以响应于存储器控制器的编程命令对连接到第(m+1)字线的存储器单元执行预编程操作。第(m+1)字线可以与所选字线相邻。预编程操作可以是将连接到第(m+1)字线的存储器单元之中的过擦除单元的阈值电压增加到擦除状态的阈值电压的操作。
134.在步骤s1105中，存储器设备可以对连接到第m字线的存储器单元执行编程操作。
135.在步骤s1107中，存储器设备可以确定与从存储器控制器接收到的编程命令相对应的编程操作是否完成。当编程操作完成时，可以结束编程操作。当编程操作未完成时，存
储器设备可以从步骤s1103开始对连接到所选字线的下一条字线的存储器单元执行编程操作(步骤s1109)。
136.图12是图示了根据实施例的过擦除单元感测操作和预编程操作的图。
137.在对连接到所选字线的存储器单元执行编程操作之前，存储器设备可以执行对连接到相邻字线的存储器单元之中的过擦除单元进行感测的过擦除单元感测操作“深度擦除单元感测”。在完成过擦除单元感测操作“深度擦除单元感测”之后，存储器设备可以对过擦除单元执行预编程操作。
138.在过擦除单元感测操作“深度擦除单元感测”中，存储器设备可以将过擦除验证电压vdvfy施加到相邻字线并且可以将通过电压施加到除了相邻字线之外的字线。过擦除验证电压vdvfy的幅值可以与擦除状态的阈值电压之中的最低阈值电压的幅值相同。
139.存储器设备可以感测通过与相邻字线连接的存储器单元连接到的位线所输出的电压或电流，并且可以基于感测的结果来确定连接到相邻字线的每个存储器单元是否是过擦除单元。
140.在过擦除单元感测操作“深度擦除单元感测”中，存储器设备可以将位线预充电电压施加到与连接到相邻字线的每个存储器单元连接的位线，并且可以将过擦除验证电压vdvfy施加到相邻字线。在连接到相邻字线的存储器单元之中，具有比过擦除验证电压vdvfy的阈值电压低的存储器单元可以变成导通单元。在连接到相邻字线的存储器单元之中，具有高于过擦除验证电压vdvfy的阈值电压的存储器单元可以变成截止单元。在这种情况下，电流可以流过连接到导通单元的位线，而电流可能不流过连接到截止单元的位线。存储器设备可以感测流过每条位线的电流。存储器设备可以将连接到电流流过的位线的存储器单元确定为过擦除单元。存储器设备可以确定连接到电流不流过的位线的存储器单元不处于过擦除状态。对被确定为不是过擦除单元的存储器单元的存储器单元的预编程操作可以被禁止。因此，可以将用于在预编程操作期间禁止预编程的禁止电压施加到连接到被确定为不是过擦除单元的存储器单元的存储器单元的位线。
141.在对连接到相邻字线的存储器单元的过擦除单元感测操作“深度擦除单元感测”完成之后，存储器设备可以对连接到相邻字线的过擦除单元执行预编程操作。
142.参考图12，预编程操作可以包括多个预编程循环pre-pl1至pre-pln。存储器设备可以执行多个预编程循环pre-pl1至pre-pln，以执行将连接到与所选字线相邻的相邻字线的存储器单元之中的过擦除单元的阈值电压增加到擦除状态的阈值电压的预编程操作。
143.多个预编程循环pre-pll至pre-pln中的每个编程循环可以包括施加预编程电压的预编程电压施加步骤“pre-pgm步骤”和通过施加过擦除验证电压vdvfy来确定存储器单元是否被编程的过擦除验证步骤“深度擦除验证步骤”。
144.在预编程电压施加步骤“pre-pgm步骤”中，可以执行将预编程电压施加到相邻字线的预编程电压施加操作。通过预编程电压施加操作，过擦除单元的阈值电压可以增加到擦除状态的阈值电压。
145.在一个实施例中，可以根据增量步进脉冲编程(ispp)方法来确定预编程电压。也就是说，预编程电压的电平可以随着预编程循环的重复而逐步增加步进电压。可以根据存储器控制器的控制以各种形式确定在每个预编程循环中使用的预编程电压的施加次数、电压电平、电压施加时间等等。
146.在过擦除验证步骤“深度擦除验证步骤”中，存储器设备可以将过擦除验证电压vdvfy施加到相邻字线并且可以将通过电压施加到除了相邻字线之外的字线。
147.存储器设备可以感测通过与相邻字线连接的存储器单元分别连接到的位线所输出的电压或电流，并且可以基于感测的结果来确定过擦除验证步骤“深度擦除验证步骤”是通过还是失败。具体地，当在过擦除验证步骤“深度擦除验证步骤”中读取为截止单元时，过擦除验证操作可以通过。
148.在一个实施例中，当执行第一预编程循环pre-pll时，在将第一编程电压vpre-pgml施加到相邻字线之后，可以将过擦除验证电压vdvfy施加到相邻字线以验证过擦除单元的状态。基于通过过擦除验证电压vdvfy的验证而通过的存储器单元可以被确定为具有擦除状态的阈值电压，并且可以在后续预编程循环中禁止预编程操作。可以将编程禁止电压施加到与禁止预编程操作的存储器单元连接的位线。
149.在一个实施例中，可以省略过擦除单元感测操作“深度擦除单元感测”。当省略过擦除单元感测操作“深度擦除单元感测”时，存储器设备可能无法在执行预编程操作之前确定连接到相邻字线的过擦除单元。因此，存储器设备可以在预编程操作期间对连接到相邻字线的所有存储器单元执行预编程操作。具体地，存储器设备可以对连接到相邻字线的所有存储器单元执行包括多个预编程循环pre-pl1至pre-pln的预编程操作。在预编程操作期间，在每个预编程循环的过擦除验证步骤中已经通过的存储器单元可以被确定具有擦除状态的阈值电压。可以在在过擦除验证步骤中已经通过的存储器单元的后续预编程循环中禁止预编程操作。可以将编程禁止电压施加到与禁止预编程操作的存储器单元连接的位线。
150.在一个实施例中，在预编程操作期间可以省略过擦除验证步骤“深度擦除验证步骤”。在这种情况下，预编程操作可能不包括多个预编程循环pre-pl1至pre-pln。也就是说，在完成过擦除单元感测操作之后，存储器设备可以将预定的预编程电压施加到相邻字线。在此时，预编程电压的电平可以被预设为能够将过擦除单元的阈值电压增加到擦除状态的阈值电压的电平。可以将编程禁止电压施加到连接到不是过擦除单元的存储器单元的位线。
151.在一个实施例中，可以省略预编程操作的过擦除单元感测操作“深度擦除单元感测”和过擦除验证步骤“深度擦除验证步骤”。也就是说，在对连接到所选字线的存储器单元执行编程操作之前，存储器设备可以将预编程电压施加到连接到相邻字线的存储器单元。具体地，存储器设备可以将预定的预编程电压施加到相邻字线。在此时，可以将预编程电压的电平设置为能够将过擦除单元的阈值电压增加到擦除状态的阈值电压的电平。
152.图13是图示了根据实施例的针对每条字线的预编程操作和编程操作的进展顺序的图。
153.参考图13，可以从连接到多条字线的存储器单元之中的连接到第m字线wm的存储器单元开始顺序地执行编程操作。
154.在对连接到第m字线wm的存储器单元执行编程操作之前，可以在t1处执行感测连接到第(m+1)字线wm+1的存储器单元之中的过擦除单元的过擦除单元感测操作，所述过擦除单元的阈值电压比擦除状态的阈值电压低。第(m+1)字线wm+1可以与第m字线wm相邻。
155.当对连接到第(m+1)字线wm+1的存储器单元的过擦除单元感测操作完成时，可以在t2处执行对连接到第(m+1)字线wm+1的存储器单元之中的过擦除单元的预编程操作。预
编程操作可以是将过擦除单元的阈值电压增加到擦除状态的阈值电压的操作。
156.当对连接到第(m+1)字线wm+1的存储器单元的预编程操作完成时，可以在t3处对连接到第m字线wm的存储器单元执行编程操作。
157.当对连接到第m字线wm的存储器单元的编程操作完成时，可以在t4处执行对连接到第(m+2)字线wm+2的存储器单元的过擦除单元感测操作。第(m+2)字线wm+2可以与第(m+1)字线wm+1相邻。
158.当对连接到第(m+2)字线wm+2的存储器单元的过擦除单元感测操作完成时，可以在t5处执行对连接到第(m+2)字线wm+2的存储器单元之中的过擦除单元的预编程操作。
159.当对连接到第(m+2)字线wm+2的存储器单元的预编程操作完成时，可以在t6处对连接到第(m+1)字线wm+1的存储器单元执行编程操作。
160.如参考图13所述，存储器设备可以对连接到相邻字线的存储器单元执行过擦除单元感测操作和预编程操作，然后对连接到所选字线的存储器单元执行编程操作。相邻字线可以是与所选字线相邻的字线。
161.图14是图示了根据另一个实施例的针对每条字线的预编程操作和编程操作的进展顺序的图。
162.参考图14，可以从连接到多条字线的存储器单元之中的连接到第m字线wm的存储器单元开始顺序地执行编程操作。
163.在对连接到第m字线wm的存储器单元执行编程操作之前，可以在t1’处执行感测连接到第(m+1)字线wm+1的存储器单元之中的过擦除单元的过擦除单元感测操作，所述过擦除单元的阈值电压比擦除状态的阈值电压低。第(m+1)字线wm+1可以与第m字线wm相邻。
164.当对连接到第(m+1)字线wm+1的存储器单元的过擦除单元感测操作完成时，可以在t2’处执行对连接到第(m+1)字线wm+1的存储器单元之中的过擦除单元的预编程操作。预编程操作可以是将过擦除单元的阈值电压增加到擦除状态的阈值电压的操作。
165.当对连接到第(m+1)字线wm+1的存储器单元之中的过擦除单元的预编程操作完成时，可以在t3’处执行感测连接到第(m+2)字线wm+2的存储器单元之中的过擦除单元的过擦除单元感测操作。第(m+2)字线wm+2可以与第(m+1)字线wm+1相邻。
166.当对连接到第(m+2)字线wm+2的存储器单元的过擦除单元感测操作完成时，可以在t4’处执行对连接到第(m+2)字线wm+2的存储器单元之中的过擦除单元的预编程操作。
167.当对连接到第(m+2)字线wm+2的存储器单元的预编程操作完成时，可以在t5’处执行对连接到第m字线wm的存储器单元的编程操作。
168.当对连接到第m字线wm的存储器单元的编程操作完成时，可以在t6’处执行对连接到第(m+1)字线wm+1的存储器单元的编程操作。
169.当对连接到第(m+1)字线wm+1的存储器单元的编程操作完成时，可以在t7’处执行对连接到第(m+3)字线wm+3的存储器单元的过擦除单元感测操作。第(m+3)字线wm+3可以与第(m+2)字线wm+2相邻。
170.当对连接到第(m+3)字线wm+3的存储器单元的过擦除单元感测操作完成时，可以在t8’处执行对连接到第(m+3)字线wm+3的存储器单元之中的过擦除单元的预编程操作。
171.当对连接到第(m+3)字线wm+3的存储器单元的预编程操作完成时，可以在t9’处执行对连接到第(m+4)字线wm+4的存储器单元的过擦除单元感测操作。第(m+4)字线wm+4可以
与第(m+3)字线wm+3相邻。
172.当对连接到第(m+4)字线wm+4的存储器单元的过擦除单元感测操作完成时，可以在t10’处执行对连接到第(m+4)字线wm+4的存储器单元之中的过擦除单元的预编程操作。
173.当对连接到第(m+4)字线wm+4的存储器单元的预编程操作完成时，可以在t11’处执行对连接到第(m+2)字线wm+2的存储器单元的编程操作。
174.当对连接到第(m+2)字线wm+2的存储器单元的编程操作完成时，可以在t12’处执行对连接到第(m+3)字线wm+3的存储器单元的编程操作。
175.如参考图14所述，存储器设备可以对连接到与所选字线最相邻的两条字线的存储器单元执行过擦除单元感测操作和预编程操作，然后对连接到所选字线的存储器单元执行编程操作。
176.在对连接到所选字线的存储器单元执行编程操作之前对其执行过擦除单元感测操作和预编程操作的存储器单元的字线数量不受参考图13至图14描述的实施例的限制。换句话说，在对连接到所选字线的存储器单元执行编程操作之前，可以对连接到三条或更多条相邻字线的存储器单元执行过擦除单元感测操作和预编程操作。
177.在一个实施例中，在对连接到所选字线的存储器单元执行编程操作之前，存储器设备可以对连接到除了所选字线之外的所有字线的存储器单元执行过擦除单元感测操作和预编程操作，然后对连接到所选字线的存储器单元执行编程操作。
178.图15是图示了根据实施例的存储器设备的操作的流程图。
179.在步骤s1501中，存储器设备可以从存储器控制器接收编程命令。编程命令可以是用于对连接到多条字线的存储器单元执行编程操作的命令。
180.在步骤s1503中，存储器设备可以响应于存储器控制器的编程命令对连接到第(m+1)字线的存储器单元执行过擦除单元感测操作。第(m+1)字线可以与所选字线相邻。过擦除单元感测操作可以是感测连接到第(m+1)字线的存储器单元之中的其阈值电压比擦除状态的阈值电压低的过擦除单元的操作。
181.在步骤s1505中，存储器设备可以确定在连接到第(m+1)字线的存储器单元之中是否存在过擦除单元。
182.在步骤s1507中，当连接到第(m+1)字线的存储器单元之中存在过擦除单元时，存储器设备可以对连接到第(m+1)字线的过擦除单元执行预编程操作。预编程操作可以是将连接到相邻字线的存储器单元之中的具有过擦除状态的阈值电压的存储器单元的阈值电压增加到擦除状态的阈值电压的操作。当连接到第(m+1)字线的存储器单元之中不存在过擦除单元时，可以省略步骤s1507。
183.在步骤s1509中，可以对连接到第m字线的存储器单元执行编程操作。
184.在步骤s1511中，存储器设备可以确定与存储器控制器的编程命令相对应的所有编程操作是否完成。
185.在步骤s1513中，当与编程命令相对应的所有编程操作未完成时，存储器设备可以选择连接到第(m+1)字线的存储器单元作为编程目标存储器单元。在对连接到第m字线的存储器单元的编程操作完成之后，存储器设备可以从步骤s1503开始对连接到第(m+1)字线(即下一条字线)的存储器单元执行编程操作。
186.当所有编程操作完成时，存储器设备可以结束与存储器控制器的编程命令相对应
的编程操作。
187.图16是图示了根据另一个实施例的存储器设备的操作的流程图。
188.在步骤s1601中，存储器设备可以从存储器控制器接收编程命令。编程命令可以是对连接到多条字线的存储器单元执行编程操作的命令。
189.在步骤s1603中，存储器设备可以响应于存储器控制器的编程命令对连接到第(m+1)字线的存储器单元执行过擦除单元感测操作。第(m+1)字线可以与所选字线相邻。过擦除单元感测操作可以是感测连接到第(m+1)字线的存储器单元之中的其阈值电压比擦除状态的阈值电压低的过擦除单元的操作。
190.在步骤s1605中，存储器设备可以确定在连接到第(m+1)字线的存储器单元之中是否存在过擦除单元。
191.在步骤s1607中，当连接到第(m+1)字线的存储器单元之中存在过擦除单元时，存储器设备可以对连接到第(m+1)字线的过擦除单元执行预编程操作。预编程操作可以是将连接到相邻字线的存储器单元之中的具有过擦除状态的阈值电压的存储器单元的阈值电压增加到擦除状态的阈值电压的操作。当连接到第(m+1)字线的存储器单元之中不存在过擦除单元时，可以省略步骤s1607。
192.在步骤s1609中，存储器设备可以对连接到第(m+2)字线的存储器单元执行过擦除单元感测操作。第(m+2)字线可以与第(m+1)字线相邻。
193.在步骤s1611中，存储器设备可以确定在连接到第(m+2)字线的存储器单元之中是否存在过擦除单元。
194.在步骤s1613中，当连接到第(m+2)字线的存储器单元之中存在过擦除单元时，存储器设备可以对连接到第(m+2)字线的过擦除单元执行预编程操作。当连接到第(m+2)字线的存储器单元之中不存在过擦除单元时，可以省略步骤s1613。
195.在步骤s1615中，可以对连接到第m字线的存储器单元执行编程操作。
196.在步骤s1617中，可以对连接到第(m+1)字线的存储器单元执行编程操作。
197.在步骤s1619中，存储器设备可以确定与存储器控制器的编程命令相对应的所有编程操作是否完成。
198.在步骤s1621中，当与编程命令相对应的所有编程操作未完成时，存储器设备可以选择连接到第(m+2)字线的存储器单元作为编程目标存储器单元。也就是说，由于对连接到第m字线和与第m字线相邻的第(m+1)字线的存储器单元的编程操作完成，所以存储器设备可以选择连接到与第(m+1)字线相邻的第(m+2)字线的存储器单元作为编程目标存储器单元。存储器设备可以从步骤s1603开始对连接到第(m+2)字线的存储器单元执行编程操作。
199.当所有编程操作完成时，存储器设备可以结束与存储器控制器的编程命令相对应的编程操作。
200.图17是图示了图1的存储器控制器的另一个实施例的图。
201.参考图17，存储器控制器1000可以连接到主机和存储器设备。存储器控制器1000可以被配置为响应于来自主机的请求而访问存储器设备。例如，存储器控制器1000可以被配置为控制对存储器设备的写入、读取、擦除和后台操作。存储器控制器1000可以被配置为提供存储器设备和主机之间的接口。存储器控制器1000可以被配置为驱动用于控制存储器设备的固件。
202.存储器控制器1000可以包括处理器1010、存储器缓冲器1020、纠错电路(ecc)1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。
203.总线1070可以被配置为在存储器控制器1000的组件之间提供通道。
204.处理器1010可以控制存储器控制器1000的整体操作并且可以执行逻辑操作。处理器1010可以通过主机接口1040来与外部主机通信，并通过存储器接口1060来与存储器设备通信。此外，处理器1010可以通过缓冲器控制器1050来与存储器缓冲器1020通信。处理器1010可以控制使用存储器缓冲器1020作为操作存储器、高速缓存存储器或缓冲存储器的储存设备的操作。
205.处理器1010可以执行ftl的功能。处理器1010可以通过ftl将主机所提供的lba转换为pba。ftl可以使用映射表接收lba并将lba转换为pba。闪存变换层的地址映射方法可以包括根据映射单元的各种方法。代表地址映射方法可以包括页映射方法、块映射方法和混合映射方法。
206.处理器1010可以被配置为将从主机接收的数据随机化。例如，处理器1010可以使用随机化种子将从主机接收的数据随机化。随机化的数据可以作为要被存储的数据而被提供给存储器设备，并且可以被编程到存储器单元阵列。
207.处理器1010可以被配置为对在读取操作期间从存储器设备接收的数据进行去随机化。例如，处理器1010可以使用去随机化种子对从存储器设备接收的数据进行去随机化。经去随机化的数据可以被输出到主机。
208.作为一个实施例，处理器1010可以通过驱动软件或固件来执行随机化和去随机化。
209.存储器缓冲器1020可以被用作处理器1010的操作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010执行的代码和命令。存储器缓冲器1020可以存储由处理器1010处理的数据。存储器缓冲器1020可以包括静态ram(sram)或动态ram(dram)。
210.ecc 1030可以执行纠错。ecc 1030可以基于通过存储器接口1060要被写入到存储器设备的数据来执行纠错编码(ecc编码)。经纠错编码的数据可以通过存储器接口1060被传送到存储器设备。ecc 1030可以对通过存储器接口1060从存储器设备接收的数据执行纠错解码(ecc解码)。例如，ecc 1030可以作为存储器接口1060的组件而被包括在存储器接口1060中。
211.主机接口1040可以被配置为在处理器1010的控制下与外部主机通信。主机接口1040可以被配置为通过使用各种通信方法中的至少一种来执行通信，所述各种通信方法诸如通用串行总线(usb)、串行at附件(sata)、串行附加scsi(sas)、高速芯片间(hsic)、小型计算机系统接口(scsi)、外围组件互连(pci快速)、非易失性存储器快速(nvme)、通用闪存(ufs)、安全数字(sd)、多媒体卡(mmc)、嵌入式mmc(emmc)、双列直插存储器模块(dimm)、寄存式dimm(rdimm)、和低负载dimm(lrdimm)。
212.缓冲器控制器1050可以被配置为在处理器1010的控制下控制存储器缓冲器1020。
213.存储器接口1060可以被配置为在处理器1010的控制下与存储器设备通信。存储器接口1060可以通过通道来与存储器设备传送命令、地址和数据。
214.例如，存储器控制器1000可能不包括存储器缓冲器1020和缓冲器控制器1050。
215.例如，处理器1010可以通过使用代码来控制存储器控制器1000的操作。处理器1010可以从被配置为位于存储器控制器1000内部的非易失性存储器设备(例如，只读存储器)加载代码。作为另一个示例，处理器1010可以通过存储器接口1060从存储器设备加载代码。
216.例如，存储器控制器1000的总线1070可以被划分为控制总线和数据总线。数据总线可以被配置为在存储器控制器1000内发送数据，并且控制总线可以被配置为在存储器控制器1000内发送控制信息，诸如命令和地址。数据总线和控制总线可以彼此分开，并且不得相互干扰或相互影响。数据总线可以连接到主机接口1040、缓冲器控制器1050、ecc 1030和存储器接口1060。控制总线可以连接到主机接口1040、处理器1010、缓冲器控制器1050、存储器缓冲器1020和存储器接口1060。
217.图18是图示了应用了根据本公开的实施例的储存设备的存储器卡系统的框图。
218.参考图18，存储器卡系统2000包括存储器控制器2100、存储器设备2200和连接器2300。
219.存储器控制器2100可以连接到存储器设备2200。存储器控制器2100可以被配置为访问存储器设备2200。例如，存储器控制器2100可以被配置为控制存储器设备2200的读取、写入、擦除和后台操作。存储器控制器2100可以被配置为提供存储器设备2200和主机之间的接口。存储器控制器2100可以被配置为驱动用于控制存储器设备2200的固件。存储器控制器2100可以与参考图1描述的存储器控制器200相同地实现。
220.例如，存储器控制器2100可以包括诸如随机存取存储器(ram)、处理器、主机接口、存储器接口和ecc的组件。
221.存储器控制器2100可以通过连接器2300来与外部设备通信。存储器控制器2100可以根据特定通信标准来与外部设备(例如，主机)通信。例如，存储器控制器2100可以被配置为通过各种通信标准中的至少一种来与外部设备通信，所述各种通信标准诸如通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、pci快速(pci-e)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子设备(ide)、firewire、通用闪存(ufs)、wi-fi、蓝牙和nvme。例如，连接器2300可以由如上所述的各种通信标准中的至少一种来定义。
222.例如，存储器设备2200可以由各种非易失性存储元件构成，所述非易失性存储元件诸如电可擦除可编程rom(eeprom)、nand闪存、nor闪存、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)和自旋扭矩磁性ram(stt-mram)。
223.存储器控制器2100和存储器设备2200可以被集成到一个半导体器件中以配置存储器卡。例如，存储器控制器2100和存储器设备2200可以被集成到一个半导体器件中以配置存储器卡，诸如pc卡(个人计算机存储器卡国际协会(pcmcia))、紧凑型闪存卡(cf)、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc、mmcmicro或emmc)、sd卡(sd、minisd、microsd或sdhc)和通用闪存(ufs)。
224.图19是图示了应用了根据本公开的实施例的储存设备的固态驱动器(ssd)系统的框图。
225.参考图19，ssd系统3000可以包括主机3100和ssd 3200。ssd3200可以通过信号连接器3001与主机3100交换信号，并且可以通过电源连接器3002接收电力pwr。ssd 3200可以
包括ssd控制器3210、多个闪存(nvm)3221至322n、辅助电源设备3230和缓冲存储器3240。
226.根据本公开的实施例，ssd控制器3210可以执行参考图1描述的存储器控制器200的功能。
227.ssd控制器3210可以响应于从主机3100接收到的信号来控制多个闪存3221至322n。例如，该信号可以是基于主机3100和ssd 3200之间的接口的信号。例如，该信号可以是由以下接口中的至少一种来定义的信号：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、pci快速(pci-e)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子设备(ide)、firewire、通用闪存(ufs)、wi-fi、蓝牙和nvme。
228.辅助电源设备3230可以通过电源连接器3002连接到主机3100。辅助电源设备3230可以从主机3100接收电力pwr并且可以充电。当来自主机3100的供电不顺畅时，辅助电源设备3230可以为ssd3200提供电力。例如，辅助电源设备3230可以位于ssd 3200中或者可以位于ssd 3200外部。例如，辅助电源设备3230可以位于主板上并且可以向ssd 3200提供辅助电力。
229.缓冲存储器3240可以作为ssd 3200的缓冲存储器操作。例如，缓冲存储器3240可以临时存储从主机3100接收的数据，或从多个闪存3221至322n接收的数据，或者可以临时存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括易失性存储器，诸如dram、sdram、ddr sdram、lpddr sdram和gram，或非易失性存储器，诸如fram、reram、stt-mram和pram。
230.图20是图示了应用了根据本公开的实施例的储存设备的用户系统的框图。
231.参考图20，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、储存模块4400和用户接口4500。
232.应用处理器4100可以驱动用户系统4000中包括的组件、操作系统(os)、用户程序等等。例如，应用处理器4100可以包括控制用户系统4000中包括的组件的控制器、接口、图形引擎等等。应用处理器4100可以作为片上系统(soc)而被提供。
233.存储器模块4200可以作为用户系统4000的主存储器、操作存储器、缓冲存储器或高速缓存存储器来操作。存储器模块4200可以包括易失性随机存取存储器(诸如dram、sdram、ddr sdram、ddr2 sdram、ddr3 sdram、lpddr sdarm、lpddr2 sdram和lpddr3 sdram)，或非易失性随机存取存储器(诸如pram、reram、mram和fram)。例如，应用处理器4100和存储器模块4200可以基于封装上封装(pop)来封装并且可以作为一个半导体封装来提供。
234.网络模块4300可以与外部设备通信。例如，网络模块4300可以支持无线通信，诸如码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进、wimax、wlan、uwb、蓝牙和wi-fi。例如，网络模块4300可以被包括在应用处理器4100中。
235.储存模块4400可以存储数据。例如，储存模块4400可以存储从应用处理器4100接收的数据。替代地，储存模块4400可以将存储在储存模块4400中的数据发送到应用处理器4100。例如，储存模块4400可以被实现为非易失性半导体存储元件，诸如相变ram(pram)、磁性ram(mram)、电阻式ram(rram)、nand(与非)闪存、nor闪存和三维nand闪存。例如，储存模
块4400可以被提供作为诸如存储器卡的可移除储存设备(可移除驱动器)，以及用户系统4000的外部驱动器。
236.例如，储存模块4400可以包括多个非易失性存储器设备，并且多个非易失性存储器设备可以与参考图1描述的存储器设备100相同地操作。储存模块4400可以与参考图1描述的储存设备50相同地操作。
237.用户接口4500可以包括用于将数据或指令输入到应用处理器4100或者用于将数据输出到外部设备的接口。例如，用户接口4500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括用户输出接口，诸如液晶显示器(lcd)、有机发光二极管(oled)显示设备、有源矩阵oled(amoled)显示设备、led、扬声器和监视器。

技术特征：
1.一种存储器设备，包括：多个存储器单元，连接到多条字线之中的每条字线；外围电路，被配置为对连接到所述多条字线之中的所选字线的存储器单元执行编程操作；以及控制逻辑，被配置为控制所述外围电路以在执行预编程操作之后，对连接到所述所选字线的所述存储器单元执行所述编程操作，所述预编程操作将连接到相邻字线的存储器单元之中的具有比擦除状态的阈值电压低的过擦除状态的阈值电压的过擦除单元的阈值电压增加到所述擦除状态的阈值电压，其中所述相邻字线是紧邻所述所选字线的字线。2.根据权利要求1所述的存储器设备，其中连接到所述相邻字线的多个存储器单元分别连接到多条位线，其中所述控制逻辑被配置为，在所述预编程操作中，控制所述外围电路以将预编程电压施加到所述相邻字线，将地电压施加到所述多条位线之中的连接到所述过擦除单元的位线，并且将电源电压施加到所述多条位线之中的连接到除所述过擦除单元之外的存储器单元的位线，以及其中所述预编程电压被设置为能够将具有所述过擦除状态的阈值电压的存储器单元的阈值电压增加到所述擦除状态的阈值电压的电平。3.根据权利要求1所述的存储器设备，其中所述预编程操作包括多个编程循环，其中所述多个编程循环中的每个编程循环包括将预编程电压施加到连接到所述相邻字线的存储器单元的步骤和检查连接到所述相邻字线的存储器单元是否被编程到所述擦除状态的验证步骤，以及其中每当编程循环增加时，所述预编程电压增加步进电压。4.根据权利要求3所述的存储器设备，其中所述控制逻辑被配置为通过在所述验证步骤中使用预定的过擦除验证电压来控制所述外围电路执行所述验证操作，以及其中所述过擦除验证电压具有与所述擦除状态的阈值电压之中的最低阈值电压相同的电压电平。5.根据权利要求1所述的存储器设备，其中，在感测连接到所述相邻字线的存储器单元的阈值电压之后，所述控制逻辑被配置为：控制所述外围电路以在执行过擦除单元感测操作之后，对所述过擦除单元执行所述预编程操作，所述过擦除单元感测操作将连接到所述相邻字线的存储器单元之中的具有比过擦除验证电压低的阈值电压的存储器单元确定为所述过擦除单元，以及其中所述过擦除验证电压具有与所述擦除状态的阈值电压之中的最低阈值电压相同的电压电平。6.根据权利要求1所述的存储器设备，其中所述控制逻辑被配置为：控制所述外围电路以在对连接到作为所述相邻字线的第(m+1)字线的存储器单元执行所述预编程操作之后，对连接到作为所述所选字线的第m字线的存储器单元执行所述编程操作，并在对连接到与所述第(m+1)字线相邻的第(m+2)字线的存储器单元执行所述预编程操作之后，对连接到所述第(m+1)字线的存储器单元执行所述编程操作。7.根据权利要求1所述的存储器设备，其中所述控制逻辑控制所述外围电路以在对连
接到第(m+1)字线和与所述第(m+1)字线相邻的第(m+2)字线的存储器单元执行所述预编程操作之后，对连接到作为所述所选字线的第m字线和作为所述相邻字线的所述第(m+1)字线的存储器单元执行所述编程操作，并且当对连接到所述第(m+1)字线的存储器单元的所述编程操作完成时，在对连接到与所述第(m+2)字线相邻的第(m+3)字线和与所述第(m+3)字线相邻的第(m+4)字线的存储器单元执行所述预编程操作之后，对连接到所述第(m+2)字线和所述第(m+3)字线的存储器单元执行所述编程操作。8.根据权利要求1所述的存储器设备，其中所述多个存储器单元被包括在存储器块中，以及其中所述控制逻辑被配置为：在对在所述存储器块中包括的所述多个存储器单元之中的连接到除所述所选字线之外的所有字线的存储器单元执行所述预编程操作之后，对连接到所述所选字线的存储器单元执行所述编程操作。9.根据权利要求1所述的存储器设备，其中所述多个存储器单元包括被编程到多个编程状态之中的任一状态的存储器单元。10.一种存储器设备，包括：多个存储器单元，连接到多条字线之中的每条字线；外围电路，被配置为对连接到所述多条字线之中的所选字线的存储器单元执行编程操作；以及控制逻辑，被配置为控制所述外围电路以在执行预编程操作之后，对连接到所述所选字线的所述存储器单元执行所述编程操作，所述预编程操作将连接到相邻字线的存储器单元之中的具有比擦除状态的阈值电压低的过擦除状态的阈值电压的过擦除单元的阈值电压编程到所述擦除状态的阈值电压，其中所述相邻字线是紧邻所述所选字线的字线。11.根据权利要求10所述的存储器设备，其中连接到所述相邻字线的多个存储器单元分别连接到多条位线，其中所述控制逻辑被配置为，在所述预编程操作中，控制所述外围电路以将预编程电压施加到所述相邻字线，并且将地电压施加到所述多条位线，以及其中所述预编程电压被设置为能够将具有所述过擦除状态的阈值电压的存储器单元的阈值电压增加到所述擦除状态的阈值电压的电平。12.根据权利要求10所述的存储器设备，其中所述预编程操作包括多个编程循环，其中所述多个编程循环中的每个编程循环包括将预编程电压施加到连接到所述相邻字线的存储器单元的步骤和检查连接到所述相邻字线的存储器单元是否被编程到所述擦除状态的验证步骤，以及其中每当编程循环增加时，所述预编程电压增加步进电压。13.根据权利要求12所述的存储器设备，其中所述控制逻辑被配置为通过在所述验证步骤中使用预定的过擦除验证电压来控制所述外围电路执行所述验证操作，以及其中所述过擦除验证电压具有与所述擦除状态的阈值电压之中的最低阈值电压相同的电压电平。14.根据权利要求10所述的存储器设备，其中所述控制逻辑被配置为：控制所述外围电路以在对连接到作为所述相邻字线的第(m+1)字线的存储器单元执行所述预编程操作之
后，对连接到作为所述所选字线的第m字线的存储器单元执行所述编程操作，并在对连接到与所述第(m+1)字线相邻的第(m+2)字线的存储器单元执行所述预编程操作之后，对连接到所述第(m+1)字线的存储器单元执行所述编程操作。15.根据权利要求10所述的存储器设备，其中所述控制逻辑控制所述外围电路以在对连接到第(m+1)字线和与所述第(m+1)字线相邻的第(m+2)字线的存储器单元执行所述预编程操作之后，对连接到作为所述所选字线的第m字线和作为所述相邻字线的所述第(m+1)字线的存储器单元执行所述编程操作，并且当对连接到所述第(m+1)字线的存储器单元的所述编程操作完成时，在对连接到与所述第(m+2)字线相邻的第(m+3)字线和与所述第(m+3)字线相邻的第(m+4)字线的存储器单元执行所述预编程操作之后，对连接到所述第(m+2)字线和所述第(m+3)字线的存储器单元执行所述编程操作。16.根据权利要求10所述的存储器设备，其中所述多个存储器单元被包括在存储器块中，以及其中所述控制逻辑被配置为：在对在所述存储器块中包括的所述多个存储器单元之中的连接到除所述所选字线之外的所有字线的存储器单元执行所述预编程操作之后，对连接到所述所选字线的存储器单元执行所述编程操作。17.一种操作包括连接到多条字线之中的每条字线的多个存储器单元的存储器设备并且对连接到所述多条字线之中的所选字线的存储器单元执行编程操作的方法，所述方法包括：确定连接到相邻字线的存储器单元之中的具有比擦除状态的阈值电压低的过擦除状态的阈值电压的过擦除单元，其中所述相邻字线是紧邻所述所选字线的字线；执行将所述过擦除单元编程到所述擦除状态的预编程操作；以及对连接到所述所选字线的存储器单元执行编程操作。18.根据权利要求17所述的方法，其中确定所述过擦除单元包括将连接到所述相邻字线的存储器单元之中的具有比过擦除验证电压低的阈值电压的存储器单元确定为所述过擦除单元，以及其中所述过擦除验证电压具有与所述擦除状态的阈值电压之中的最低阈值电压相同的电压电平。19.根据权利要求17所述的方法，其中执行所述预编程操作包括将预编程电压施加到连接到所述相邻字线的存储器单元的预编程电压施加步骤和检查连接到所述相邻字线的存储器单元是否被编程到所述擦除状态的验证步骤，其中所述预编程操作包括多个编程循环，每个编程循环包括所述预编程电压施加步骤和所述验证步骤，以及其中每当所述编程循环增加时，所述预编程电压增加步进电压。20.根据权利要求19所述的方法，其中所述验证步骤包括通过使用预定的过擦除验证电压来检查连接到所述相邻字线的存储器单元是否被编程到所述擦除状态，以及其中所述过擦除验证电压具有与所述擦除状态的阈值电压之中的最低阈值电压相同的电压电平。

技术总结
本技术涉及一种存储器设备及其操作方法。根据本公开的实施例，一种存储器设备可以包括：多个存储器单元，连接到每条字线；外围电路，被配置为对连接到所选字线的存储器单元执行编程操作；以及控制逻辑，其被配置为控制外围电路以在执行预编程操作之后，对连接到所选字线的存储器单元执行编程操作，该预编程操作将连接到相邻字线的存储器单元之中的具有比擦除状态的阈值电压低的过擦除状态的阈值电压的过擦除单元的阈值电压增加到擦除状态的阈值电压，其中相邻字线是紧邻所选字线的字线。线。线。


技术研发人员：金在雄
受保护的技术使用者：爱思开海力士有限公司
技术研发日：2022.09.19
技术公布日：2023/8/24