光学封装装置及其制造方法与流程

1.本公开涉及半导体封装技术领域，具体涉及光学封装装置及其制造方法。


背景技术：

2.硅光子(silicon photonics)技术用激光束代替电子信号传输数据，具有高速、低功耗等优点，可应用在光通信相关领域，例如服务器、激光雷达等。
3.现有采用硅光子技术的光学封装装置，利用扇出(fan out)技术实现电连接。但是，扇出结构当中因含有复合性材质，如介电层(pa layer)、重布线层(rdl layers)、铜柱(cu pillar)、模封材料(molding compounds)、玻璃载板(glass carriers)等，在经过多重高温制程后，通常会有热膨胀系数(coefficient of thermal expansion，cte)不匹配(mismatch)导致的翘曲(warpage)状况。翘曲会使扇出结构中不同层次产生移位问题，例如，会使上层的开孔与下层的导电元件无法对齐，产生位置偏移，从而导致导电元件与后续形成于开孔中的线路图案电性连接不可靠，更严重的情况，可能会无法重合造成电性无法导通。


技术实现要素：

4.本公开提出了光学封装装置及其制造方法。
5.第一方面，本公开提供一种光学封装装置，包括：载板；线路层，设置于所述载板上，包括至少两个导电元件；封装层，设置于所述线路层上，具有暴露出所述线路层的开孔；其中，至少一个所述导电元件暴露于所述开孔内，且在俯视方向上所述导电元件的分布中心与所述开孔的中心相互错开。
6.在一些可选的实施方式中，其中，至少一个所述导电元件被所述封装层覆盖。
7.在一些可选的实施方式中，所述光学封装装置还包括：连接垫，设置于所述开孔处，与至少一个所述导电元件电连接。
8.在一些可选的实施方式中，其中，所述连接垫设置在至少一个所述导电元件上。
9.在一些可选的实施方式中，其中，所述连接垫配置为与其它封装装置连接。
10.在一些可选的实施方式中，其中，在俯视方向上所述导电元件的面积之和小于所述开孔的面积。
11.在一些可选的实施方式中，其中，在俯视方向上所述导电元件的分布区域的面积大于所述开孔的面积。
12.在一些可选的实施方式中，其中，所述载板包括电子集成电路eic元件和模封材料，所述eic元件包封于所述模封材料内，所述eic元件与所述线路层电连接。
13.在一些可选的实施方式中，其中，所述载板还包括柱形导电件，所述柱形导电件包封于所述模封材料内；所述光学封装装置还包括：光子集成电路pic元件，设置于所述载板的远离所述线路层的一面，与所述eic元件电连接，并通过所述柱形导电件与所述线路层电连接。
14.第二方面，本公开提供一种制造光学封装装置的方法，包括：提供载板；在所述载板上设置线路层，所述线路层包括至少两个导电元件；在所述线路层上设置封装层，并在所述封装层上制作暴露出所述线路层的开孔，使得，至少一个所述导电元件暴露于所述开孔内，且在俯视方向上所述导电元件的分布中心与所述开孔的中心相互错开。
15.为了解决光学封装装置存在的扇出移位问题，例如因扇出结构翘曲使得上层开孔与下层导电元件产生位置偏移而导致的电性连接不可靠甚至电性无法导通的问题，本公开提供光学封装装置及其制造方法，通过在封装层开孔下方的线路层设置至少两个导电元件，且导电元件的分布中心与开孔的中心相互错开，来确保有效的电性连接，这样，即便开孔移位，也可以保证导电元件中的至少一个暴露于开孔内，从而与后续形成在开孔处的线路图案电性连接，以此提高电性连接的可靠性，解决因扇出移位导致的电性连接不可靠甚至电性无法导通的问题。
附图说明
16.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
17.图1a是根据本公开光学封装装置的一个实施例1a的纵向截面结构示意图；
18.图1b是光学封装装置1a的开孔位置在俯视方向下的结构示意图；
19.图2a是根据本公开光学封装装置的一个实施例2a的纵向截面结构示意图；
20.图2b是光学封装装置2a的开孔位置在俯视方向下的结构示意图；
21.图3是根据本公开光学封装装置的一个实施例3a的纵向截面结构示意图；
22.图4a是根据本公开光学封装装置的一个实施例4a的纵向截面结构示意图；
23.图4b是光学封装装置4a的开孔位置在俯视方向下的结构示意图；
24.图5a是根据本公开光学封装装置的一个实施例5a的纵向截面结构示意图；
25.图5b是光学封装装置5a的开孔位置在俯视方向下的结构示意图；
26.图6是根据本公开一个实施例中导电元件与开孔的面积关系示意图；
27.图7是根据本公开光学封装装置的一个实施例7a的纵向截面结构示意图。
28.附图标记/符号说明：
29.10-载板；11-柱形导电件；12-模封材料；20-线路层；21-导电元件；22-连接垫；30-封装层；31-开孔；40-导电端子；50-电子集成电路(eic)元件；60-光子集成电路(pic)元件；m1-第一面积；m2-第二面积；m3-面积比。
具体实施方式
30.下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
31.应容易理解，本公开中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
32.此外，为了便于描述，本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90
°
或以其他定向)，并且在本文中使用的空间相对描述语可以被同样地相应地解释。
33.本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。
34.本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外，基板可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地，基板可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地，基板可以具有在其中形成的半导体装置或电路。
35.需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本公开可实施的范畴。
36.还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，水平截面可以为对应上视图方向截面。
37.另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
38.采用硅光子技术的光学封装装置，可以利用扇出(fan out)技术和高导电柱(tall pillar)实现电性连接，一种实现方式是，在光子集成电路(photonic integrated circuit，pic)元件上设计重布线层(redistribution layer，rdl)和凸块底金属(under bump metallurgy，ubm)，利用倒装芯片键合(flip-chip bonding，fcb)技术将电子集成电路(electronic integrated circuit，eic)元件与pic元件做结合，然后制作高度约200um的高导电柱(tall pillar)，并以模封(molding)方式做填满支撑，再通过研磨(grinding)磨薄至约100um，以大幅缩短电路径，之后设置载板(substrate)，在载板表面设置c4(controlled collapsed chip connection，可控塌陷芯片焊接)焊球(ball)。
39.但是上述光学封装装置存在扇出移位问题。多重高温制程会导致扇出结构翘曲，使得扇出结构中上层的开孔与下层的导电元件无法对齐，产生位置偏移，从而导致导电元件与后续形成于开孔中的线路图案电性连接不可靠，更严重的情况，可能会无法重合造成
电性无法导通。
40.为了解决上述问题，本公开提供光学封装装置及其制造方法。
41.参考图1a和1b，图1a是根据本公开光学封装装置的一个实施例1a的纵向截面结构示意图，图1b是光学封装装置1a的开孔位置在俯视方向下的结构示意图。如图1a和1b所示，本公开的光学封装装置1a包括：
42.载板10；
43.线路层20，设置于载板10上，包括至少两个导电元件21；
44.封装层30，设置于线路层20上，具有暴露出线路层20的开孔31；
45.其中，至少一个导电元件21暴露于开孔31内，且在俯视方向上导电元件21的分布中心与开孔31的中心相互错开。
46.这里，载板10例如可以是由各种模封材料(molding compound)形成模封载板，其内部和/或表面，可以设置有元件，例如电子集成电路(eic)元件和/或光子集成电路(pic)元件。
47.这里，线路层20例如可以是重布线层(rdl)，包括导电线路和填充导电线路间隙的介电(pa)层。导电元件21例如可以是导电柱(pillar)和/或导通孔(via)等，形成于贯穿介电层的通孔内。其中至少两个导电元件21暴露于线路层20的上表面，配置为用来连接导电线路与后续形成在线路层上表面的其它线路图案。
48.这里，封装层30设置在线路层20上表面，例如可以是一介电层。开孔31开设在封装层30上并暴露出线路层20的上表面。其中，至少一个导电元件21暴露于开孔31内。开孔31内用来形成连接垫或其它线路图案，所形成的连接垫或其它线路图案将与暴露在开孔31内的导电元件21电连接，并通过所连接的导电元件21与下方的导电线路电连接。
49.这里，从俯视方向看，开孔31的面积大于单个导电元件21的面积(截面积)且大于各导电元件21的面积之和。
50.在一些可选的实施方式中，开孔31和导电元件21的俯视形状均为圆形。
51.本公开的光学封装装置1a，通过在开孔31下方对应位置设置至少两个导电元件21，并使导电元件21的分布中心与开孔31的中心在俯视方向(即垂直方向)上相互错开或者说错位，来应对开孔31位置偏移的情况。这样，即便开孔31相对于至少两个导电元件21发生了位置偏移，但只要开孔31与至少两个导电元件21有部分重叠，即，导电元件21中的至少一个暴露于开孔31内，就能够使下方的导电线路通过暴露出的至少一个导电元件21与后续形成在开孔31处的连接垫或其它线路图案电性连接，以此提高电性连接的可靠性，解决因扇出移位导致的电性连接不可靠甚至电性无法导通的问题。
52.参考图2a和2b，图2a是根据本公开光学封装装置的一个实施例2a的纵向截面结构示意图，图2b是光学封装装置2a的开孔位置在俯视方向下的结构示意图。图2a和2b所示的光学封装装置2a类似于图1a和1b所示的光学封装装置1a，不同之处在于，光学封装装置2a还包括：
53.连接垫22，设置于开孔31处，与至少一个导电元件21电连接。
54.这里，连接垫22可以直接设置在至少一个导电元件21上。
55.这里，连接垫22配置为与其它封装装置连接。其它封装装置包括但不限于是以下任意一种：载板、芯片等。
56.参考图3，图3是根据本公开光学封装装置的一个实施例3a的纵向截面结构示意图。图3所示的光学封装装置3a类似于图2a所示的光学封装装置2a，不同之处在于，光学封装装置3a还包括：
57.导电端子40，设置于连接垫22上。
58.这里，导电端子40例如可以是焊球(ball)或凸块(bump)等，用于实现连接垫22与其它封装装置如载板或芯片的电连接及机械连接。
59.参考图4a和4b，图4a是根据本公开光学封装装置的一个实施例4a的纵向截面结构示意图，图4b是光学封装装置4a的开孔位置在俯视方向下的结构示意图。图4a和4b所示的光学封装装置4a类似于图2a和2b所示的光学封装装置2a，不同之处在于：光学封装装置4a中，开孔31和至少两个导电元件21的位置偏移比较大，使得至少一个导电元件21位于开孔31之外而被封装层30覆盖。
60.从图4a和4b中可以看出，至少两个导电元件21中的一部分导电元件21被封装层30覆盖，但另一部分导电元件21仍然暴露于开孔31内。以此，确保导电元件21中的至少一个可与形成在开孔31处的连接垫22电连接，从而提高电性连接的可靠性。
61.参考图5a和5b，图5a是根据本公开光学封装装置的一个实施例5a的纵向截面结构示意图，图5b是光学封装装置5a的开孔位置在俯视方向下的结构示意图。图5a和5b所示的光学封装装置5a类似于图1a和1b所示的光学封装装置1a，不同之处在于：光学封装装置5a中，在俯视方向上各导电元件21的分布区域，即图5b中的虚线圆圈所示的区域，其面积大于开孔31的面积。而光学封装装置1a中，在俯视方向上各导电元件21的分布区域的面积小于或等于开孔31的面积。光学封装装置5a通过增大各导电元件21的分布区域，来应对开孔31的移位，进一步确保导电元件21中的至少一个可与后续形成在开孔31处的连接垫或其它线路图案电连接，从而提高电性连接的可靠性。
62.参考图6，图6是根据本公开一个实施例，例如图1a和1b所示的光学封装装置1a中导电元件21与开孔31的面积关系示意图。图6中，横坐标表示导电元件21的数量，纵坐标表示面积；另外，第一面积m1是指各导电元件21的面积(俯视面积)之和，即金属区域面积；第二面积m2是指开孔31的面积减去第一面积m1后的值，即非金属区域面积；面积比m3是指第二面积m2与第一面积m1的比值，即非金属区域面积与金属区域面积的比值。
63.如图6所示，随着导电元件21的数量增加，m1逐渐增大，m2逐渐减小，m3相应减小。出于提高结合能力和制程能力等方面的考虑，m3的值不应太小，例如不应小于60％，对应于m3的值为60％，导电元件21的数量约为14个。
64.参考图7，图7是根据本公开光学封装装置的一个实施例7a的纵向截面结构示意图。图7所示的光学封装装置7a类似于图2a所示的光学封装装置2a，不同之处在于：
65.光学封装装置7a中，载板10包括电子集成电路(eic)元件50和模封材料12，eic元件50包封于模封材料12内，eic元件50与线路层20电连接。
66.在一些可选的实施方式中，载板10还包括至少一个柱形导电件11，柱形导电件11包封于模封材料12内；以及，光学封装装置7a还包括：
67.光子集成电路(pic)元件60，设置于载板10的远离线路层20的一面，与eic元件50电连接，并通过柱形导电件11与线路层20电连接。
68.在一些可选的实施方式中，封装层30的表面设置有导电端子40，例如焊球或者凸
块，用来对接其它封装装置例如载板或芯片等。
69.这里，光学封装装置7a是一种采用硅光子技术的光学封装装置，其实现方式可以是：利用扇出(fan out)技术，在pic元件60上设计重布线层和凸块底金属(ubm)，利用倒装芯片键合(fcb)技术将eic元件50与pic元件60做结合，然后制作柱形导电件11，例如高度约200um的高导电柱(tall pillar)作为导电体，并以模封(molding)方式做填满支撑，再通过研磨磨薄至约100um，大幅缩短电路径；这里eic元件50和柱形导电件11被模封材料12包封，构成上述的载板10；之后，在载板10上设置线路层20和封装层30，在封装层30表面设置导电端子40例如c4焊球，以用于连接其它封装装置例如载板或芯片等。
70.在一些可选的实施方式中，光学封装装置7a的局部的纵向截面结构可参考图2a和图3，如图2a和图3所示，线路层20设置于载板10上，包括至少两个导电元件21；封装层30设置于线路层20上，具有暴露出线路层20的开孔31，且至少一个导电元件21暴露于开孔31内；并且，开孔31处设置有连接垫22；其中，导电端子40设置于封装层30的开孔31处的连接垫22上，与线路层20中的导电元件21电连接，从而通过线路层20和柱形导电件11实现与pic元件60的电连接。
71.该光学封装装置7a利用tall pillar/fan out技术实现电连接，相对于w/b(wire bond，引线键合)技术，可缩短电路径以降低电感效应，从而大幅减低阻抗，达到适用高速高频应用场景的目的，例如传输速率大于400gbps的应用场景。
72.结合图2a、图3和图7所示，该光学封装装置7a通过在封装层30的开孔31下方的线路层20对应位置设置至少两个导电元件21，且导电元件21的分布中心与开孔31的中心相互错开，来确保有效的电性连接，这样，即便开孔31因翘曲而移位，也可以保证导电元件21中的至少一个暴露于开孔31内，从而与后续形成在开孔31处的线路图案如连接垫22电连接，以此提高电性连接的可靠性，从而解决因扇出移位导致的电性连接不可靠甚至电性无法导通的问题。
73.为便于理解和实施本公开方案，本公开还提供制造光学封装装置的方法。参考图1a，根据本公开制造光学封装装置的方法一个实施例，包括以下步骤：
74.s1、提供载板10；
75.s2、在载板10上设置线路层20，线路层20包括至少两个导电元件21；
76.s3、在线路层20上设置封装层30，并在封装层30上制作暴露出线路层20的开孔31，使得，至少一个导电元件21暴露于开孔31内，且在俯视方向上导电元件21的分布中心与开孔31的中心相互错开。
77.关于本公开的方法实施例的更详细的介绍，可以参考前文如图1a至图7所示实施例对于本公开的光学封装装置的描述，此处不再详细赘述。
78.综上，本公开提供光学封装装置及其制造方法，通过在开孔对应位置设置至少两个导电元件，且导电元件的分布中心与开孔的中心相互错开，来确保有效的电性连接，以此解决扇出移位导致的电性连接不可靠甚至电性无法导通的问题。
79.尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可
存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。

技术特征：
1.一种光学封装装置，包括：载板；线路层，设置于所述载板上，包括至少两个导电元件；封装层，设置于所述线路层上，具有暴露出所述线路层的开孔；其中，至少一个所述导电元件暴露于所述开孔内，且在俯视方向上所述导电元件的分布中心与所述开孔的中心相互错开。2.根据权利要求1所述的光学封装装置，其中，至少一个所述导电元件被所述封装层覆盖。3.根据权利要求1所述的光学封装装置，还包括：连接垫，设置于所述开孔处，与至少一个所述导电元件电连接。4.根据权利要求3所述的光学封装装置，其中，所述连接垫设置在至少一个所述导电元件上。5.根据权利要求3所述的光学封装装置，其中，所述连接垫配置为与其它封装装置连接。6.根据权利要求1所述的光学封装装置，其中，在俯视方向上所述导电元件的面积之和小于所述开孔的面积。7.根据权利要求1所述的光学封装装置，其中，在俯视方向上所述导电元件的分布区域的面积大于所述开孔的面积。8.根据权利要求1所述的光学封装装置，其中，所述载板包括电子集成电路eic元件和模封材料，所述eic元件包封于所述模封材料内，所述eic元件与所述线路层电连接。9.根据权利要求8所述的光学封装装置，其中，所述载板还包括柱形导电件，所述柱形导电件包封于所述模封材料内；所述光学封装装置还包括：光子集成电路pic元件，设置于所述载板的远离所述线路层的一面，与所述eic元件电连接，并通过所述柱形导电件与所述线路层电连接。10.一种制造光学封装装置的方法，包括：提供载板；在所述载板上设置线路层，所述线路层包括至少两个导电元件；在所述线路层上设置封装层，并在所述封装层上制作暴露出所述线路层的开孔，使得，至少一个所述导电元件暴露于所述开孔内，且在俯视方向上所述导电元件的分布中心与所述开孔的中心相互错开。

技术总结
本公开提出了光学封装装置及其制造方法，通过在封装层开孔下方的线路层设置至少两个导电元件，且导电元件的分布中心与开孔的中心相互错开，来确保有效的电性连接，这样，即便开孔移位，也可以保证导电元件中的至少一个暴露于开孔内，从而与后续形成在开孔处的线路图案电性连接，以此提高电性连接的可靠性，解决因扇出移位导致的电性连接不可靠甚至电性无法导通的问题。导通的问题。导通的问题。


技术研发人员：林桎苇 吕美如 黄裕盛 陈纪翰
受保护的技术使用者：日月光半导体制造股份有限公司
技术研发日：2022.02.10
技术公布日：2023/8/24