像素电路及其驱动方法、显示面板与流程

1.本文涉及但不限于显示技术领域，尤指一种像素电路及其驱动方法、显示面板。


背景技术：

2.在显示领域，有机电致发光二极管(oled，organic light-emitting diode)具有自发光、对比度高、能耗低、视角广、响应速度快、可用于挠曲性面板、使用温度范围广等特点，具有广阔的发展前景。


技术实现要素：

3.以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
4.本公开实施例提供了一种像素电路及其驱动方法、显示面板。
5.一方面，本公开实施例提供一种像素电路，用于驱动发光元件发光。所述像素电路包括：数据写入子电路、驱动子电路、发光控制子电路、存储子电路以及补偿子电路。所述数据写入子电路，与数据线、第一扫描线和第一节点电连接，配置为在所述第一扫描线的控制下，向所述第一节点提供所述数据线传输的数据信号。所述存储子电路与所述第一节点和第三节点电连接，配置为存储所述数据信号。所述发光控制子电路，与第一电源线、发光控制线和第二节点电连接，配置为在一帧的显示时段，在所述发光控制线的控制下，向所述第二节点提供所述第一电源线传输的第一电源信号。所述第二节点还与第一信号线电连接，所述第一信号线配置为在一帧的空闲时段，向所述第二节点提供第三电源信号。所述驱动子电路，与所述第一节点、所述第二节点和所述第三节点电连接，配置为在所述第一节点的控制下，利用所述第二节点提供的第一电源信号或第三电源信号向所述第三节点提供驱动电流。所述第三节点与所述发光元件电连接。所述补偿子电路与感测线、第二扫描线和所述第三节点电连接，配置为在所述第二扫描线的控制下，采集所述第三节点的驱动电流，以实现外部补偿。
6.在一些示例性实施方式中，所述第一信号线配置为在随机一帧的空闲时段，向所述第二节点提供第三电源信号。
7.在一些示例性实施方式中，所述第三电源信号与所述第一电源信号相同。
8.在一些示例性实施方式中，所述发光控制线配置为在一帧的显示时段，提供脉宽调制信号。
9.在一些示例性实施方式中，所述数据写入子电路包括：扫描晶体管。所述扫描晶体管的控制极与所述第一扫描线电连接，所述扫描晶体管的第一极与所述数据线电连接，所述扫描晶体管的第二极与所述第一节点电连接。
10.在一些示例性实施方式中，所述驱动子电路包括：驱动晶体管。所述驱动晶体管的控制极与所述第一节点电连接，所述驱动晶体管的第一极与所述第二节点电连接，所述驱动晶体管的第二极与所述第三节点电连接。
11.在一些示例性实施方式中，所述存储子电路包括：存储电容。所述存储电容的第一极板与所述第一节点电连接，所述存储电容的第二极板与所述第三节点电连接。
12.在一些示例性实施方式中，所述补偿子电路包括：感测晶体管。所述感测晶体管的控制极与所述第二扫描线电连接，所述感测晶体管的第一极与所述感测线电连接，所述感测晶体管的第二极与所述第三节点电连接。
13.在一些示例性实施方式中，所述发光控制子电路包括：发光控制晶体管。所述发光控制晶体管的控制极与所述发光控制线电连接，所述发光控制晶体管的第一极与所述第一电源线电连接，所述发光控制晶体管的第二极与所述第二节点电连接。
14.另一方面，本公开实施例提供一种像素电路的驱动方法，应用于如上所述的像素电路，所述驱动方法包括：在每一帧的显示阶段，数据写入子电路在第一扫描线的控制下，向第一节点提供数据线传输的数据信号，存储子电路存储所述数据信号，发光控制子电路在发光控制线的控制下，向第二节点提供第一电源信号，驱动子电路在所述第一节点的控制下，向第三节点提供驱动电流；在一帧的空闲阶段，第一信号线向所述第二节点提供第三电源信号，补偿子电路在第二扫描线的控制下，采集第三节点的驱动电流，以实现外部补偿。
15.另一方面，本公开实施例提供一种显示面板，包括：多个如上所述的像素电路、多个补偿控制电路以及多条第一信号线；至少一条第一信号线与多个像素电路电连接。所述补偿控制电路与第一控制线、第三电源线和第一信号线电连接，配置为在所述第一控制线的控制下，向所述第一信号线提供所述第三电源线传输的第三电源信号。
16.在一些示例性实施方式中，一条第一信号线与一行像素电路电连接，多个补偿控制电路与多条第一信号线一一对应电连接。
17.在一些示例性实施方式中，所述补偿控制电路包括：第一控制晶体管。所述第一控制晶体管的控制极与所述第一控制线电连接，所述第一控制晶体管的第一极与所述第三电源线电连接，所述第一控制晶体管的第二极与所述第一信号线电连接。
18.在一些示例性实施方式中，一条第一信号线电连接的补偿控制电路所电连接的第一控制线和与所述第一信号线电连接的像素电路电连接的第一扫描线或第二扫描线电连接。
19.在一些示例性实施方式中，所述显示面板还包括：多个级联的扫描驱动电路；任一级扫描驱动电路，配置为在每一帧的显示时段通过所述第一扫描线给一行像素电路提供扫描驱动信号，以及在随机一帧的空闲时段通过所述第二扫描线给所述一行像素电路提供感测驱动信号。
20.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
21.附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
22.图1为本公开至少一实施例的像素电路的示意图；
23.图2为本公开至少一实施例的像素电路的等效电路图；
24.图3为本公开至少一实施例的显示面板的结构示意图；
25.图4为本公开至少一实施例的显示面板的扫描驱动电路、补偿控制电路和像素电路的连接示意图；
26.图5为本公开至少一实施例的补偿控制电路的等效电路图；
27.图6为本公开至少一实施例的像素电路的工作时序图；
28.图7为本公开至少一实施例的显示面板的扫描驱动电路的示意图；
29.图8为本公开至少一实施例的显示面板的扫描驱动电路的等效电路图。
具体实施方式
30.下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为一种或多种形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
31.在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
32.本公开中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。
33.在本公开中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
34.在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。其中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有一种或多种功能的元件等。
35.在本公开中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏极)与源电极(源电极端子、源区域或源极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。在本公开中，沟道区域是指电流主要流过的区域。
36.在本公开中，为区分晶体管除栅电极之外的两极，将其中一个电极称为第一极，另
一电极称为第二极，第一极可以为源电极或者漏电极，第二极可以为漏电极或源电极，另外，将晶体管的栅电极称为控制极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本公开中，“源电极”和“漏电极”可以互相调换。
37.在本公开中，“平行”是指两条直线形成的角度为-10
°
以上且10
°
以下的状态，因此，也包括该角度为-5
°
以上且5
°
以下的状态。另外，“垂直”是指两条直线形成的角度为80
°
以上且100
°
以下的状态，因此，也包括85
°
以上且95
°
以下的角度的状态。
38.在本公开中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
39.本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。
40.图1为本公开至少一实施例的像素电路的示意图。在一些示例性实施方式中，如图1所示，本实施例的像素电路可以包括：驱动子电路101、数据写入子电路102、存储子电路103、补偿子电路104以及发光控制子电路105。其中，数据写入子电路102可以与数据线dl、第一扫描线gl1和第一节点n1电连接，配置为在第一扫描线gl1的控制下，向第一节点n1提供数据线dl传输的数据信号。存储子电路103可以与第一节点n1和第三节点n3电连接，配置为存储数据信号。发光控制子电路105可以与第一电源线vdd、发光控制线eml和第二节点n2电连接，配置为在一帧的显示时段，在发光控制线eml的控制下，向第二节点n2提供第一电源线vdd传输的第一电源信号。第二节点n2还可以与第一信号线l1电连接。第一信号线l1配置为在一帧的空闲时段，向第二节点n2提供第三电源信号。驱动子电路101可以与第一节点n1、第二节点n2和第三节点n3电连接，配置为在第一节点n1的控制下，利用第二节点n2提供的第一电源信号或第三电源信号向第三节点n3提供驱动电流。补偿子电路104可以与感测线sel、第二扫描线gl2和第三节点n3电连接，配置为在第二扫描线gl2的控制下，采集第三节点n3的驱动电流，以实现外部补偿。发光元件el的第一电极与第三节点n3电连接，第二电极与第二电源线vss电连接。在一些示例中，发光元件el的第一电极可以为阳极，第二电极可以为阴极。然而，本实施例对此并不限定。
41.在本公开实施例中，“一帧”可以包括依次进行的显示时段和空闲(blanking)时段，例如在显示时段栅极驱动电路输出显示驱动信号，该显示驱动信号可以驱动显示面板从第一行到最后一行完成完整的一幅图像的扫描显示，在空闲时段中栅极驱动电路输出空闲输出信号，该空闲输出信号可以用于驱动显示面板中的某一行子像素中的感测晶体管，以完成该行子像素的外部补偿。
42.在一些示例性实施方式中，第一信号线可以配置为在随机一帧的空闲时段向第二节点提供第三电源信号。换言之，本实施例可以采用随机补偿的方式。然而，本实施例对此并不限定。在另一些示例中，本实施例可以采用逐行顺序补偿的方式。
43.在本示例性实施方式中，在对oled显示面板中的子像素进行补偿时，通过设置补偿子电路采集驱动电流来进行外部补偿。在一些示例中，在进行外部补偿时，可以由移位寄存器单元构成的栅极驱动电路向显示面板中的子像素分别提供用于扫描晶体管的扫描驱动信号和用于感测晶体管的感测驱动信号，其中栅极驱动电路提供的感测驱动信号可以是逐行顺序扫描的或者可以是随机扫描的。例如，逐行顺序扫描可以为在第一帧的空闲时段
输出用于显示面板的第一行子像素的感测驱动信号，在第二帧的空闲时段输出用于显示面板的第二行子像素的感测驱动信号，依次类推完成对显示面板的逐行顺序补偿。然而，逐行顺序的外部补偿方案可能产生显示不良问题，例如，在进行多帧的扫描显示过程中有一条逐行移动的扫描线，或者，由于外部补偿的时间点的差异会造成显示面板不同区域的亮度差异较大，从而造成显示面板的不同区域的亮度不均匀。在本示例中，随机补偿是指区别于逐行顺序补偿的一种外部补偿方法，在某一帧的空闲时段可以随机输出对应于显示面板中任意一行的子像素的感测驱动信号。随机补偿可以改善逐行顺序扫描可能产生的显示不良情况。在一些示例中，扫描驱动信号可以由第一扫描线传输，感测驱动信号可以由第二扫描线传输。
44.本示例性实施方式提供的像素电路可以实现随机补偿。当补偿子电路在空闲时段进行随机感测时，第一信号线可以向第二节点提供第三电源信号，以支持补偿子电路采集驱动电流，实现随机外部补偿。
45.在一些示例性实施方式中，第三电源信号与第一电源信号可以相同。例如，第一电源信号和第三电源信号可以为电压值相同的高电平信号。然而，本实施例对此并不限定。例如，第一电源信号的电压值和第三电源信号的电压值可以不同。
46.在一些示例性实施方式中，发光控制线配置为在一帧的显示阶段，提供脉宽调制信号(pwm，pulse width modulation)。本示例中，通过发光控制线提供脉宽调制信号，可以实现脉冲调光，从而实现补偿兼容脉冲调光的像素电路。
47.在一些示例性实施方式中，第一电源线vdd可以持续提供高电平的第一电源信号，第二电源线vss可以持续提供低电平的第二电源信号。
48.图2为本公开至少一实施例的像素电路的等效电路图。在一些示例性实施方式中，如图2所示，数据写入子电路102可以包括：扫描晶体管t1。补偿子电路104可以包括感测晶体管t2。驱动子电路101可以包括：驱动晶体管t3。发光控制子电路105可以包括发光控制晶体管t4。存储子电路103可以包括：存储电容cst。
49.如图2所示，驱动晶体管t3的控制极与第一节点n1电连接，驱动晶体管t3的第一极与第二节点n2电连接，驱动晶体管t3的第二极与第三节点n3电连接。扫描晶体管t1的控制极与第一扫描线gl1电连接，扫描晶体管t1的第一极与数据线dl电连接，扫描晶体管t1的第二极与第一节点n1电连接。存储电容cst的第一极板与第一节点n1电连接，存储电容cst的第二极板与第三节点n3电连接。感测晶体管t2的控制极与第二扫描线gl2电连接，感测晶体管t2的第一极与感测线sel电连接，感测晶体管t2的第二极与第三节点n3电连接。发光控制晶体管t4的控制极与发光控制线eml电连接，发光控制晶体管t4的第一极与第一电源线vdd电连接，发光控制晶体管t4的第二极与第二节点n2电连接。发光元件el的第一电极与第三节点n3电连接，发光元件el的第二电极与第二电源线vss电连接。第一信号线l1与第二节点n2电连接。
50.在本示例中，第一节点n1为扫描晶体管t1、存储电容cst和驱动晶体管t3的连接点。第二节点n2为驱动晶体管t3、发光控制晶体管t4和第一信号线l1的连接点。第三节点n3为驱动晶体管t3、存储电容cst、感测晶体管t2和发光元件el的连接点。
51.在一些示例性实施方式中，像素电路的多个晶体管可以为n型晶体管，或者可以是p型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难
度，提高产品的良率。在一些可能的实现方式中，像素电路中的多个晶体管可以包括p型晶体管和n型晶体管。本实施例对此并不限定。
52.在一些示例性实施方式中，像素电路中的晶体管t1至t4可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(ltps，low temperature poly-silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(ltpo，low temperature polycrystalline oxide)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
53.图3为本公开至少一实施例的显示面板的示意图。在一些示例性实施方式中，如图3所示，显示面板可以包括：时序控制器11、数据驱动器12、栅驱动电路以及子像素阵列15。栅驱动电路例如可以包括第一驱动电路13和第二驱动电路14。子像素阵列15位于显示区域，可以包括规则排布的多个子像素px。每个子像素px可以包括像素电路和与像素电路连接的发光元件。栅驱动电路可以位于显示区域外围的周边区域。第一驱动电路13可以包括多个级联的扫描驱动电路和多个补偿控制电路。扫描驱动电路可以配置为沿第一扫描线将扫描驱动信号提供到子像素px，或者沿第二扫描线将感测驱动信号提供到子像素px。补偿控制电路与扫描驱动电路和第一信号线电连接。补偿控制电路配置为在扫描驱动电路的输出信号的控制下，向第一信号线提供第一电源信号。多条第一信号线l11至l1e可以与多行子像素px的像素电路一一对应电连接。即一条第一信号线与一行子像素px的像素电路电连接。第二驱动电路14可以包括多个级联的发光驱动电路，配置为沿发光控制线将发光控制信号提供到子像素px。数据驱动器12配置为沿数据线将数据信号提供到子像素px。时序控制器11配置为控制第一驱动电路13、第二驱动电路14和数据驱动器12。
54.在一些示例性实施方式中，时序控制器11可以将适于数据驱动器12的规格的灰度值和控制信号提供到数据驱动器12；时序控制器11可以将适于第一驱动电路13的规格的时钟信号、起始信号等提供到第一驱动电路13；时序控制器11可以将适于第二驱动电路14的规格的时钟信号、起始信号等提供到第二驱动电路14。数据驱动器12可以利用从时序控制器11接收的灰度值和控制信号来产生将提供到多条数据线dl1至dlr的数据电压。例如，数据驱动器12可以利用时钟信号对灰度值进行采样，并且以子像素行为单位将与灰度值对应的数据信号施加到数据线dl1至dlr。第一驱动电路13可以通过从时序控制器11接收的时钟信号、起始信号等来产生将提供到多条第一扫描线gl11至gl1m的扫描驱动信号。例如，第一驱动电路13可以将具有导通电平脉冲的扫描驱动信号顺序地提供到第一扫描线。在一些示例中，第一驱动电路13可以包括多个级联的扫描驱动电路，可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描初始信号传输到下一级电路的方式产生扫描驱动信号。第二驱动电路14可以通过从时序控制器11接收的时钟信号、起始信号等来产生将提供到发光控制线eml1至emlo的发光控制信号。例如，第二驱动电路14可以将具有截止电平脉冲的发光控制信号顺序地提供到发光控制线。第二驱动电路14可以包括多个级联的发光驱动电路，以在时钟信号的控制下顺序地将截止电平脉冲形式提供的发光初始信号传输到下一级电路的方式产生发光控制信号。其中，e、r、m和o均为自然数。
55.在一些示例性实施方式中，数据驱动器12可以设置在单独的芯片或印刷电路板上，以通过在衬底基板的绑定区域设置的信号接入引脚连接到子像素。例如，数据驱动器12可以采用玻璃上芯片、塑料上芯片、膜上芯片等形成设置在衬底基板上。时序控制器11可以与数据驱动器12分开设置或者与数据驱动器12一体设置。然而，本实施例对此并不限定。
56.在一些示例性实施方式中，第一驱动电路13和第二驱动电路14可以直接设置在衬底基板上。第一驱动电路13和第二驱动电路14可以在形成子像素的像素电路的工艺中与子像素一起形成。然而，本实施例对此并不限定。
57.图4为本公开至少一实施例的显示面板的扫描驱动电路、补偿控制电路和像素电路的连接示意图。图4中以一级扫描驱动电路23、一个补偿控制电路22和一个像素电路21为例进行示意。
58.在一些示例性实施方式中，如图4所示，补偿控制电路22可以与扫描驱动电路23、第三电源线v3和第一信号线l1电连接，配置为在扫描驱动电路23的输出信号的控制下，向第一信号线l1提供第三电源线v3传输的第三电源信号。第一信号线l1可以沿子像素行方向延伸，并与一行像素电路21的第二节点n2电连接。扫描驱动电路23可以与第一扫描线gl1和第二扫描线gl2电连接，配置为通过第一扫描线gl1给扫描晶体管t1提供扫描驱动信号，通过第二扫描线gl2给感测晶体管t2提供感测驱动信号。在一些示例中，第三电源线v3和第一电源线vdd电连接，提供相同的信号。然而，本实施例对此并不限定。例如，第三电源线v3提供的第三电源信号不同于第一电源线vdd提供的第一电源信号。
59.图5为本公开至少一实施例的补偿控制电路的等效电路图。在一些示例性实施方式中，如图5所示，补偿控制电路22可以包括：第一控制晶体管t5。第一控制晶体管t5的控制极与第一控制线cnl电连接，第一控制晶体管t5的第一极与第三电源线v3电连接，第一控制晶体管t5的第二极与第一信号线l1电连接。在一些示例中，第一扫描线gl1、第二扫描线gl2和第一控制线cnl可以电连接，即接收相同的信号。然而，本实施例对此并不限定。
60.图5示出了补偿控制电路的示例性结构，本领域技术人员容易理解的是，补偿控制电路的实现方式并不限定于此，只要能够实现其功能即可。
61.图6为本公开至少一实施例的像素电路的工作时序图。以图5中提供的像素电路和补偿控制电路的晶体管均为n型薄膜晶体管为例进行说明。在本示例中，以对子像素进行随机补偿为例进行说明。如图5所示，本示例涉及的像素电路21可以包括：4个晶体管(即晶体管t1至t4)和1个电容单元(即存储电容cst)。本示例的像素电路与6个输入端(即数据线dl、第一扫描线gl1、第二扫描线gl2、发光控制线eml、感测线sel、第一信号线l1)和3个电源端(即第一电源线vdd、第二电源线vss和第三电源线v3)电连接。本示例涉及的补偿控制电路22可以包括：1个晶体管(即晶体管t5)。其中，第一电源线vdd和第三电源线v3可以持续提供高电平信号，第二电源线vss可以持续提供低电平信号。
62.在一些示例中，如图6所示，在每两帧显示时段之间的空闲时段，可以完成对一行子像素的补偿操作，例如，完成对一行子像素的驱动晶体管的阈值电压vth以及迁移率的侦测，以在显示时段使用侦测到的数据得到补偿数据信号完成显示。如图6所示，在第k帧显示时段d(k)和第k+1帧的显示时段d(k+1)之间的空闲时段b(k)，对第i+1行子像素进行随机补偿，在空闲时段b(k+1)对第i行子像素进行随机补偿。其中，i为正整数。
63.下面以第i行子像素的像素电路的工作过程为例进行说明。如图6所示，在第i行子
像素的显示时段d(k)可以包括：数据写入阶段和发光阶段。
64.在数据写入阶段，第一扫描线gl1(i)和第二扫描线gl2(i)提供高电平信号，扫描晶体管t1和感测晶体管t2导通。扫描晶体管t1导通，将数据线dl提供的数据信号写入驱动晶体管t3的控制极(即第一节点n1)，并对存储电容cst充电，使得存储电容cst存储写入的数据信号。感测晶体管t2导通，可以将感测线sel提供的复位电压提供至发光元件el的第一电极，对发光元件el的第一电极进行复位。发光控制线eml(i)提供低电平信号，发光控制晶体管t4截止。第一控制线cnl(i)提供高电平信号，与第i行像素电路连接的补偿控制电路的第一控制晶体管t5导通，向第一信号线l(i)提供第三电源信号。在本阶段，发光元件el不发光。
65.在发光阶段，第一扫描线gl1(i)和第二扫描线gl2(i)提供低电平信号，扫描晶体管t1和感测晶体管t2截止。发光控制线eml(i)提供高电平信号，发光控制晶体管t4导通。第一电源线vdd提供的高电平的第一电源信号传输至驱动晶体管t3的第一极，驱动晶体管t3向发光元件el提供驱动电流，以驱动发光元件el发光。在本示例中，发光控制线eml(i)提供脉宽调制信号，可以根据脉宽调制信号的占空比来调整发光控制晶体管t4的导通状态，从而控制在发光阶段内发光元件el的发光时长。例如，在发光阶段，可以在脉宽调制信号为高电平时控制发光元件el发光，在低电平时控制发光元件el不发光，从而实现脉冲调光。在一些示例中，在发光元件el的灰阶调整过程中，脉宽调制信号的占空比可以与灰阶相对应，例如，最高灰阶对应占空比为100％，最低灰阶对应占空比为0。占空比为一个脉冲循环内，高电平时长在脉冲循环总时长所占的比例。在本阶段中，第一控制线cnl(i)提供低电平信号，第一控制晶体管t5截止。由于第一信号线l1(i)与第i行像素电路的第二节点n2电连接，因此，第一信号线l1(i)的电压可以根据发光控制线eml(i)的控制发生变化。在本阶段中，第一信号线l1(i)可以在发光控制线eml(i)的控制下输出脉宽调制信号。
66.在一些示例中，如图6所示，在空闲阶段b(k+1)，第一控制线cnl(i)、第一扫描线gl1(i)和第二扫描线gl2(i)提供高电平信号，扫描晶体管t1、感测晶体管t2和第一控制晶体管t5导通。扫描晶体管t1导通，将数据线dl提供的测试数据电压写入驱动晶体管t3的控制极(即第一节点n1)。第一控制晶体管t5导通，向第一信号线l1(i)提供第三电源信号。驱动晶体管t3可以利用第三电源信号向发光元件el提供驱动电流。感测晶体管t2导通，通过感测晶体管t2读取驱动晶体管t3的第二极(即第三节点n3)处的电信号，并通过感测线sel输出。例如，可以利用外界电路通过输出的电信号对驱动晶体管t3的迁移率进行补偿。
67.在本示例中，在随机一帧的空闲时段，在第一扫描线和第二扫描线的控制下，感测晶体管采集第三节点的驱动电流时，第一信号线可以向第二节点提供第三电源信号，以保证驱动电流的产生，支持实现随机补偿。在一帧的显示时段，第二节点在发光控制线的控制下，可以提供脉宽调制信号，从而实现脉冲调光。如此一来，本实施例提供的像素电路可以实现外部随机补偿并兼容脉冲调光，而且简单可靠。
68.在一些示例性实施方式中，可以利用扫描驱动电路向第一扫描线、第二扫描线和第一控制线提供输出信号，以保证实现随机补偿。
69.图7为本公开至少一实施例的显示面板的扫描驱动电路的示意图。在一些示例性实施方式中，如图7所示，本实施例的扫描驱动电路可以包括：感测输入子电路231、显示输入子电路232、复位子电路233、控制子电路234以及输出子电路235。感测输入子电路231配
置为在选择控制信号端oe、第二输入信号端stu2和第一时钟信号端clka的控制下，控制第一控制节点q的电位。显示输入子电路232配置为在第一输入信号端stu1的控制下，向第一控制节点q提供第三电压线vgh1传输的第三电压信号。复位子电路233配置为在全局复位信号端trst或显示复位信号端std的控制下，对第一控制节点q进行复位，还配置为在第二控制节点qa或第三控制节点qb的控制下，对第五控制节点n进行复位。控制子电路234配置为控制第一控制节点q、第二控制节点qa和第三控制节点qb的电位。输出子电路235配置为在第一控制节点q、第二控制节点qa和第三控制节点qb的控制下，从移位输出端cr输出移位信号，从第一输出端outa输出第一输出信号，从第二输出端outb输出第二输出信号。
70.在一帧的显示时段，输出子电路235通过移位输出端cr输出的移位信号可以提供至下一级扫描驱动电路作为提供给第一输入端的第一输入信号，从而完成显示扫描的逐行移位。通过第一输出端outa输出的第一输出信号和通过第二输出端outb输出的第二输出信号可以配置为驱动显示面板中的某一行子像素。在一些示例中，扫描驱动电路的第二输出端outb可以与第一扫描线、第二扫描线和第一控制线电连接。然而，本实施例对此并不限定。
71.图8为本公开至少一实施例的显示面板的扫描驱动电路的等效电路图。在一些示例性实施方式中，如图8所示，感测输入子电路231可以包括：第一晶体管m1、第二晶体管m2、第三晶体管m3和第一电容c1。显示输入子电路232可以包括：第四晶体管m4。复位子电路233可以包括：第五晶体管m5、第六晶体管m6、第七晶体管m7和第八晶体管m8。控制子电路234可以包括：第九晶体管m9至第十五晶体管m15。输出子电路235可以包括：第十六晶体管m16至第二十四晶体管m24、第二电容c2和第三电容c3。
72.在一些示例中，如图8所示，第一晶体管m1的控制极与选择控制信号端oe电连接，第一晶体管m1的第一极与第二输入信号端stu2电连接，第一晶体管m1的第二极与第四控制节点h电连接。第四控制节点h的电平(例如高电平)可以从一帧的显示时段保持至该帧的空闲时段。第二晶体管m2的控制极与第四控制节点h电连接，第二晶体管m2的第一极与第一时钟信号线clka电连接，第二晶体管m2的第二极与第五控制节点n电连接。例如，在一帧的空闲时段，当第一时钟信号线clka提供的第一时钟信号为高电平时，第二晶体管m2可以将高电平信号传输至第五控制节点n，从而使得第五控制节点n变为高电平。第三晶体管m3的控制极与第五控制节点n电连接，第三晶体管m3的第一极与第一电压线vgl1电连接，第三晶体管m3的第二极与第一控制节点q电连接。第一电容c1的第一极板与第四控制节点h电连接，第二极板与第五控制节点n电连接。第四晶体管m4的控制极与第一输入信号端stu1电连接，第四晶体管m4的第一极与第三电压线vgh1电连接，第四晶体管m4的第二极与第一控制节点q电连接。
73.在一些示例中，如图8所示，第五晶体管m5的控制极与第二控制节点qa电连接，第五晶体管m5的第一极与第五控制节点n电连接，第五晶体管m5的第二极与第一电压线vgl1电连接。第五晶体管m5配置为在第二控制节点qa的控制下，对第五控制节点n进行复位。第六晶体管m6的控制极与第三控制节点qb电连接，第六晶体管m6的第一极与第五控制节点n电连接，第六晶体管m6的第二极与第一电压线vgl1电连接。第六晶体管m6配置为在第三控制节点qb的控制下，对第五控制节点n进行复位。第七晶体管m7的控制极与全局复位信号端trst电连接，第七晶体管m7的第一极与第一控制节点q电连接，第七晶体管m7的第二极与第
一电压线vgl1电连接。第七晶体管m7配置为在全局复位信号端trst的控制下，对第一控制节点q进行复位。第八晶体管m8的控制极与显示复位信号端std电连接，第八晶体管m8的第一极与第一控制节点q电连接，第八晶体管m8的第二极与第一电压线vgl1电连接。第八晶体管m8配置为在显示复位信号端std的控制下，对第一控制节点q进行复位。
74.在一些示例中，如图8所示，第九晶体管m9的控制极和第一极与第四电压线vgh2电连接，第九晶体管m9的第二极与第二控制节点qa电连接。第九晶体管m9配置为在第四电压线vgh2的控制下，控制第二控制节点qa的电位。第十晶体管m10的控制极与第一控制节点q电连接，第十晶体管m10的第一极与第二控制节点qa电连接，第十晶体管m10的第二极与第一电压线vgl1电连接。第十晶体管m10配置为在第一控制节点q的控制下，向第二控制节点qa提供第一电压信号。第十一晶体管m11的控制极与第二控制节点qa电连接，第十一晶体管m11的第一极与第一电压线vgl1电连接，第十一晶体管m11的第二极与第一控制节点q电连接。第十一晶体管m11配置为在第二控制节点qa的控制下，向第一控制节点q提供第一电压信号。第十二晶体管m12的控制极与第三控制节点qb电连接，第十二晶体管m12的第一极与第一电压线vgl1电连接，第十二晶体管m12的第二极与第一控制节点q电连接。第十二晶体管m12配置为在第三控制节点qb的控制下，向第一控制节点qa提供第一电压信号。第十三晶体管m13的控制极与第一时钟信号端clka电连接，第十三晶体管m13的第一极与第二控制节点qa电连接，第十三晶体管m13的第二极与第十四晶体管m14的第二极电连接。第十四晶体管m14的控制极与第四控制节点h电连接，第十四晶体管m14的第一极与第一电压线vgl1电连接。第十五晶体管m15的控制极与第一输入信号端stu1电连接，第十五晶体管m15的第一极与第一电压线vgl1电连接，第十五晶体管m15的第二极与第二控制节点qa电连接。
75.在一些示例中，如图8所示，第十六晶体管m16的控制极与第一控制节点q电连接，第十六晶体管m16的第一极与第二时钟信号端clkb电连接，第十六晶体管m16的第二极与移位输出端cr电连接。第十七晶体管m17的控制极与第一控制节点q电连接，第十七晶体管m17的第一极与第三时钟信号端clkc电连接，第十七晶体管m17的第二极与第一输出端outa电连接。第十八晶体管m18的控制极与第一控制节点q电连接，第十八晶体管m18的第一极与第四时钟信号端clkd电连接，第十八晶体管m18的第二极与第二输出端outb电连接。第十九晶体管m19的控制极与第二控制节点qa电连接，第十九晶体管m19的第一极与第一电压线vgl1电连接，第十九晶体管m19的第二极与移位输出端cr电连接。第二十晶体管m20的控制极与第二控制节点qa电连接，第二十晶体管m20的第一极与第二电压线vgl2电连接，第二十晶体管m20的第二极与第一输出端outa电连接。第二十一晶体管m21的控制极与第二控制节点qa电连接，第二十一晶体管m21的第一极与第二电压线vgl2电连接，第二十一晶体管m21的第二极与第二输出端outb电连接。第二十二晶体管m22的控制极与第三控制节点qb电连接，第二十二晶体管m22的第一极与第一电压线vgl1电连接，第二十二晶体管m22的第二极与移位输出端cr电连接。第二十三晶体管m23的控制极与第三控制节点qb电连接，第二十三晶体管m23的第一极与第二电压线vgl2电连接，第二十三晶体管m23的第二极与第一输出端outa电连接。第二十四晶体管m24的控制极与第三控制节点qb电连接，第二十四晶体管m24的第一极与第二电压线vgl2电连接，第二十四晶体管m24的第二极与第二输出端outb电连接。第二电容c2的第一极板与第一控制节点q电连接，第二电容c2的第二极板与第一输出端outa电连接。第三电容c3的第一极板与第一控制节点q电连接，第三电容c3的第二极板与第二输出
端outb电连接。
76.在某一帧的空闲时段中需要输出对应显示面板的第i行子像素的感测驱动信号时，需要在该帧的显示时段中将对应的第四控制节点h上拉至高电平，同时在该帧的空闲时段，由第一时钟信号端clka提供高电平的第一时钟信号以拉高第五控制节点n的电位，从而进一步拉高第一控制节点q的电位，然后在需要输出高电平的扫描驱动信号时，由第三时钟信号端clkc提供高电平的第三时钟信号，或者由第四时钟信号端clkd提供高电平的第四时钟信号。
77.本示例提供的扫描驱动电路可以在显示时段提供扫描驱动信号，在空闲时段提供感测驱动信号(如图6中所示的第一扫描线和第二扫描线传输的信号)，从而可以实现随机补偿，避免由于逐行顺序补偿造成的扫描线以及显示亮度不均匀等显示不良。
78.图8示出了扫描驱动电路的示例性结构。然而，本实施例对于扫描驱动电路的实现方式并不限定，只要能够实现其功能即可。
79.本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
80.本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

技术特征：
1.一种像素电路，其特征在于，用于驱动发光元件发光，所述像素电路包括：数据写入子电路、驱动子电路、发光控制子电路、存储子电路以及补偿子电路；所述数据写入子电路，与数据线、第一扫描线和第一节点电连接，配置为在所述第一扫描线的控制下，向所述第一节点提供所述数据线传输的数据信号；所述存储子电路与所述第一节点和第三节点电连接，配置为存储所述数据信号；所述发光控制子电路，与第一电源线、发光控制线和第二节点电连接，配置为在一帧的显示时段，在所述发光控制线的控制下，向所述第二节点提供所述第一电源线传输的第一电源信号；所述第二节点还与第一信号线电连接，所述第一信号线配置为在一帧的空闲时段，向所述第二节点提供第三电源信号；所述驱动子电路，与所述第一节点、所述第二节点和所述第三节点电连接，配置为在所述第一节点的控制下，利用所述第二节点提供的第一电源信号或第三电源信号向所述第三节点提供驱动电流；所述第三节点与所述发光元件电连接；所述补偿子电路与感测线、第二扫描线和所述第三节点电连接，配置为在所述第二扫描线的控制下，采集所述第三节点的驱动电流，以实现外部补偿。2.根据权利要求1所述的像素电路，其特征在于，所述第一信号线配置为在随机一帧的空闲时段，向所述第二节点提供第三电源信号。3.根据权利要求1所述的像素电路，其特征在于，所述第三电源信号与所述第一电源信号相同。4.根据权利要求1所述的像素电路，其特征在于，所述发光控制线配置为在一帧的显示时段，提供脉宽调制信号。5.根据权利要求1所述的像素电路，其特征在于，所述数据写入子电路包括：扫描晶体管；所述扫描晶体管的控制极与所述第一扫描线电连接，所述扫描晶体管的第一极与所述数据线电连接，所述扫描晶体管的第二极与所述第一节点电连接。6.根据权利要求1所述的像素电路，其特征在于，所述驱动子电路包括：驱动晶体管；所述驱动晶体管的控制极与所述第一节点电连接，所述驱动晶体管的第一极与所述第二节点电连接，所述驱动晶体管的第二极与所述第三节点电连接。7.根据权利要求1所述的像素电路，其特征在于，所述存储子电路包括：存储电容；所述存储电容的第一极板与所述第一节点电连接，所述存储电容的第二极板与所述第三节点电连接。8.根据权利要求1所述的像素电路，其特征在于，所述补偿子电路包括：感测晶体管；所述感测晶体管的控制极与所述第二扫描线电连接，所述感测晶体管的第一极与所述感测线电连接，所述感测晶体管的第二极与所述第三节点电连接。9.根据权利要求1所述的像素电路，其特征在于，所述发光控制子电路包括：发光控制晶体管；所述发光控制晶体管的控制极与所述发光控制线电连接，所述发光控制晶体管的第一极与所述第一电源线电连接，所述发光控制晶体管的第二极与所述第二节点电连接。10.一种像素电路的驱动方法，其特征在于，应用于如权利要求1至9中任一项所述的像素电路，所述驱动方法包括：在每一帧的显示阶段，数据写入子电路在第一扫描线的控制下，向第一节点提供数据
线传输的数据信号，存储子电路存储所述数据信号，发光控制子电路在发光控制线的控制下，向第二节点提供第一电源信号，驱动子电路在所述第一节点的控制下，向第三节点提供驱动电流；在一帧的空闲阶段，第一信号线向所述第二节点提供第三电源信号，补偿子电路在第二扫描线的控制下，采集第三节点的驱动电流，以实现外部补偿。11.一种显示面板，其特征在于，包括：多个如权利要求1至9中任一项所述的像素电路、多个补偿控制电路以及多条第一信号线；至少一条第一信号线与多个像素电路电连接；所述补偿控制电路与第一控制线、第三电源线和第一信号线电连接，配置为在所述第一控制线的控制下，向所述第一信号线提供所述第三电源线传输的第三电源信号。12.根据权利要求11所述的显示面板，其特征在于，一条第一信号线与一行像素电路电连接，多个补偿控制电路与多条第一信号线一一对应电连接。13.根据权利要求11所述的显示面板，其特征在于，所述补偿控制电路包括：第一控制晶体管；所述第一控制晶体管的控制极与所述第一控制线电连接，所述第一控制晶体管的第一极与所述第三电源线电连接，所述第一控制晶体管的第二极与所述第一信号线电连接。14.根据权利要求11所述的显示面板，其特征在于，一条第一信号线电连接的补偿控制电路所电连接的第一控制线和与所述第一信号线电连接的像素电路电连接的第一扫描线或第二扫描线电连接。15.根据权利要求11所述的显示面板，其特征在于，所述显示面板还包括：多个级联的扫描驱动电路；任一级扫描驱动电路，配置为在每一帧的显示时段通过所述第一扫描线给一行像素电路提供扫描驱动信号，以及在随机一帧的空闲时段通过所述第二扫描线给所述一行像素电路提供感测驱动信号。

技术总结
一种像素电路，包括：数据写入子电路、驱动子电路、发光控制子电路、存储子电路以及补偿子电路。数据写入子电路配置为在第一扫描线的控制下，向第一节点提供数据线传输的数据信号。存储子电路配置为存储数据信号。发光控制子电路配置为在一帧的显示时段，在发光控制线的控制下，向第二节点提供第一电源线传输的第一电源信号。第二节点还与第一信号线电连接，第一信号线配置为在一帧的空闲时段，向第二节点提供第三电源信号。驱动子电路配置为在第一节点的控制下，利用第二节点提供的第一电源信号或第三电源信号向第三节点提供驱动电流。补偿子电路配置为在第二扫描线的控制下，采集第三节点的驱动电流，以实现外部补偿。以实现外部补偿。以实现外部补偿。


技术研发人员：李永谦 冯雪欢
受保护的技术使用者：京东方科技集团股份有限公司
技术研发日：2022.02.14
技术公布日：2023/8/23