一种纵向堆叠的栅极自对准反相器集成电路结构

double-gate mosfet scalable to 20nm[j].ieee transactions on electron devices,2000,
[0014]
47(12):2320-2325.
[0015]
[7].j.p.colinge,m.h.gao,a.romano,h.maes,c.claeys.silicon-on-insulator
[0016]“gate-all-around”mos device[c].1990ieee sos/soi technology conference.
[0017]
proceedings.key west,fl,usa:ieee,1990:137-138..


技术实现要素：

[0018]
本发明技术方案1为一种纵向堆叠的栅极自对准反相器集成电路结构，如图1所示。在该结构最下方为一个p-well硅单晶半导体区域101，在该p-well硅单晶半导体区域101上部形成有nmos器件的n+型源极区域102；在该n+型源极区域102上方有p型沟道半导体区103；在该p型沟道半导体区103上方是n-型漏极区域104；在该n-型漏极区域104上方是n+型漏极区域105；在nmos漏极区域105的上方是pmos器件的p+型漏极区域106；在该p+型漏极区域106上方有p-型漏极区域107；在该p-型漏极区域107上方是n型沟道半导体区108；在该n型沟道半导体区108上方是n+型源极区域109；所述n+型源极区域102包括上部和下部，下部宽于上部，下部的下表面和侧面被p-well 101包围，在上述nmos的n+型源极区域102、p型沟道区103、n-型漏极区域104、n+型漏极区域105和pmos的p+型漏极区域106、p-型漏极区域107、n型沟道区108、p+型源极区域109的侧面设置有沟槽；沟槽的下表面低于nmos的n+型源极区域102和p型沟道区域103的界面或与之持平；沟槽内填充有栅电极112、栅电极113和绝缘栅介质111；栅电极112的下表面低于pmos的n型沟道区域108和p-漏极区域107的界面或与之持平，栅电极112的上表面高于pmos的n型沟道区域108和p+源极区域109的界面或与之持平；栅电极113的下表面低于nmos的p型沟道区域103和n+源极区域102的界面或与之持平，栅电极113的上表面高于nmos的p型沟道区域103和n-型漏极区域104的界面或与之持平。栅电极112和113由重掺杂多晶或耐熔金属硅化物或耐熔金属或他们的组合体构成。绝缘栅介质111用于隔离栅电极112、栅电极113和其他半导体区。pmos和nmos的共漏电极114、nmos的源电极115设置于nmos的n+源极区域102、p型沟道半导体区103、n-漏极区域104、n+漏极区域105和pmos的p+漏极区域106、p-漏极区域107、n型沟道半导体区108、p+源极区域109的侧面。pmos和nmos的漏电极114与nmos的n+漏极区域105接触，该接触面低于nmos的n+漏极区域105和pmos的p+漏极区域106的界面，高于nmos的n+漏极区域105的下表面；nmos源电极115与其n+源极区域102接触，该接触面低于nmos的p型沟道区域103和n+漏极区域102的界面，高于n+源极区域102的下表面。绝缘材料110使得pmos和nmos的共漏电极114、nmos源电极115与nmos的n+源极区域102、p型沟道半导体区103、n-漏极区域104、n+漏极区域105和pmos的p+漏极区域106、p-漏极区域107、n型沟道半导体区108、p+源极区域109隔离。
[0019]
本发明技术方案2为一种纵向堆叠的栅极自对准反相器集成电路结构，如图2所示。在该结构最下方为一个n-well硅单晶半导体区域201，在该n-well硅单晶半导体区域201上部形成有pmos器件的p+型源极区域202；在该p+型源极区域202上方有n型沟道半导体区203；在该n型沟道半导体区203上方是p-型漏极区域204；在该p-型漏极区域204上方是p+型漏极区域205；在pmos漏极区域205的上方是nmos器件的n+型漏极区域206；在该n+型漏极
区域206上方有漏极区域207；在该n-型漏极区域207上方是p型沟道半导体区208；在该p型沟道半导体区208上方是p+型半导体源极区域209；所述p+源极区域202包括上部和下部，下部宽于上部，下部的下表面和侧面被n-well 201包围，在上述pmos的p+源极区域202、n型沟道半导体区203、p-漏极区域204、p+漏极区域205和nmos的n+漏极区域206、n-漏极区域207、p型沟道半导体区208、n+源极区域209的侧面设置有沟槽；沟槽的下表面低于pmos的p+源极区域202和n型沟道区203的界面或与之持平；沟槽内填充有栅电极112、栅电极113和绝缘栅介质111；栅电极112的下表面低于nmos的p型沟道区域208和n-漏极区域207的界面或与之持平，栅电极112的上表面高于nmos的p型沟道区域208和n+源极区域209的界面或与之持平；栅电极113的下表面低于pmos的n型沟道区域203和p+源极区域202的界面或与之持平，栅电极113的上表面高于pmos的n型沟道区域203和p-漏极区域204的界面或与之持平。栅电极112和113由重掺杂多晶或耐熔金属硅化物或耐熔金属或他们的组合体构成。绝缘栅介质111用于隔离栅电极112、栅电极113和其他半导体区。nmos和pmos的共漏电极114、pmos的源电极115设置于pmos的p+源极区域202、n型沟道半导体区203、p-漏极区域204、p+漏极区域205和nmos的n+漏极区域206、n-漏极区域207、p型沟道半导体区208、n+源极区域209的侧面。nmos和pmos的漏电极114与pmos的p+漏极区域205接触，该接触面低于pmos的p+漏极区域205和nmos的n+漏极区域206的界面，高于pmos的p+漏极区域205的下表面；pmos源电极115与其p+源极区域202接触，该接触面低于pmos的n型沟道区域203和p+源极区域202的界面，高于p+源极区域202的下表面。绝缘材料110使得nmos和pmos的共漏电极114、pmos的源电极115与pmos的p+源极区域202、n型沟道半导体区203、p-漏极区域204、p+漏极区域205和nmos的n+漏极区域206、n-漏极区域207、p型沟道半导体区208、n+源极区域209隔离。
[0020]
进一步的，所述p型沟道半导体区(103,208)的厚度小于12nm。
[0021]
进一步的，所述p型沟道半导体区(103,208)的掺杂浓度比n-漏极区域(104,207)高2个数量级以上。
[0022]
进一步的，所述n型沟道半导体区(108,203)的厚度小于12nm。
[0023]
进一步的，所述n型沟道半导体区(108,203)的掺杂浓度比p-漏极区域(107,204)高2个数量级以上。
[0024]
进一步的，所述栅电极(112,113)设置于半导体区的一个侧面的全部区域、或半导体区的一个侧面的局部区域，如图5(a)所示。
[0025]
进一步的，所述栅电极(112,113)设置于半导体区的两个侧面的全部区域、或半导体区的一个侧面的全部区域及另一个侧面的局部区域，如图5(b)所示。
[0026]
进一步的，所述栅电极(112,113)设置于半导体区的三个侧面全部区域的、或半导体区的两个侧面的全部区域及另一个侧面的局部区域，如图5(c)所示。
[0027]
进一步的，所述栅电极(112,113)设置于半导体区的四个侧面的全部区域、或半导体区的三个侧面的全部区域及最后一个侧面的局部区域，如图5(d)所示。
[0028]
进一步的，所有层厚度范围在1nm-100nm之间，掺杂浓度范围为1e14cm-3-1e20 cm-3
。
[0029]
进一步的，当沟道半导体区(103,108,203,208)、重掺杂漏区(105,106,205,206)、半导体衬底或阱(101,201)为单晶硅时，所述轻掺杂漏区(104,107,204,207)为窄禁带赝晶半导体材料(如sige赝晶)；当沟道半导体区(103,108,203,208)、重掺杂漏区(105,106,
205,206)、半导体衬底或阱(101,201)为宽禁带单晶半导体材料(如sic单晶或gan单晶)时，所述轻掺杂漏区(104,107,204,207))为赝晶si半导体材料。在轻掺杂漏区使用赝晶可以在沟道半导体(104,108,204,208)中引入应力，增加载流子的迁移率。进一步的，当沟道半导体区(103,108,203,208)、重掺杂漏区(105,106,205,206)、半导体衬底或阱(101,201)为单晶硅时，所述重掺杂源区(102,202)为单晶si或窄禁带单晶半导体材料,重掺杂源区(109,209)为多晶ge、多晶sige、多晶tws(碲镉汞)、多晶inp、多晶insb等窄禁带半导体多晶材料，或上述材料的组合；
[0030]
当沟道半导体区(103,108,203,208)、重掺杂漏区(105,106,205,206)、半导体衬底或阱(101,201)为宽禁带单晶半导体材料(如sic单晶或gan单晶)时，所述重掺杂源区(102,202)为单晶si半导体材料,重掺杂源区(109,209)为多晶si半导体材料。若重掺杂源区(109,209)采用窄禁带赝晶半导体材料，由于晶格失配产生应力，致使其厚度必须很薄，源区金属合金时可能穿透赝晶源区，造成器件失效。重掺杂源区采用多晶材料，没有晶格失配的问题，故其厚度可以较厚，从而避免了赝晶带来的问题。
[0031]
本发明提出的一种纵向堆叠的栅极自对准反相器集成电路结构，将反相器的nmos和pmos在垂直方向堆叠，采用本发明结构可以显著提高了ic的集成度。此外，本发明并用了栅极对准的方式，栅极区域仅包裹沟道区或沟道区及与其相邻的轻掺杂漂移区。该结构栅极区域仅包裹沟道区或沟道区及与其相邻的轻掺杂漂移区，极大减小了栅极与重掺杂源漏区域间的寄生电容，显著提高了器件的频率特性。在原理上，本发明仍然沿用了hvt和nwafet结构通过沟道区重掺杂漂移区轻掺杂的组合结构抑制dibl效应的方法。
附图说明
[0032]
图1为本发明一种纵向堆叠的栅极自对准反相器集成电路结构上方pmos下方nmos单元的斜视剖视图。
[0033]
图2为本发明一种纵向堆叠的栅极自对准反相器集成电路结构上方nmos下方pmos单元的斜视剖视图。
[0034]
图3为本发明一种纵向堆叠的栅极自对准反相器集成电路结构上方pmos下方nmos单元俯视图。
[0035]
图4为本发明一种纵向堆叠的栅极自对准反相器集成电路结构上方nmos下方pmos单元俯视图。
[0036]
图5为本发明一种纵向堆叠的栅极自对准反相器集成电路结构单元槽栅电极112和槽栅电极113形成不同栅宽(wch)单元的俯视图。
[0037]
图6为cmos反相器的原理图。
[0038]
图7为采用本发明构成的反相器实际结构图。
具体实施方式
[0039]
实施例1：一种纵向堆叠的栅极自对准反相器集成电路结构
[0040]
为了能清楚的展现本发明一种纵向堆叠的栅极自对准反相器集成电路结构，本实施例展示了实际反相器的电极引接方法。如图6所示，是一种基本的cmos反相器原理图，pmos的源极接vcc，nmos的源极接gnd，pmos和nmos的栅极共同作为输入vin，漏极共同作为
输出vout。
[0041]
如图7所示，为采用本发明结构组成的cmos反相器pmos的源极接vcc，nmos的源极接gnd，pmos和nmos的栅极共同作为输入vin，漏极共同作为输出vout，与图6原理图相对应。

技术特征：
1.一种纵向堆叠的栅极自对准反相器集成电路结构，其特征在于，在该结构最下方为一个p-well硅单晶半导体区域101，在该p-well硅单晶半导体区域101上部形成有nmos器件的n+型源极区域102；在该n+型源极区域102上方有p型沟道半导体区103；在该p型沟道半导体区103上方是n-型漏极区域104；在该n-型漏极区域104上方是n+型漏极区域105；在nmos漏极区域105的上方是pmos器件的p+型漏极区域106；在该p+型漏极区域106上方有p-型漏极区域107；在该p-型漏极区域107上方是n型沟道半导体区108；在该n型沟道半导体区108上方是n+型源极区域109；所述n+型源极区域102包括上部和下部，下部宽于上部，下部的下表面和侧面被p-well 101包围，在上述nmos的n+型源极区域102、p型沟道区103、n-型漏极区域104、n+型漏极区域105和pmos的p+型漏极区域106、p-型漏极区域107、n型沟道区108、p+型源极区域109的侧面设置有沟槽；沟槽的下表面低于nmos的n+型源极区域102和p型沟道区域103的界面或与之持平；沟槽内填充有栅电极112、栅电极113和绝缘栅介质111；栅电极112的下表面低于pmos的n型沟道区域108和p-漏极区域107的界面或与之持平，栅电极112的上表面高于pmos的n型沟道区域108和p+源极区域109的界面或与之持平；栅电极113的下表面低于nmos的p型沟道区域103和n+源极区域102的界面或与之持平，栅电极113的上表面高于nmos的p型沟道区域103和n-型漏极区域104的界面或与之持平。栅电极112和113由重掺杂多晶或耐熔金属硅化物或耐熔金属或他们的组合体构成。绝缘栅介质111用于隔离栅电极112、栅电极113和其他半导体区。pmos和nmos的共漏电极114、nmos的源电极115设置于nmos的n+源极区域102、p型沟道半导体区103、n-漏极区域104、n+漏极区域105和pmos的p+漏极区域106、p-漏极区域107、n型沟道半导体区108、p+源极区域109的侧面。pmos和nmos的漏电极114与nmos的n+漏极区域105接触，该接触面低于nmos的n+漏极区域105和pmos的p+漏极区域106的界面，高于nmos的n+漏极区域105的下表面；nmos源电极115与其n+源极区域102接触，该接触面低于nmos的p型沟道区域103和n+漏极区域102的界面，高于n+源极区域102的下表面。绝缘材料110使得pmos和nmos的共漏电极114、nmos源电极115与nmos的n+源极区域102、p型沟道半导体区103、n-漏极区域104、n+漏极区域105和pmos的p+漏极区域106、p-漏极区域107、n型沟道半导体区108、p+源极区域109隔离。2.如权利要求1所述的一种纵向堆叠的栅极自对准反相器集成电路结构，其特征在于，nmos的p型沟道半导体区103的厚度小于12nm，pmos的n型沟道半导体区108的厚度小于12nm。3.如权利要求1所述的一种纵向堆叠的栅极自对准反相器集成电路结构，其特征在于，nmos的p型沟道半导体区103的掺杂浓度比n-漏极区域104高2个数量级以上，pmos的n型沟道半导体区108的掺杂浓度比p-漏极区域107高2个数量级以上。4.一种纵向堆叠的栅极自对准反相器集成电路结构，其特征在于，在该结构最下方为一个n-well硅单晶半导体区域201，在该n-well硅单晶半导体区域201上部形成有pmos器件的p+型源极区域202；在该p+型源极区域202上方有n型沟道半导体区203；在该n型沟道半导体区203上方是p-型漏极区域204；在该p-型漏极区域204上方是p+型漏极区域205；在pmos漏极区域205的上方是nmos器件的n+型漏极区域206；在该n+型漏极区域206上方有漏极区域207；在该n-型漏极区域207上方是p型沟道半导体区208；在该p型沟道半导体区208上方是p+型半导体源极区域209；所述p+源极区域202包括上部和下部，下部宽于上部，下部的下表面和侧面被n-well 201包围，在上述pmos的p+源极区域202、n型沟道半导体区203、p-漏
极区域204、p+漏极区域205和nmos的n+漏极区域206、n-漏极区域207、p型沟道半导体区208、n+源极区域209的侧面设置有沟槽；沟槽的下表面低于pmos的p+源极区域202和n型沟道区203的界面或与之持平；沟槽内填充有栅电极112、栅电极113和绝缘栅介质111；栅电极112的下表面低于nmos的p型沟道区域208和n-漏极区域207的界面或与之持平，栅电极112的上表面高于nmos的p型沟道区域208和n+源极区域209的界面或与之持平；栅电极113的下表面低于pmos的n型沟道区域203和p+源极区域202的界面或与之持平，栅电极113的上表面高于pmos的n型沟道区域203和p-漏极区域204的界面或与之持平。栅电极112和113由重掺杂多晶或耐熔金属硅化物或耐熔金属或他们的组合体构成。绝缘栅介质111用于隔离栅电极112、栅电极113和其他半导体区。nmos和pmos的共漏电极114、pmos的源电极115设置于pmos的p+源极区域202、n型沟道半导体区203、p-漏极区域204、p+漏极区域205和nmos的n+漏极区域206、n-漏极区域207、p型沟道半导体区208、n+源极区域209的侧面。nmos和pmos的漏电极114与pmos的p+漏极区域205接触，该接触面低于pmos的p+漏极区域205和nmos的n+漏极区域206的界面，高于pmos的p+漏极区域205的下表面；pmos源电极115与其p+源极区域202接触，该接触面低于pmos的n型沟道区域203和p+源极区域202的界面，高于p+源极区域202的下表面。绝缘材料110使得nmos和pmos的共漏电极114、pmos的源电极115与pmos的p+源极区域202、n型沟道半导体区203、p-漏极区域204、p+漏极区域205和nmos的n+漏极区域206、n-漏极区域207、p型沟道半导体区208、n+源极区域209隔离。5.如权利要求4所述的一种纵向堆叠的栅极自对准反相器集成电路结构，其特征在于，pmos的n型沟道半导体区203的厚度小于12nm，nmos的p型沟道半导体区208的厚度小于12nm。6.如权利要求4所述的一种纵向堆叠的栅极自对准反相器集成电路结构，其特征在于，pmos的n型沟道半导体区203的掺杂浓度比p-漏极区域204高2个数量级以上，nmos的p型沟道半导体区208的掺杂浓度比n-漏极区域207高2个数量级以上。7.如权利要求1-6所述的任意一种纵向堆叠的栅极自对准反相器集成电路结构，当沟道半导体区(103,108,203,208)、重掺杂漏区(105,106,205,206)、半导体衬底或阱(101,201)为单晶硅时，所述轻掺杂漏区(104,107,204,207)为窄禁带赝晶半导体材料(如sige赝晶)，所述重掺杂源区(102,202)为单晶si或窄禁带单晶半导体材料,重掺杂源区(109,209)为多晶ge、多晶sige、多晶tws(碲镉汞)、多晶inp、多晶insb等窄禁带半导体多晶材料，或上述材料的组合；当沟道半导体区(103,108,203,208)、重掺杂漏区(105,106,205,206)、半导体衬底或阱(101,201)为宽禁带单晶半导体材料(如sic单晶或gan单晶)时，所述轻掺杂漏区(104,107,204,207)为赝晶si半导体材料，所述重掺杂源区(102,202)为单晶si半导体材料,重掺杂源区(109,209)为多晶si半导体材料。8.如权利要求1-6所述的任意一种纵向堆叠的栅极自对准反相器集成电路结构，其特征在于，所有层厚度的范围在1nm-100nm之间，掺杂浓度范围为1e14cm-3-1e20 cm-3
。9.如权利要求1-6所述的任意一种纵向堆叠的栅极自对准反相器集成电路结构，其特征在于，所述栅电极(112,113)设置于半导体区的一个侧面的全部区域、或半导体区的一个侧面的局部区域；进一步的，所述栅电极(112,113)设置于半导体区的两个侧面的全部区域、或半导体区的一个侧面的全部区域及另一个侧面的局部区域；进一步的，所述栅电极(112,113)设置于半导体区的三个侧面全部区域的、或半导体区的两个侧面的全部区域及
与另一个侧面的局部区域；进一步的，所述栅电极(112,113)设置于半导体区的四个侧面的全部区域、或半导体区的三个侧面的全部区域及最后一个侧面的局部区域。

技术总结
本发明公开了一种纵向堆叠的栅极自对准反相器集成电路结构，涉及微电子技术和集成电路(IC)领域。基于与传统集成电路堆叠技术的不同，本发明提出一种具有高集成度的垂直围栅器件的堆叠结构，该堆叠结构将反相器的NMOS与PMOS在纵向进行堆叠，NMOS和PMOS的漏极连接在一起，极大的提高了IC集成度，节约芯片面积。此外，该结构采用了栅极对准的方式，该结构栅极区域仅包裹沟道区或沟道区及与其相邻的轻掺杂漂移区，能够极大减小了栅极与重掺杂源漏区域间的寄生电容，使器件频率特性提高。使器件频率特性提高。使器件频率特性提高。


技术研发人员：廖永波 徐丰和 李平 万旭 牛耀都 袁丕根 宋健强
受保护的技术使用者：电子科技大学
技术研发日：2023.06.12
技术公布日：2023/8/24