一种小像元CCD结构的制作方法

一种小像元ccd结构
技术领域
1.本发明属于ccd技术领域，涉及一种小像元ccd结构。


背景技术：

2.ccd(charge coupled device；电荷耦合器件)具有高灵敏度、低噪声、大动态范围等特点，ccd广泛的应用于航空、航天领域。随着航空、航天对地成像的快速发展，为了实现对地高分辨成像，ccd像元尺寸呈现减小趋势，像元区域的多晶硅尺寸随之相应减小，现有像元区域多晶硅设计不能满足多晶硅接触孔工艺要求，工艺可制造性降低，极易导致此类小像元ccd的多晶硅层间短路，ccd芯片的合格率严重下降。


技术实现要素：

3.针对上述现有技术的不足，本发明所要解决的技术问题是：提供一种芯片合格率高的小像元ccd结构。
4.为达到上述目的，本发明提供如下技术方案：
5.一种小像元ccd结构，包括衬底，所述衬底上设置有埋沟，所述埋沟上设置有若干垂直ccd驱动栅，每一垂直ccd驱动栅分别包括多个垂直驱动相，每一所述垂直驱动相均沿第一方向设置；所述衬底上还设置有多个沟阻，每一所述沟阻均沿第二方向设置，所述第二方向与第一方向垂直；所述垂直ccd驱动栅上设置有多个金属引线，所述金属引线与沟阻平行设置，且每一所述金属引线分别位于一沟阻的正上方；
6.所述垂直ccd驱动栅对应每一金属引线的下方分别设置有一扩充结构，所述扩充结构的中部开设有接触孔，所述接触孔中填充有金属，所述金属引线通过填充在接触孔中的金属与垂直ccd驱动栅的一垂直驱动相电连接；所述扩充结构用于增大垂直驱动相在开设接触孔的区域的宽度，从而增大接触孔与相邻的垂直驱动相之间的最小间距。
7.进一步的，所述垂直ccd驱动栅分别包括垂直驱动相c i 1、垂直驱动相c i 2、垂直驱动相c i 3和垂直驱动相c i4，所述垂直ccd驱动栅上设置有至少一个第一金属引线、至少一个第二金属引线、至少一个第三金属引线和至少一个第四金属引线；各个所述垂直驱动相c i 1对应每一第一金属引线的正下方位置处、各个所述垂直驱动相c i 2对应每一第二金属引线的正下方的位置处、各个所述垂直驱动相c i 3对应每一第三金属引线的正下方位置处以及各个所述垂直驱动相c i 4对应每一第四金属引线的正下方位置处分别设置有一扩充结构。
8.进一步的，所述扩充结构包括在垂直驱动相的一侧向外凸出的第一凸起和在垂直驱动相的另一侧向外凸出的第二凸起。
9.进一步的，所述垂直驱动相c i 1和垂直驱动相c i 3采用一次多晶硅形成，所述一次多晶硅在一侧的侧面上对应其将要制作接触孔的位置处形成有向外凸出的第一凸起，所述一次多晶硅在另一侧的侧面上对应其将要制作接触孔的位置处形成有向外凸出的第二凸起。
121；二次多晶硅-122；交叠结构-122a；第一金属引线-131；第二金属引线-132；第三金属引线-133；第四金属引线-134；接触孔-140；扩充结构-150；第一凸起-151；第一斜面-151a；第二斜面-151b；第二凸起-152；第三斜面-152a；第四斜面-152b；第一凹部-161；第二凹部-162。
具体实施方式
30.以下通过特定的具体实例说明本发明的实施方式，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
31.以在二次多晶硅122上制作接触孔140为例，请参阅图1，为现有普通尺寸的ccd结构中一个像元的结构，该像元的尺寸(即垂直ccd驱动栅110在y轴方向上的宽度)为10μm，在二次多晶硅122上通过刻蚀多晶硅形成接触孔140，接触孔140与两侧相邻的一次多晶硅121之间的最小间距均为d1。由于像元尺寸大，二次多晶硅122可用于接触孔140制作的区域大，现有的接触孔140制作工艺可以满足制作要求。
32.请参阅图2，为现有的小像元ccd结构中一个像元的结构，该像元的尺寸为7μm，在二次多晶硅122上刻蚀形成接触孔140，接触孔140与两侧相邻的一次多晶硅121之间的最小间距均为d2。对比图1和图2可以看出，由于小像元ccd中一个像元的尺寸明显减小，使得各个一次多晶硅121和二次多晶硅122的宽度也明显变窄，从而导致接触孔140与相邻的垂直驱动相的最小间距d2相对于d1明显减小，使得二次多晶硅122可用于接触孔140制作的区域减小，如果仍采用原有工艺制作接触孔140，则容易导致接触孔140与相邻的一次多晶硅121发生短路，从而导致ccd芯片报废。
33.在一次多晶硅121上刻蚀形成接触孔140的情况与在二次多晶硅122上刻蚀形成接触孔140的情况基本相同，同样也存在接触孔140与相邻的二次多晶硅122易发生短路的现象。为了要在一次多晶硅121和二次多晶硅122上刻蚀形成接触孔140，在不改变小像元结构的条件下，就必须调整制作工艺实现，一方面势必增加此类小尺寸像元ccd研制成本，另一方面工艺制作的调整也会给器件性能带来不确定影响，研制周期增加。
34.请参阅图3，图3为本发明一种小像元ccd结构一实施方式的结构示意图。本发明中的小像元ccd结构中像元的尺寸小于10μm。
35.本实施方式一种小像元ccd结构包括衬底100，所述衬底100上设置有埋沟101，所述埋沟101上设置有若干垂直ccd驱动栅110。当然，在埋沟101和垂直ccd驱动栅110之间还设置有栅介质102，这些都是ccd的常规结构，且与本发明中对小像元ccd的改进结构无关，因此不作赘述。每一垂直ccd驱动栅110分别包括多个垂直驱动相，每一所述垂直驱动相均沿x轴方向(即第一方向)设置。本实施例中，以所述垂直ccd驱动栅110包括垂直驱动相ci 1(111)、垂直驱动相ci2(112)、垂直驱动相ci 3(113)和垂直驱动相ci4(114)四个垂直驱动相为例进行说明，当然，在其他的实施例中，所述垂直ccd驱动栅110也可以包括两个或其他数量的垂直驱动相。所述垂直驱动相ci 1(111)、垂直驱动相ci 2(112)、垂直驱动相ci 3(113)和垂直驱动相ci4(114)沿y轴方向(即第二方向)依次排列。
36.所述衬底100上还设置有多个沟阻103，每一所述沟阻103均沿y轴方向设置。所述垂直ccd驱动栅110上设置有多个金属引线，所述金属引线与沟阻103平行设置，且每一所述
金属引线分别位于一沟阻103的正上方；所述金属引线的宽度(即金属引线在x轴方向上的尺寸)略大于沟阻103的宽度(即沟阻103在x轴方向上的尺寸)。本实施例中，在所述垂直ccd驱动栅110上设置有至少一个用于与垂直驱动相ci 1(111)电连接的第一金属引线131、至少一个用于与垂直驱动相ci2(112)电连接的第二金属引线132、至少一个用于与垂直驱动相ci 3(113)电连接的第三金属引线133和至少一个用于与垂直驱动相ci4(114)电连接的第四金属引线134。所述第一金属引线131、第二金属引线132、第三金属引线133和第四金属引线134沿y轴方向依次交替设置。
37.所述垂直ccd驱动栅110对应每一金属引线的下方分别设置有一扩充结构150，本实施例中，在各个所述垂直ccd驱动栅110的垂直驱动相ci 1(111)对应每一第一金属引线131的正下方位置处、各个所述垂直ccd驱动栅110的垂直驱动相ci2(112)对应每一第二金属引线132的正下方的位置处、各个所述垂直ccd驱动栅110的垂直驱动相ci 3(113)对应每一第三金属引线133的正下方位置处以及各个所述垂直ccd驱动栅110的垂直驱动相ci4(114)对应每一第四金属引线134的正下方位置处分别设置有一扩充结构150。所述扩充结构150的中部开设有接触孔140，所述接触孔140中填充有金属，所述金属引线通过填充在接触孔140中的金属与垂直ccd驱动栅110的一垂直驱动相电连接。所述扩充结构150用于增大垂直驱动相在开设接触孔140的区域沿y轴方向的宽度，从而增大接触孔140与相邻的垂直驱动相之间的最小间距。
38.所述扩充结构150可以包括在垂直驱动相的一侧向外凸出的第一凸起151和在垂直驱动相的另一侧向外凸出的第二凸起152；所述第一凸起151和第二凸起152可以在垂直驱动相的两侧对称设置。本实施例中的第一凸起151和第二凸起152均为从垂直驱动相的侧面向外凸出的等腰梯形结构，且所述等腰梯形结构的两个底角为45
°
。以垂直驱动相ci 1(111)为例，由于垂直驱动相ci 1(111)上的第一凸起151和第二凸起152的两侧面采用倾斜45
°
的设计，使其扩充结构150形成从一次多晶硅的两侧以45
°
夹角凸出的形状，这样不仅扩充结构150所在的一次多晶硅区域能够满足接触孔140的制作要求，同时还能够控制与垂直驱动相c i 1(111)一次多晶硅相邻的垂直驱动相c i 2(112)和垂直驱动相c i4(114)二次多晶硅的凹陷区域面积，确保垂直驱动相c i 2(112)和垂直驱动相c i4(114)的满阱容量特性基本不会退化，因此，45
°
夹角是一个最优角度。
39.由于接触孔140一般为方形孔，所述第一凸起151和第二凸起152采用上述的等腰梯形结构后，所述方形的四个顶点与相邻的垂直驱动相之间的最小间距均相等。下面以一个实施进行说明：
40.请参阅图4，为本实施例的小像元ccd结构中一个小像元的结构示意图。图4中小像元的接触孔140开设在垂直驱动相c i 1(111)上，垂直驱动相c i 1(111)上对应接触孔140的两侧分别设置有第一凸起151和第二凸起152。第一凸起151具有与垂直驱动相c i 1(111)的轴线形成45
°
夹角的第一斜面151a和第二斜面151b；第二凸起152具有与垂直驱动相c i 1(111)的轴线形成45
°
夹角的第三斜面152a和第四斜面152b。在接触孔140的四个顶点中，左上角的顶点与第一斜面151a之间的最小间距为l1，右上角的顶点与第二斜面151b之间的最小间距为l2，右下角的顶点与第三斜面152a之间的最小间距为l3，左下角的顶点与第四斜面152b之间的最小间距为l4，由于接触孔140设置在扩充结构150正中间，因此可知l1、l2、l3和l4均相等，即接触孔140与垂直驱动相c i 2(112)和垂直驱动相c i 4(114)
之间的最小间距均为l1。通过将图4与图2比较可知，图4在相同的像元尺寸下，接触孔140与相邻的垂直驱动相之间的最小间距l1远大于图2中接触孔140与相邻的垂直驱动相之间的最小间距d2。从而可以在不调整工艺制作条件下实现金属引线与垂直驱动相c i 1(111)的电学连接，并能避免小像元ccd多晶硅层间短路问题。
41.请参阅图5，为图4的扩充结构150边沿，垂直驱动相c i 4(114)和垂直驱动相c i 1(111)的连接处沿a-a方向的剖面示意图。当垂直驱动相c i4(114)处于低电平、垂直驱动相c i 1(111)处于高电平时，存储于垂直驱动相c i4(114)下面的电荷信号在电势梯度作用下可以转移至垂直驱动相c i 1(111)的势阱之中，确保信号在沟道中的顺畅转移。
42.在ccd的制作过程中，所述垂直驱动相c i 1(111)和垂直驱动相c i 3(113)一般采用一次多晶硅121形成，所述垂直驱动相c i 2(112)和垂直驱动相c i4(114)采用二次多晶硅122形成。在通过一次多晶硅121形成垂直驱动相c i 1(111)和垂直驱动相c i 3(113)时，所述一次多晶硅121在一侧的侧面上对应其将要制作接触孔140的位置处形成有向外凸出的第一凸起151，所述一次多晶硅121在另一侧的侧面上对应其将要制作接触孔140的位置处形成有向外凸出的第二凸起152。
43.例如，请参阅图6，当小像元将要在垂直驱动相c i 1(111)上制作接触孔140时，用于形成垂直驱动相c i 1(111)的一次多晶硅121的两侧分别形成有向外凸出的第一凸起151和第二凸起152，用于形成垂直驱动相c i 3(113)的一次多晶硅121为正常的条形结构，其两侧不会形成第一凸起151和第二凸起152。当然，当小像元将要在垂直驱动相c i 3(113)上制作接触孔140时，用于形成垂直驱动相c i 3(113)的一次多晶硅121的两侧分别形成有向外凸出的第一凸起151和第二凸起152，用于形成垂直驱动相c i 1(111)的一次多晶硅121为正常的条形结构，其两侧不会形成第一凸起151和第二凸起152。
44.请参阅图7，当小像元将要在垂直驱动相ci 2(112)上制作接触孔140时，用于形成垂直驱动相c i 1(111)的一次多晶硅121对应垂直驱动相c i 2(112)的一侧形成有向内凹陷的第一凹部161；用于形成垂直驱动相c i 3(113)的一次多晶硅121对应垂直驱动相c i 2(112)的一侧形成有向内凹陷的第二凹部162。请参阅图8，用于形成垂直驱动相c i 2(112)的二次多晶硅122在制作过程中分别对一侧的一次多晶硅121侧面上的第一凹部161和另一侧的一次多晶硅121侧面上的第二凹部162进行填充，填充在第一凹部161和第二凹部162内的二次多晶硅122分别形成向外凸出的第一凸起151和第二凸起152；在所述二次多晶硅122与一次多晶硅121相接的位置处，所述二次多晶硅122设置有覆盖在一次多晶硅121上的交叠结构122a。在二次多晶硅122与一次多晶硅121相接的各个位置处，交叠结构122a的宽度均相等。例如，请继续参阅图4，在第一凸起151处交叠结构122a的宽度a1与在扩充结构150以外区域的交叠结构122a的宽度a2相等。
45.基于上述方法形成一次多晶硅121和二多晶硅，并制作第一金属引线131、第二金属引线132、第三金属引线133和第四金属引线134分别与垂直驱动相ci 1(111)、垂直驱动相ci2(112)、垂直驱动相ci 3(113)和垂直驱动相ci4(114)电学接触时像元结构，可以得到如图9所示的由x轴方向上相邻的四个小像元组成的ccd子阵列，当然，也可以将y轴方向上相邻的四个小像元看作一个ccd子阵列。
46.基于图9中的ccd子阵列即可得到如图3所示的ccd结构的整个小像元阵列分布，可以看出，通过在扩展区域形成互补的多晶硅“凹凸”结构，整个小像元阵列在需要制作接触
孔140的多晶硅区域皆进行了扩充。例如，本实施在像元尺寸为7μm的小像元ccd结构中增加扩充结构150对需要制作接触孔140的一次多晶硅121区域和二次多晶硅122区域进行扩充后，接触孔140与相邻的垂直驱动相之间的最小间距仍能达到现有技术中像元尺寸为10μm的ccd结构的水平。从而避免了小像元ccd出现多晶硅层间短路问题，提升了此类小像元ccd的成品率。采用本实施例的结构无需对ccd制作工艺进行全面调整，只需要对现有ccd制作工艺进行微调即可较好地实现金属引线与垂直驱动相的电学连接。另外，由于整个小像元阵列的每一个像元的扩展结构均一致，确保了小像元ccd结构的响应均匀性、转移效率等特性不会出现退化。
47.最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

技术特征：
1.一种小像元ccd结构，其特征在于：包括衬底，所述衬底上设置有埋沟，所述埋沟上设置有若干垂直ccd驱动栅，每一垂直ccd驱动栅分别包括多个垂直驱动相，每一所述垂直驱动相均沿第一方向设置；所述衬底上还设置有多个沟阻，每一所述沟阻均沿第二方向设置，所述第二方向与第一方向垂直；所述垂直ccd驱动栅上设置有多个金属引线，所述金属引线与沟阻平行设置，且每一所述金属引线分别位于一沟阻的正上方；所述垂直ccd驱动栅对应每一金属引线的下方分别设置有一扩充结构，所述扩充结构的中部开设有接触孔，所述接触孔中填充有金属，所述金属引线通过填充在接触孔中的金属与垂直ccd驱动栅的一垂直驱动相电连接；所述扩充结构用于增大垂直驱动相在开设接触孔的区域的宽度，从而增大接触孔与相邻的垂直驱动相之间的最小间距。2.根据权利要求1所述的一种小像元ccd结构，其特征在于：所述垂直ccd驱动栅分别包括垂直驱动相ci1、垂直驱动相ci2、垂直驱动相ci3和垂直驱动相ci4，所述垂直ccd驱动栅上设置有至少一个第一金属引线、至少一个第二金属引线、至少一个第三金属引线和至少一个第四金属引线；各个所述垂直驱动相ci1对应每一第一金属引线的正下方位置处、各个所述垂直驱动相ci2对应每一第二金属引线的正下方的位置处、各个所述垂直驱动相ci3对应每一第三金属引线的正下方位置处以及各个所述垂直驱动相ci4对应每一第四金属引线的正下方位置处分别设置有一扩充结构。3.根据权利要求1所述的一种小像元ccd结构，其特征在于：所述扩充结构包括在垂直驱动相的一侧向外凸出的第一凸起和在垂直驱动相的另一侧向外凸出的第二凸起。4.根据权利要求3所述的一种小像元ccd结构，其特征在于：所述垂直驱动相ci1和垂直驱动相ci3采用一次多晶硅形成，所述一次多晶硅在一侧的侧面上对应其将要制作接触孔的位置处形成有向外凸出的第一凸起，所述一次多晶硅在另一侧的侧面上对应其将要制作接触孔的位置处形成有向外凸出的第二凸起。5.根据权利要求4所述的一种小像元ccd结构，其特征在于：所述一次多晶硅在一侧的侧面上，对应相邻的垂直驱动相将要制作接触孔的位置处形成向内凹陷的第一凹部；所述一次多晶硅在另一侧的侧面上，对应相邻的垂直驱动相将要制作接触孔的位置处形成向内凹陷的第二凹部；所述垂直驱动相ci2和垂直驱动相ci4采用二次多晶硅形成，所述二次多晶硅在形成过程中分别对一次多晶硅侧面的第一凹部和第二凹部进行填充，填充在第一凹部和第二凹部内的二次多晶硅分别形成向外凸出的第一凸起和第二凸起；在所述二次多晶硅与一次多晶硅相接的位置处，所述二次多晶硅设置有覆盖在一次多晶硅上的交叠结构。6.根据权利要求3至5任一项所述的一种小像元ccd结构，其特征在于：所述第一凸起和第二凸起在垂直驱动相的两侧对称设置。7.根据权利要求6所述的一种小像元ccd结构，其特征在于：所述第一凸起和第二凸起均为从垂直驱动相的侧面向外凸出的等腰梯形结构。8.根据权利要求7所述的一种小像元ccd结构，其特征在于：所述等腰梯形结构的两个底角为45
°
。9.根据权利要求8所述的一种小像元ccd结构，其特征在于：所述接触孔呈方形，所述方形的四个顶点与相邻的垂直驱动相之间的最小间距均相等。10.根据权利要求1所述的一种小像元ccd结构，其特征在于：所述小像元ccd结构中像
元的尺寸小于10μm。

技术总结
本发明涉及一种小像元CCD结构，包括衬底，所述衬底上设置有埋沟，所述埋沟上设置有若干垂直CCD驱动栅；所述衬底上还设置有多个沟阻，所述垂直CCD驱动栅上设置有多个与沟阻平行的金属引线；所述垂直CCD驱动栅对应每一金属引线的下方分别设置有一扩充结构，所述扩充结构的中部开设有接触孔，所述金属引线通过填充在接触孔中的金属与垂直CCD驱动栅的一垂直驱动相电连接。本发明中，通过在垂直驱动相需要制作接触孔的区域增加扩充结构，对小像元阵列需要制作接触孔的区域皆进行了扩充，从而增大了接触孔与相邻的垂直驱动相之间的最小间距，避免了小像元CCD出现多晶硅层间短路问题，提升了小像元CCD的成品率。了小像元CCD的成品率。了小像元CCD的成品率。


技术研发人员：杨洪 白雪平 李金 刘昌举
受保护的技术使用者：中国电子科技集团公司第四十四研究所
技术研发日：2023.07.10
技术公布日：2023/8/24