基于ReRAM的电路耦合单元及电路耦合方法与流程

基于reram的电路耦合单元及电路耦合方法
技术领域
1.本发明涉及半导体器件技术领域，更为具体地，涉及一种基于reram的电路耦合单元及电路耦合方法。


背景技术：

2.reram(电阻式记忆体)一般作为存储器件使用，在作为存储器件使用时，由于其断电仍能记住数据的特性，一般采用1t1r的结构作为电路单元，即，电路中采用1个晶体管和1个reram，此种电路结构，在给入电压一个短暂的时间时，使用是没有问题的，但是，若对于需要始终处于开启状态的场景来说，由于在reram的两端施加一定的电压时，根据reram的电阻状态不同，经过的电流也不同，当reram为hrs(高阻态)时，经过reram的压降较小，电流较小，当reram为lrs(低阻态)时，经过reram的压降较大，电流较大。
3.因此，1t1r结构如果用于需要始终处于开启的场景中，当reram为lrs时，流经reram的电流非常大，增加电流消耗，从而导致1t1r的电路结构不适合长时间开启的场景。


技术实现要素：

4.鉴于上述问题，本发明的目的是提供一种基于reram的电路耦合单元及电路耦合方法，以解决目前的现有技术中，1t1r结构在reram为lrs时，流经reram的电流非常大，增加电流消耗，从而导致1t1r的电路结构不适合长时间开启的场景的技术问题。
5.本发明提供一种基于reram的电路耦合单元，包括：第一reram电路和第二reram电路；其中，所述第一reram电路包括第一reram结构和第一晶体管；所述第一reram结构的一端连接有第一供电电压，另一端与所述第一晶体管的输入端连接，所述第一晶体管的输出端接地；所述第二reram电路包括第二reram结构和第二晶体管；所述第二reram结构的一端连接有第二供电电压，另一端与所述第二晶体管的输入端连接，所述第二晶体管的输出端接地；所述第一晶体管的栅极连接在所述第二晶体管的输入端，并在连接处设置有第一数据节点q；所述第二晶体管的栅极连接在所述第一晶体管的输入端，并在连接处设置有第二数据节点qb。
6.此外，优选的方案是，所述第一晶体管为nmos管；所述第一晶体管的漏极与所述第一reram结构连接；所述第一晶体管的源极接地。
7.此外，优选的方案是，所述第二晶体管为nmos管；所述第二晶体管的漏极与所述第二reram结构连接；所述第二晶体管的源极接地。
8.此外，优选的方案是，所述第一晶体管为pmos管；所述第一晶体管的源极与所述第一reram结构连接；所述第一晶体管的漏极接地。
9.此外，优选的方案是，所述第二晶体管为pmos管；所述第二晶体管的源极与所述第二reram结构连接；所述第二晶体管的漏极接地。
10.此外，优选的方案是，所述第一reram结构与所述第二reram结构交叉编码设置；响应于所述第一reram结构的阻态和所述第二reram结构的阻态，设置编码值。
11.此外，优选的方案是，当所述第一reram结构为高阻态，且所述第二reram结构为低阻态时，将电路单元的编码值设置为1；当所述第一reram结构为低阻态，且所述第二reram结构为高阻态时，将所述将电路单元的编码值设置为0。
12.此外，优选的方案是，在所述第一数据节点q连接有高压器件，将所述第一数据节点q处的电压转换成数字电平；和/或，在所述第二数据节点qb连接有高压器件，将所述第二数据节点qb处检测的电压转换成数字电平。
13.此外，优选的方案是，在所述第一数据节点q连接有晶体管的g端；和/或，在所述第二数据节点qb连接有晶体管的g端。
14.此外，优选的方案是，所述晶体管为nmos管。
15.本发明提供的基于reram的电路耦合方法，应用于如上所述的基于reram的电路耦合单元，包括：
16.当所述第一reram结构为高阻态，所述第二reram结构为低阻态时，结构稳定后，所述第一数据节点q处的输出电压为所述第二供电电压的电压值，所述第二数据节点qb的输出电压值为0；
17.当所述第一reram结构为低阻态，所述第二reram结构为高阻态时，结构稳定后，所述第一数据节点q的输出电压值为0，所述第二数据节点qb的输出电压为所述第一供电电压的电压值。
18.从上面的技术方案可知，本发明提供的基于reram的电路耦合单元及电路耦合方法，通过将第一reram电路与第二reram电路进行耦合设置，结合第一数据节点q和第二数据节点qb的结构设计，能够在利用reram的阻态区分压降的同时，有效降低电流消耗，可用于长期处于开启状态的场景中；并且，在正常工作时，若第一reram结构处于高阻态，第一晶体管导通，则该条路径上由于第一reram结构的高阻值产生电流很小，同时由于第二reram结构处于低阻态，虽然阻值很小，但由于第二晶体管不导通，因此几乎没有电流从第二晶体管经过，同理，反过来也是相同的，所以正常工作时漏电小，安全性高。
19.为了实现上述以及相关目的，本发明的一个或多个方面包括后面将详细说明的特征。下面的说明以及附图详细说明了本发明的某些示例性方面。然而，这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外，本发明旨在包括所有这些方面以及它们的等同物。
附图说明
20.通过参考以下结合附图的说明，并且随着对本发明的更全面理解，本发明的其它目的及结果将更加明白及易于理解。在附图中：
21.图1为根据本发明实施例的基于reram的电路耦合单元的结构示意图；
22.图2为根据本发明实施例的基于reram的电路耦合方法的流程示意图。
23.在附图中，1-第一reram电路，11-第一reram结构，12-第一晶体管，121-第一晶体管的栅极，13-第一供电电压，2-第二reram电路，21-第二reram结构，22-第二晶体管，221-第二晶体管的栅极，23-第二供电电压。
24.在所有附图中相同的标号指示相似或相应的特征或功能。
具体实施方式
25.在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。
26.针对前述提出的现有技术中，1t1r结构在reram为lrs时，流经reram的电流非常大，增加电流消耗，从而导致1t1r的电路结构不适合长时间开启的场景的技术问题，提出了一种基于reram的电路耦合单元及电路耦合方法。
27.以下将结合附图对本发明的具体实施例进行详细描述。
28.为了说明本发明提供的基于reram的电路耦合单元及其工作方法，图1示出了根据本发明实施例的基于reram的电路耦合单元的结构；图2示出了根据本发明实施例的基于reram的电路耦合方法的流程。
29.如图1结合图2共同所示，本发明提供的基于reram的电路耦合单元，包括：第一reram电路1和第二reram电路2；其中，第一reram电路1包括第一reram结构11和第一晶体管12；第一reram结构11的一端连接有第一供电电压13，另一端与第一晶体管12的输入端连接，第一晶体管12的输出端接地；第二reram电路2包括第二reram结构21和第二晶体管22；第二reram结构21的一端连接有第二供电电压23，另一端与第二晶体管22的输入端连接，第二晶体管22的输出端接地；第一晶体管12的栅极121连接在第二晶体管22的输入端，并在连接处设置有第一数据节点q；第二晶体管22的栅极221连接在第一晶体管12的输入端，并在连接处设置有第二数据节点qb。
30.其中，为了更方面理解本发明实施例的技术方案，在附图中，v1，v2分别代表第一供电电压和第二供电电压；v3，v4分别代表第一晶体管12的输出端的接地和第二晶体管22的输出端接地。
31.通过将第一reram电路1与第二reram电路2进行耦合设置，结合第一数据节点q和第二数据节点qb的结构设计，能够在利用reram的阻态区分压降的同时，有效降低电流消耗，可用于长期处于开启状态的场景中；并且，在正常工作时，若第一reram结构11处于高阻态，第一晶体管导通，则该条路径上由于第一reram结构21的高阻值产生电流很小，同时由于第二reram结构21处于低阻态，虽然阻值很小，但由于第二晶体管22不导通，因此几乎没有电流从第二晶体管22经过，同理，反过来也是相同的，所以正常工作时漏电小，安全性高。
32.作为本发明的一个优选实施例，第一晶体管12为nmos管；第一晶体管12的漏极与第一reram结构11连接；第一晶体管12的源极接地。nmos管为晶体管的一种类型，对于nmos管，漏极(d端)为输入端，因此，与第一reram结构11连接，源极(s端)为输出端，因此，接地。
33.作为本发明的一个优选实施例，第二晶体管22为nmos管；第二晶体管22的漏极与第二reram结构22连接；第二晶体管22的源极接地。nmos管为晶体管的一种类型，对于nmos管，漏极(d端)为输入端，因此，与第二reram结构21连接，源极(s端)为输出端，因此，接地。
34.作为本发明的一个优选实施例，第一晶体管12为pmos管；第一晶体管12的源极与第一reram结构11连接；第一晶体管12的漏极接地。pmos管为晶体管的一种类型，对于pmos管，源极(s端)为输入端，因此，与第一reram结构11连接，漏极(d端)为输出端，因此，接地。
35.作为本发明的一个优选实施例，第二晶体管22为pmos管；第二晶体管22的源极与第二reram结构21连接；第二晶体管22的漏极接地。pmos管为晶体管的一种类型，对于pmos管，源极(s端)为输入端，因此，与第二reram结构21连接，漏极(d端)为输出端，因此，接地。
36.在本发明中，第一晶体管12和第二晶体管22的具体类型可同时为nmos管或pmos管也可一个为nmos管，另一个为pmos管，对本发明中的两个电路的耦合设计不产生影响。根据实际情况进行电路连接即可。
37.作为本发明的一个优选实施例，第一reram结构11与第二reram结构21交叉编码设置；响应于第一reram结构11的阻态和第二reram结构21的阻态，设置编码值。其中，当第一reram结构11为高阻态，第二reram结构21为低阻态时，将电路单元的编码值设置为1；
38.当第一reram结构11为低阻态，第二reram结构21为高阻态时，将将电路单元的编码值设置为0。
39.通过第一reram结构11与第二reram结构21的交叉编码设置，方便区分第一reram结构11与第二reram结构21的各自所处的状态，需要说明的是，在本发明中，对第一reram结构11与第二reram结构21同时为高阻态或同时为低阻态的情况不进行考虑。
40.作为本发明的一个优选实施例，在第一数据节点q连接有高压器件，将第一数据节点q处的电压转换成数字电平；和/或，在第二数据节点qb连接有高压器件，将第二数据节点qb处检测的电压转换成数字电平。通过高压器件，如buffer(缓冲器)/inv(变频器)等，能够将q和qb两处的输出电压装换为数字电平。
41.作为本发明的一个优选实施例，在第一数据节点q连接有晶体管的g端；在第二数据节点qb连接有晶体管的g端。通过将q点或qb点作为晶体管的g端的导通电压，利用第一reram结构11和第二reram结构21的高低阻态形成一个开关。
42.作为本发明的一个优选实施例，晶体管为nmos管。
43.本发明提供的基于reram的电路耦合方法，应用于如上所述的基于reram的电路耦合单元，包括：
44.s1、当第一reram结构11为高阻态，第二reram结构21为低阻态时，第一晶体管12处于导通状态，第二晶体管22处于不导通状态，当结构稳定后，第一数据节点q处的输出电压为第二供电电压23的电压值，第二数据节点qb的输出电压值为0；
45.s2、当第一reram结构11为低阻态，第二reram结构21为高阻态时，第一晶体管12处于不导通状态，第二晶体管22处于导通状态，当结构稳定后，第一数据节点q的输出电压值为0，第二数据节点qb的输出电压为所述第一供电电压13的电压值。
46.当第一reram结构11为高阻态，第二reram结构21为低阻态时，第二晶体管22的栅极与输出端之间的电压差vgs约定于0，第二晶体管22处于不导通状态，第一晶体管12的栅极121与输出端之间的电压差vgs大于其导通电压，第一晶体管12处于导通状态，此时，第一数据节点q的电压约等于第二供电电压23，当结构稳定后，可以从数第一据节点q输出第二供电电压的电压值。
47.当第一reram结构11为低阻态，第二reram结构21为高阻态时，第二晶体管22的栅极与输出端之间的电压差vgs大于其导通电压，第二晶体管22处于导通状态，第一晶体管12的栅极121与输出端之间的电压差vgs约定于0，第一晶体管12处于不导通状态，此时，第二数据节点qb的电压约等于第一供电电压13，当结构稳定后，可以从第二数据节点qb输出第一供电电压13的电压值。
48.通过上述具体实施方式可看出，本发明提供的基于reram的电路耦合单元及电路耦合方法，通过将第一reram电路与第二reram电路进行耦合设置，结合第一数据节点q和第
二数据节点qb的结构设计，能够在利用reram的阻态区分压降的同时，有效降低电流消耗，可用于长期处于开启状态的场景中；并且，在正常工作时，若第一reram结构处于高阻态，第一晶体管导通，则该条路径上由于第一reram结构的高阻值产生电流很小，同时由于第二reram结构处于低阻态，虽然阻值很小，但由于第二晶体管不导通，因此几乎没有电流从第二晶体管经过，同理，反过来也是相同的，所以正常工作时漏电小，安全性高。
49.如上参照附图以示例的方式描述了根据本发明提出的基于reram的电路耦合单元及电路耦合方法。但是，本领域技术人员应当理解，对于上述本发明所提出的基于reram的电路耦合单元及电路耦合方法，还可以在不脱离本发明内容的基础上做出各种改进。因此，本发明的保护范围应当由所附的权利要求书的内容确定。

技术特征：
1.一种基于reram的电路耦合单元，其特征在于，包括：第一reram电路和第二reram电路；其中，所述第一reram电路包括第一reram结构和第一晶体管；所述第一reram结构的一端连接有第一供电电压，另一端与所述第一晶体管的输入端连接，所述第一晶体管的输出端接地；所述第二reram电路包括第二reram结构和第二晶体管；所述第二reram结构的一端连接有第二供电电压，另一端与所述第二晶体管的输入端连接，所述第二晶体管的输出端接地；所述第一晶体管的栅极连接在所述第二晶体管的输入端，并在连接处设置有第一数据节点q；所述第二晶体管的栅极连接在所述第一晶体管的输入端，并在连接处设置有第二数据节点qb。2.根据权利要求1所述的基于reram的电路耦合单元，其特征在于，所述第一晶体管为nmos管；所述第一晶体管的漏极与所述第一reram结构连接；所述第一晶体管的源极接地。3.根据权利要求1所述的基于reram的电路耦合单元，其特征在于，所述第二晶体管为nmos管；所述第二晶体管的漏极与所述第二reram结构连接；所述第二晶体管的源极接地。4.根据权利要求1所述的基于reram的电路耦合单元，其特征在于，所述第一晶体管为pmos管；所述第一晶体管的源极与所述第一reram结构连接；所述第一晶体管的漏极接地。5.根据权利要求1所述的基于reram的电路耦合单元，其特征在于，所述第二晶体管为pmos管；所述第二晶体管的源极与所述第二reram结构连接；所述第二晶体管的漏极接地。6.根据权利要求1所述的基于reram的电路耦合单元，其特征在于，所述第一reram结构与所述第二reram结构交叉编码设置；响应于所述第一reram结构的阻态和所述第二reram结构的阻态，设置编码值。7.根据权利要求6所述的基于reram的电路耦合单元，其特征在于，当所述第一reram结构为高阻态，且所述第二reram结构为低阻态时，将电路单元的编码值设置为1；当所述第一reram结构为低阻态，且所述第二reram结构为高阻态时，将所述将电路单元的编码值设置为0。8.根据权利要求1所述的基于reram的电路耦合单元，其特征在于，在所述第一数据节点q连接有高压器件，将所述第一数据节点q处的电压转换成数字电平；和/或，在所述第二数据节点qb连接有高压器件，将所述第二数据节点qb处检测的电压转换成数字电平。9.根据权利要求1所述的基于reram的电路耦合单元，其特征在于，在所述第一数据节点q连接有晶体管的g端；和/或，在所述第二数据节点qb连接有晶体管的g端。
10.根据权利要求9所述的基于reram的电路耦合单元，其特征在于，所述晶体管为nmos管。11.一种基于reram的电路耦合方法，应用于如权利要求1-10任意一项所述的基于reram的电路耦合单元，其特征在于，包括：当所述第一reram结构为高阻态，所述第二reram结构为低阻态时，，结构稳定后，所述第一数据节点q处的输出电压为所述第二供电电压的电压值，所述第二数据节点qb的输出电压值为0；当所述第一reram结构为低阻态，所述第二reram结构为高阻态时，结构稳定后，所述第一数据节点q的输出电压值为0，所述第二数据节点qb的输出电压为所述第一供电电压的电压值。

技术总结
本发明提供一种基于ReRAM的电路耦合单元及电路耦合方法，包括：第一ReRAM电路和第二ReRAM电路；第一ReRAM电路包括第一ReRAM结构和第一晶体管；第一ReRAM结构的一端连接有第一供电电压，另一端与第一晶体管的输入端连接，第一晶体管的输出端接地；第二ReRAM电路包括第二ReRAM结构和第二晶体管；第二ReRAM结构的一端连接有第二供电电压，另一端与第二晶体管的输入端连接，第二晶体管的输出端接地。利用本发明能够解决现有技术中，1T1R结构在ReRAM为LRS时，流经ReRAM的电流非常大，增加电流消耗，从而导致1T1R的电路结构不适合长时间开启的场景的技术问题。开启的场景的技术问题。开启的场景的技术问题。


技术研发人员：鹿益铭
受保护的技术使用者：昕原半导体（杭州）有限公司 昕原半导体（深圳）有限公司
技术研发日：2023.04.24
技术公布日：2023/9/5