时钟信号的处理方法、装置、设备以及存储介质与流程

1.本技术涉及计算机科学领域，尤其涉及一种时钟信号的处理方法、装置、设备以及存储介质。


背景技术：

2.时钟信号是计算机科学以及相关领域用语，时钟信号通常被用于同步电路当中，扮演计时器的角色，保证相关的电子组件得以同步运作。
3.时钟信号的传输过程中可能会电磁干扰等因素的影响使得时钟信号异常，而通常时钟信号无法自行调整，进而导致相关的电子组件的同步运作也会受到干扰，进而影响了相关电子组件原本的功能。
4.申请内容
5.本技术的主要目的在于提供一种时钟信号的处理方法、装置、设备以及存储介质，旨在解决时钟信号无法自行调整的技术问题。
6.第一方面，为实现上述目的，本技术提供一种时钟信号的处理方法，所述方法包括如下步骤：
7.输出多组时钟信号，其中，所述时钟信号的组数为偶数组且组数大于或等于四组；
8.多组所述时钟信号两两一对形成参照时钟信号队列；
9.比对各所述参照时钟信号队列中的两组所述时钟信号，其中，若两组所述时钟信号满足预设条件，则输出正确信息，若两组所述时钟信号不满足所述预设条件，则输出错误信息；
10.将输出所述错误信息的所述参照时钟信息队列中的两个所述时钟信号调整至与输出所述正确信息的所述参照时钟信息队列中的两个所述时钟信号相对应。
11.可选地，所述比对各所述参照时钟信号队列中的两组所述时钟信号之前，所述方法还包括：
12.对各所述参照时钟信号队列中的至少一组所述时钟信号进行倍频和/或调幅处理。
13.可选地，
14.所述时钟信号的组数为四组，且四组所述时钟信号分别为第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，其中，所述第一时钟信号和所述第二时钟信号形成第一时钟信号队列，所述第三时钟信号和所述第四时钟信号形成第二时钟信号队列，
15.所述对各所述参照时钟信号队列中的至少一组所述时钟信号进行倍频和/或调幅处理，包括：
16.将所述第一时钟信号进行0.5倍频处理并将幅度调整为原来的0.5倍；
17.将所述第三时钟信号进行2倍频处理并将幅度调整为原来的2倍；
18.将所述第四时钟信号进行4倍频处理并将幅度调整为原来的4倍。
19.可选地，所述比对各所述参照时钟信号队列中的两组所述时钟信号，包括：
20.判断所述第二时钟信号的频率是否为所述第一时钟信号的频率的两倍，以及判断所述第二时钟信号的幅度是否为所述第一时钟信号的幅度的两倍；
21.判断所述第四时钟信号的频率是否为所述第三时钟信号的频率的两倍，以及判断所述第四时钟信号的幅度是否为所述第三时钟信号的幅度的两倍。
22.可选地，所述将输出所述错误信息的所述参照时钟信息队列中的两个所述时钟信号调整至与输出所述正确信息的所述参照时钟信息队列中的两个所述时钟信号相对应，包括：
23.所述第一时钟信号队列输出所述错误信息，所述第二时钟信号队列输出正确信息时：
24.将所述第一时钟信号的频率调整为所述第三时钟信号的频率的1/4，将所述第一时钟信号的幅度调整为所述第三时钟信号的幅度的1/4；
25.将所述第二时钟信号的频率调整为所述第四时钟信号的频率的1/4，将所述第二时钟信号的幅度调整为所述第四时钟信号的幅度的1/4；
26.所述第一时钟信号队列输出所述正确误信息，所述第二时钟信号队列输出错误信息时：
27.将所述第三时钟信号的频率调整为所述第一时钟信号的频率的4倍，将所述第三时钟信号的幅度调整为所述第一时钟信号的幅度的4倍；
28.将所述第四时钟信号的频率调整为所述第二时钟信号的频率的4倍，将所述第四时钟信号的幅度调整为所述第二时钟信号的幅度的4倍。
29.可选地，所述输出多组时钟信号，包括：
30.按照设定的倍频系数对通过铷原子钟的生成的多组信号进行倍频处理，得到多组参考时钟信号；
31.根据多组所述参考时钟信号分别生成多组所述时钟信号。
32.可选地，多组所述时钟信号分别由多个信号源生成，所述信号源的数量与所述时钟信号的组数一致且一一对应。
33.第二方面，本发明还提出一种时钟信号处理装置，所述装置包括：
34.时钟信号输出模块，用于输出组数为偶数且组数大于或等于四组的时钟信号；
35.分组模块，用于将多组所述时钟信号两两一对形成参照时钟信号队列；
36.比对模块，用于比对各所述参照时钟信号队列中的两组所述时钟信号，其中，若两组所述时钟信号满足预设条件，则输出正确信息，若两组所述时钟信号不满足所述预设条件，则输出错误信息；
37.调整模块，用于将输出所述错误信息的所述参照时钟信息队列中的两个所述时钟信号调整至与输出所述正确信息的所述参照时钟信息队列中的两个所述时钟信号相对应。
38.第三方面，本发明还提出一种一种时钟信号处理设备，包括：处理器，存储器以及存储在所述存储器中的时钟信号处理程序，所述时钟信号处理程序被所述处理器运行时实现如上所述时钟信号的处理方法的步骤。
39.第四方面，本发明还提出一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有时钟信号处理程序，所述时钟信号处理程序被处理器执行时实现如上所述的时钟信号的处理方法。
40.本技术实施例提出的一种时钟信号的处理方法，包括：输出多组时钟信号，其中，时钟信号的组数为偶数组且组数大于或等于四组；多组时钟信号两两一对形成多对参照时钟信号队列；比对各参照时钟信号队列中的两组时钟信号，其中，若两组时钟信号满足预设条件，则输出正确信息，若两组时钟信号不满足预设条件，则输出错误信息；将输出错误信息的参照时钟信息队列中的两个时钟信号调整至与输出正确信息的参照时钟信息队列中的两个时钟信号相对应。由此，通过比对各参照时钟信号队列中的两组时钟信号检查是否出现异常，在出现异常时，实现了对异常的时钟信号进行调整，进而保证了相关的电子组件的同步运作，避免了时钟信号异常对相关电子组件原本的功能的影响。
附图说明
41.图1为本技术时钟信号的处理方法的时钟信号处理设备的架构示意图；
42.图2为本技术时钟信号的处理方法的硬件运行环境的时钟信号处理设备的结构示意图；
43.图3为本技术提供的一种时钟信号的处理方法的流程示意图；
44.图4为本技术时钟信号处理装置的模块示意图。
45.本技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
46.应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
47.本技术实施例以下，将对本技术技术实现中应用到的时钟信号处理设备进行说明：
48.如图1所示，该时钟信号处理设备可以包括：处理器1001，例如中央处理器(central processing unit，cpu)，通信总线1002、用户接口1003，网络接口1004，存储器1005。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(display)、输入单元比如键盘(keyboard)，可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如无线保真(wireless-fidelity，wi-fi)接口)。存储器1005可以是高速的随机存取存储器(randomaccess memory，ram)存储器，也可以是稳定的非易失性存储器(non-volatile memory，nvm)，例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。
49.本领域技术人员可以理解，图1中示出的结构并不构成对时钟信号处理设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
50.如图1所示，作为一种存储介质的存储器1005中可以包括操作系统、数据存储模块、网络通信模块、用户接口模块以及时钟信号处理程序。
51.在图1所示的时钟信号处理设备中，网络接口1004主要用于与网络服务器进行数据通信；用户接口1003主要用于与用户进行数据交互；本技术时钟信号处理设备中的处理器1001、存储器1005可以设置在时钟信号处理设备中，时钟信号处理设备通过处理器1001调用存储器1005中存储的时钟信号处理程序，并执行本技术实施例提供的时钟信号的处理方法。
52.参照图2，图2为本技术实施例方案涉及的硬件运行环境的时钟信号处理设备的结构示意图。
53.如图2所示，该时钟信号处理设备可以包括：处理器1001，例如中央处理器(central processing unit，cpu)，通信总线1002、用户接口1003，网络接口1004，存储器1005。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(display)、输入单元比如键盘(keyboard)，可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如无线保真(wireless-fidelity，wi-fi)接口)。存储器1005可以是高速的随机存取存储器(randomaccess memory，ram)存储器，也可以是稳定的非易失性存储器(non-volatile memory，nvm)，例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。
54.本领域技术人员可以理解，图2中示出的结构并不构成对时钟信号处理设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
55.如图2所示，作为一种存储介质的存储器1005中可以包括操作系统、数据存储模块、网络通信模块、用户接口模块以及时钟信号处理程序。
56.在图2所示的时钟信号处理设备中，网络接口1004主要用于与网络服务器进行数据通信；用户接口1003主要用于与用户进行数据交互；本技术时钟信号处理设备中的处理器1001、存储器1005可以设置在时钟信号处理设备中，时钟信号处理设备通过处理器1001调用存储器1005中存储的时钟信号处理程序，并执行本技术实施例提供的时钟信号的处理方法。
57.基于上述时钟信号的处理方法的硬件结构但不限于上述硬件结构，本技术提供一种时钟信号的处理方法的第一实施例。参照图3，图3示出了本技术时钟信号的处理方法的流程示意图。
58.需要说明的是，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
59.本实施例中，包括：
60.步骤s100，输出多组时钟信号，其中，时钟信号的组数为偶数组且组数大于或等于四组；
61.需要理解的是，时钟信号是由时钟发生器输出的，具体可以是由一个时钟发生器输出多组时钟信号，也可以是由多个时钟发生器输出多组时钟信号。
62.步骤s200，多组时钟信号两两一对形成多对参照时钟信号队列；
63.需要理解地是，具体可以是三组时钟信号形成一对参照时钟信号队列或者四组形成一对参照时钟信号队列等等，本实施例采用两两一对形成多对参照时钟信号队列的方式具有计算量低、便于参考时钟信号队列的形成的优点。
64.步骤s300，比对各参照时钟信号队列中的两组时钟信号，其中，若两组时钟信号满足预设条件，则输出正确信息，若两组时钟信号不满足预设条件，则输出错误信息；
65.需要理解的是，具体可以通过处理器比对各参照时钟信号队列中的两组时钟信号的具体参数，预设条件可以是两组时钟信号的具体参数相同或者两组时钟信号的具体参数呈具体的倍数关系等，预设条件可以根据实际情况设置。通过比对各参照时钟信号队列中
的两组时钟信号的具体参数是否满足预设条件，进而可以检测出各个时钟信号是否出现异常，进而实现了时钟信号的异常的自动检测。具体地，输出错误信息的参照时钟信号队列中的两组时钟信号中至少一个时钟信号出现了异常，输出正确信息的参照时钟信号队列中的两组信号均未出现异常。
66.步骤s400，将输出错误信息的参照时钟信息队列中的两个时钟信号调整至与输出正确信息的参照时钟信息队列中的两个时钟信号相对应。
67.需要理解的是，具体可以通过处理器将输出错误信息的参照时钟信息队列中的两个时钟信号调整至与输出正确信息的参照时钟信息队列中的两个时钟信号相对应。由于输出错误信息的参照时钟信号队列中的两组时钟信号中至少一个时钟信号出现了异常，因此将输出错误信息的参照时钟信息队列中的两个时钟信号均调整至与输出正确信息的参照时钟信息队列中的两个时钟信号相对应，以确保每个时钟信号均排除了异常，进而实现了时钟信号的自动调整，以保证相关的电子组件的同步运作，避免了时钟信号异常对相关电子组件原本的功能的影响。
68.在本实施例中，通过比对各参照时钟信号队列中的两组时钟信号检查是否出现异常，在出现异常时，实现对异常的时钟信号进行调整，进而保证了相关的电子组件的同步运作，避免了时钟信号异常对相关电子组件原本的功能的影响。
69.基于同一申请构思，本技术还提供了一种时钟信号的处理方法实施例。
70.步骤s300，比对各参照时钟信号队列中的两组时钟信号之前，方法还包括：
71.步骤s201，对各参照时钟信号队列中的至少一组时钟信号进行倍频和/或调幅处理。
72.需要理解的是，时钟信号收到干扰时，时钟信号的幅度、频率和相位等具体参数会产生变化，具体通过对各参照时钟信号队列中的至少一组时钟信号进行倍频和/或调幅处理可以减小干扰造成的影响，以适应更多种干扰的情况，提高了时钟信号的处理方法的适用性以及使用可靠性。
73.作为一种具体实施方式，时钟信号的组数为四组，且四组时钟信号分别为第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，其中，第一时钟信号和第二时钟信号形成第一时钟信号队列，第三时钟信号和第四时钟信号形成第二时钟信号队列，步骤s201，对各参照时钟信号队列中的至少一组时钟信号进行倍频和/或调幅处理，包括：
74.将第一时钟信号进行0.5倍频处理并将幅度调整为原来的0.5倍；
75.将第三时钟信号进行2倍频处理并将幅度调整为原来的2倍；
76.将第四时钟信号进行4倍频处理并将幅度调整为原来的4倍。
77.在本实施例中，第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号调整前的频率以及幅度的比值为1:1:1:1；第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号调整后的频率以及幅度的比值为0.5:1:2:4，如对四组时钟信号进行倍频和调幅处理，计算量小且便于观察。
78.作为一种具体实施方式，步骤s300，比对各参照时钟信号队列中的两组时钟信号，包括：
79.步骤s301，判断第二时钟信号的频率是否为第一时钟信号的频率的两倍，以及判断第二时钟信号的幅度是否为第一时钟信号的幅度的两倍；
80.步骤s302，判断第四时钟信号的频率是否为第三时钟信号的频率的两倍，以及判断第四时钟信号的幅度是否为第三时钟信号的幅度的两倍。
81.需要理解的是，本发明对步骤s301和步骤s302的处理顺序不作限制，具体可以是步骤s301和步骤s302依次进行或者步骤s302和步骤s301依次进行或者步骤s301和步骤s302同时进行。
82.在本实施例中，实现了对各参照时钟信号队列中两组时钟信号中的至少一组时钟信号是否出现异常的检测。
83.作为一种具体实施方式，步骤s400，将输出错误信息的参照时钟信息队列中的两个时钟信号调整至与输出正确信息的参照时钟信息队列中的两个时钟信号相对应，包括：
84.第一时钟信号队列输出错误信息，第二时钟信号队列输出正确信息时：
85.步骤s401，将第一时钟信号的频率调整为第三时钟信号的频率的1/4，将第一时钟信号的幅度调整为第三时钟信号的幅度的1/4；
86.步骤s402，将第二时钟信号的频率调整为第四时钟信号的频率的1/4，将第二时钟信号的幅度调整为第四时钟信号的幅度的1/4；
87.第一时钟信号队列输出正确误信息，第二时钟信号队列输出错误信息时：
88.步骤s401’，将第三时钟信号的频率调整为第一时钟信号的频率的4倍，将第三时钟信号的幅度调整为第一时钟信号的幅度的4倍；
89.步骤s402’，将第四时钟信号的频率调整为第二时钟信号的频率的4倍，将第四时钟信号的幅度调整为第二时钟信号的幅度的4倍。
90.需要理解的是，本发明对步骤s401和步骤s402或步骤s401’和步骤s402’的处理顺序不作限制，具体可以是步骤s401和步骤s402或步骤s401’和步骤s402’依次进行或者步骤s401和步骤s402或步骤s401’和步骤s402’依次进行或者步骤s401和步骤s402或步骤s401’和步骤s402’同时进行。
91.在本实施例中，实现了对输出错误信息的参考时钟信号队列中的两组时钟信号的调整，以确保后续输出的时钟信号的准确性。
92.作为一种具体实施方式，步骤s100，输出多组时钟信号，包括：
93.步骤s101，按照设定的倍频系数对通过铷原子钟的生成的多组信号进行倍频处理，得到多组参考时钟信号；
94.步骤s102，根据多组参考时钟信号分别生成多组时钟信号。
95.具体的，在本实施例中使用铷原子钟作为时钟信号源的参考时钟，从而替代了现有技术中使用的内部锁相环作为时钟信号源的参考时钟。在本实施例中，还需要对铷原子钟产生的信号按照设定的倍频系数进行倍频处理，并将经过倍频处理后的信号作为时钟信号源的参考时钟。优选的，在本实施例中采用二次放大二次倍频的处理方式。
96.作为一种具体实施方式，多组时钟信号分别由多个信号源生成，信号源的数量与时钟信号的组数一致且一一对应，通过多个信号源生产多组时钟信号可以排除信号源出现故障造成时钟信号出现异常的情况，提高了相关电子组件的工作可靠性。
97.基于同一申请构思，本技术还提供了一种时钟信号处理装置。参阅图4，图4为本技术提供的一种时钟信号处理装置的结构示意图，该装置具体包括：
98.时钟信号输出模块10，用于输出组数为偶数且组数大于或等于四组的时钟信号；
99.分组模块20，用于将多组时钟信号两两一对形成参照时钟信号队列；
100.比对模块30，用于比对各参照时钟信号队列中的两组时钟信号，其中，若两组时钟信号满足预设条件，则输出正确信息，若两组时钟信号不满足所述预设条件，则输出错误信息；
101.调整模块40，用于将输出错误信息的参照时钟信息队列中的两个时钟信号调整至与输出正确信息的参照时钟信息队列中的两个时钟信号相对应。
102.本实施例的技术方案，通过各个功能模块间的相互配合，对时钟信号进行检查及调整，确保了时钟信号的准确性。
103.此外，本技术实施例还提出一种计算机存储介质，存储介质上存储有时钟信号处理程序，时钟信号处理程序被处理器执行时实现如上文的时钟信号的处理方法的步骤。因此，这里将不再进行赘述。另外，对采用相同方法的有益效果描述，也不再进行赘述。对于本技术所涉及的计算机可读存储介质实施例中未披露的技术细节，请参照本技术方法实施例的描述。确定为示例，程序指令可被部署为在一个计算设备上执行，或者在位于一个地点的多个计算设备上执行，又或者，在分布在多个地点且通过通信网络互连的多个计算设备上执行。
104.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，上述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，上述的存储介质可为磁碟、光盘、只读存储记忆体(read-only memory，rom)或随机存储记忆体(randomaccessmemory，ram)等。
105.另外需说明的是，以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。另外，本技术提供的装置实施例附图中，模块之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
106.通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本技术可借助软件加必需的通用硬件的方式来实现，当然也可以通过专用硬件包括专用集成电路、专用cpu、专用存储器、专用元器件等来实现。一般情况下，凡由计算机程序完成的功能都可以很容易地用相应的硬件来实现，而且，用来实现同一功能的具体硬件结构也可以是多种多样的，例如模拟电路、数字电路或专用电路等。但是，对本技术而言更多情况下软件程序实现是更佳的实施方式。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在可读取的存储介质中，如计算机的软盘、u盘、移动硬盘、只读存储器(rom，read-onlymemory)、随机存取存储器(ram，randomaccessmemory)、磁碟或者光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本技术各个实施例的方法。
107.以上仅为本技术的优选实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技
术领域，均同理包括在本技术的专利保护范围内。

技术特征：
1.一种时钟信号的处理方法，其特征在于，所述方法包括如下步骤：输出多组时钟信号，其中，所述时钟信号的组数为偶数组且组数大于或等于四组；多组所述时钟信号两两一对形成多对参照时钟信号队列；比对各所述参照时钟信号队列中的两组所述时钟信号，其中，若两组所述时钟信号满足预设条件，则输出正确信息，若两组所述时钟信号不满足所述预设条件，则输出错误信息；将输出所述错误信息的所述参照时钟信息队列中的两个所述时钟信号调整至与输出所述正确信息的所述参照时钟信息队列中的两个所述时钟信号相对应。2.如权利要求1所述的时钟信号的处理方法，其特征在于，所述比对各所述参照时钟信号队列中的两组所述时钟信号之前，所述方法还包括：对各所述参照时钟信号队列中的至少一组所述时钟信号进行倍频和/或调幅处理。3.如权利要求2所述的时钟信号的处理方法，其特征在于，所述时钟信号的组数为四组，且四组所述时钟信号分别为第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，其中，所述第一时钟信号和所述第二时钟信号形成第一时钟信号队列，所述第三时钟信号和所述第四时钟信号形成第二时钟信号队列，所述对各所述参照时钟信号队列中的至少一组所述时钟信号进行倍频和/或调幅处理，包括：将所述第一时钟信号进行0.5倍频处理并将幅度调整为原来的0.5倍；将所述第三时钟信号进行2倍频处理并将幅度调整为原来的2倍；将所述第四时钟信号进行4倍频处理并将幅度调整为原来的4倍。4.如权利要求3所述的时钟信号的处理方法，其特征在于，所述比对各所述参照时钟信号队列中的两组所述时钟信号，包括：判断所述第二时钟信号的频率是否为所述第一时钟信号的频率的两倍，以及判断所述第二时钟信号的幅度是否为所述第一时钟信号的幅度的两倍；判断所述第四时钟信号的频率是否为所述第三时钟信号的频率的两倍，以及判断所述第四时钟信号的幅度是否为所述第三时钟信号的幅度的两倍。5.如权利要求3所述的时钟信号的处理方法，其特征在于，所述将输出所述错误信息的所述参照时钟信息队列中的两个所述时钟信号调整至与输出所述正确信息的所述参照时钟信息队列中的两个所述时钟信号相对应，包括：所述第一时钟信号队列输出所述错误信息，所述第二时钟信号队列输出正确信息时：将所述第一时钟信号的频率调整为所述第三时钟信号的频率的1/4，将所述第一时钟信号的幅度调整为所述第三时钟信号的幅度的1/4；将所述第二时钟信号的频率调整为所述第四时钟信号的频率的1/4，将所述第二时钟信号的幅度调整为所述第四时钟信号的幅度的1/4；所述第一时钟信号队列输出所述正确误信息，所述第二时钟信号队列输出错误信息时：将所述第三时钟信号的频率调整为所述第一时钟信号的频率的4倍，将所述第三时钟信号的幅度调整为所述第一时钟信号的幅度的4倍；将所述第四时钟信号的频率调整为所述第二时钟信号的频率的4倍，将所述第四时钟
信号的幅度调整为所述第二时钟信号的幅度的4倍。6.如权利要求1至5中任一项所述的时钟信号的处理方法，其特征在于，所述输出多组时钟信号，包括：按照设定的倍频系数对通过铷原子钟的生成的多组信号进行倍频处理，得到多组参考时钟信号；根据多组所述参考时钟信号分别生成多组所述时钟信号。7.如权利要求1至5中任一项所述的时钟信号的处理方法，其特征在于，多组所述时钟信号分别由多个信号源生成，所述信号源的数量与所述时钟信号的组数一致且一一对应。8.一种时钟信号处理装置，其特征在于，所述装置包括：时钟信号输出模块，用于输出组数为偶数且组数大于或等于四组的时钟信号；分组模块，用于将多组所述时钟信号两两一对形成参照时钟信号队列；比对模块，用于比对各所述参照时钟信号队列中的两组所述时钟信号，其中，若两组所述时钟信号满足预设条件，则输出正确信息，若两组所述时钟信号不满足所述预设条件，则输出错误信息；调整模块，用于将输出所述错误信息的所述参照时钟信息队列中的两个所述时钟信号调整至与输出所述正确信息的所述参照时钟信息队列中的两个所述时钟信号相对应。9.一种时钟信号处理设备，其特征在于，包括：处理器，存储器以及存储在所述存储器中的时钟信号处理程序，所述时钟信号处理程序被所述处理器运行时实现如权利要求1至7中任一项所述时钟信号的处理方法的步骤。10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有时钟信号处理程序，所述时钟信号处理程序被处理器执行时实现如权利要求1至7中任一项所述的时钟信号的处理方法。

技术总结
本申请公开了一种时钟信号的处理方法、装置、设备以及存储介质，其中，方法包括如下步骤：输出多组时钟信号，其中，时钟信号的组数为偶数组且组数大于或等于四组；多组时钟信号两两一对形成参照时钟信号队列；比对各参照时钟信号队列中的两组时钟信号，其中，若两组时钟信号满足预设条件，则输出正确信息，若两组时钟信号不满足预设条件，则输出错误信息；将输出错误信息的参照时钟信息队列中的两个时钟信号调整至与输出正确信息的参照时钟信息队列中的两个时钟信号相对应。实现了对异常的时钟信号进行调整，进而保证了相关的电子组件的同步运作，避免了时钟信号异常对相关电子组件原本的功能的影响。原本的功能的影响。原本的功能的影响。


技术研发人员：许明伟 樊晓兵
受保护的技术使用者：深圳市汇芯通信技术有限公司
技术研发日：2023.05.31
技术公布日：2023/9/6