存储器装置及其操作方法与流程

1.本发明有关于一种存储器装置及其操作方法。


背景技术：

2.于二维存储器装置中，通道与p阱之间有电性接触。所以，当施加负字线电压而p阱保持于0v时，通道电压也不会降至负电压。这是因为p阱可以持续地提供空穴以保持通道电压。
3.然而，三维存储器装置中，通道与p阱之间则没有电性接触。所以，于编程操作或读取操作时，随着字线电压降低，导致该通道处于浮接状态(没有导电路径至源极与位线)，则通道电压可能有电容性耦合并下降至负电压。这将会导致编程状态字线与相邻字线(处于擦除状态)之间出现大电场，导致热电子模式干扰。
4.例如，以字线wl1与wl(n-1)(n为正整数且n＞2)被编程至高阈值状态，而其余字线则处于擦除状态。随着高阈值状态字线wl1与wl(n-1)的电压下降，位于字线wl1与wl(n-1)之间的字线wl2～wl(n-2)将成为浮接状态。而且，在字线wl0与wl1之间出现大电场，在字线wln与wl(n-1)之间出现大电场。故而，对于字线wl0与wln将会受到热电子模式干扰(hot-electron mode disturbance)，当读取周期越来越多时，受到热电子模式干扰的字线的阈值电压将越来越高，不利于存储器装置的操作与性能。
5.故而，如何避免三维存储器装置内的热电子模式干扰乃是努力方向之一。


技术实现要素：

6.根据本发明一实例，提出一种存储器装置的操作方法，该存储器装置包括多个接地选择线、多个串选择线、多个冗余接地选择线与多个冗余串选择线，该存储器装置的操作方法包括：于一读取操作或一写入验证操作结束时，在一字线电压下降阶段，同步施加多个不同逐渐下降信号线参考电压至这些接地选择线与这些串选择线，其中，这些不同逐渐下降信号线参考电压的值有关于这些接地选择线与这些串选择线的多个信号线位置。
7.根据本发明又一实例，提出一种存储器装置，包括：多个存储器单元；多个接地选择线；多个冗余接地选择线；多个位线；多个串选择线；多个冗余串选择线；多个字线，耦接至这些存储器单元，这些存储器单元更耦接至这些位线；以及多个开关，耦接至这些接地选择线、这些冗余接地选择线、这些位线、这些串选择线与这些冗余串选择线；其中，于一读取操作或一写入验证操作结束时，在一字线电压下降阶段，同步施加多个不同逐渐下降信号线参考电压至这些接地选择线与这些串选择线，其中，这些不同逐渐下降信号线参考电压的值有关于这些接地选择线与这些串选择线的多个信号线位置。
8.为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式详细说明如下。
附图说明
9.图1显示根据本发明一实施例的存储器装置的等效电路示意图。
10.图2显示根据本发明一实施例的存储器装置的波形图。
11.图3显示根据本发明另一实施例的存储器装置的波形图。
12.图4显示本发明一实施例与传统技术的通道电压波形图。
13.图5显示根据本发明又一实施例的存储器装置操作方法的流程图。
14.附图标记说明
15.100：存储器装置b0～bq：存储器区块
16.csl：共同源极线
17.wl0～wln：字线bl0～blp：位线
18.sw：开关
19.ssl0～ssl2：串选择线
20.ssld0～ssld2：冗余串选择线
21.gsl0～gsl2：接地选择线
22.gsld0～gsld3：冗余接地选择线
23.ss：存储器串
24.mc：存储器单元
25.p1～p4：阶段
26.t1：时序
27.l41、l42：曲线图
28.510：步骤
具体实施方式
29.本说明书的技术用语参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。本公开的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本技术领域普通技术人员可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。
30.图1显示根据本发明一实施例的存储器装置100的等效电路示意图。存储器装置100例如但不受限于，为三维(3d)存储器装置。如图1所示，存储器装置100包括多个存储器区块(memoryblock)b0～bq(q为正整数)、共同源极线(commonsourceline)csl、多条字线wl0～wln(n为正整数)，多条位线bl0～blp(p为正整数)、多条串选择线(stringselectline，ssl)、多条冗余(dummy)串选择线、多条接地选择线(groundselectline，gsl)与多条冗余接地选择线。在图1中，虽显示出3条串选择线ssl0～ssl2、3条冗余串选择线ssld0～ssld2、3条接地选择线gsl0～gsl2与4条冗余接地选择线gsld0～gsld3，但本发明并不受限于此，这些串选择线、这些冗余串选择线、这些接地选择线与这些冗余接地选择线可以有其他数量，此亦在本发明精神范围内。
31.以存储器装置100为例，由底部往顶端的顺序分别是：接地选择线gsl0～gsl2、冗余接地选择线gsld0～gsld3、字线wl0～wln、冗余串选择线ssld0～ssld2与串选择线ssl0
～ssl2。亦即，接地选择线gsl0位于最底部，而串选择线ssl2位于最顶端。或者是，在本发明一实施例中，“外侧”乃是定义成较远离这些字线，而内侧则是定义成较接近这些字线。例如，接地选择线gsl0与串选择线ssl2可视为最外侧信号线，因接地选择线gsl0与串选择线ssl2最远离这些字线wl0～wln；以及，冗余接地选择线gsld3与冗余串选择线ssld0可视为最内侧信号线，因冗余接地选择线gsld3与冗余串选择线ssld0最靠近这些字线wl0～wln。
32.各这些存储器区块b0～bq包括多个开关sw与多个存储器串ss。各存储器串ss包括多个存储器单元mc。这些存储器单元mc位于这些字线wl0～wln与这些位线bl0～blp的交叉处。在同一存储器区块内，耦接至同一位线的这些存储器单元mc组成一存储器串ss。
33.这些开关sw分别位于串选择线ssl0～ssl2与这些位线bl0～blp的交叉处，或者是，冗余串选择线ssld0～ssld2与这些位线bl0～blp的交叉处，或者是，接地选择线gsl0～gsl2与这些位线bl0～blp的交叉处，或者是，冗余接地选择线gsld0～gsld3与这些位线bl0～blp的交叉处。当选择一相关存储器串ss时，相关的开关sw将被导通。
34.流经这些存储器串ss的多个单元电流将通过共同源极线csl而流至后端的相关电路以进行相关操作。
35.图2显示根据本发明一实施例的存储器装置的波形图。图2以读取操作为例做说明，但当知本发明并不受限于此。本发明其他实施例亦可应用于写入验证(write verify)操作，写入验证操作包括编程验证(program verify)操作与擦除验证(erase verify)操作。
36.如图2所示，于读取操作开始之前，一受选字线swl、多条未选字线uwl、这些冗余串选择线ssld0～ssld2、这些冗余接地选择线gsld0～gsld3、这些串选择线ssl0～ssl2、这些接地选择线gsl0～gsl2、这些位线bl0～blp与该共同源极线csl的电压为第一参考电压，例如但不受限于，为0v。受选字线swl为这些字线wl0～wln之一，而未选字线uwl则代表其余的未选字线。
37.读取操作包括4个阶段p1～p4，底下将分别说明之。
38.于第一阶段p1内，受选字线swl仍维持于第一参考电压；未选字线uwl由第一参考电压上升至第二参考电压vpass(例如但不受限于，为8v～9v)；这些冗余接地选择线gsld0～gsld3与这些冗余串选择线ssld0～ssld2由第一参考电压上升至第二参考电压vpass；这些接地选择线gsl0～gsl2与这些串选择线ssl0～ssl2由第一参考电压上升至第二参考电压vpass；这些位线bl0～blp由第一参考电压上升至第三参考电压vbl(例如但不受限于，为1.3v)；以及，该共同源极线csl由第一参考电压上升至第四参考电压vcsl(例如但不受限于，为0.6v)。
39.于第二阶段p2内，受选字线swl由第一参考电压上升至第五参考电压vread1(例如但不受限于，为2v)，以及，由第五参考电压vread1上升至第六参考电压vread2(例如但不受限于，为6v)；未选字线uwl维持于第二参考电压vpass；这些冗余接地选择线gsld0～gsld3与这些冗余串选择线ssld0～ssld2维持于第二参考电压vpass；这些接地选择线gsl0～gsl2与这些串选择线ssl0～ssl2维持于第二参考电压vpass；这些位线bl0～blp维持于第三参考电压vbl；以及，该共同源极线csl维持于第四参考电压vcsl。
40.于第三阶段p3内，受选字线swl维持于第六参考电压vread2；未选字线uwl维持于第二参考电压vpass；这些冗余接地选择线gsld0～gsld3与这些冗余串选择线ssld0～
ssld2维持于第二参考电压vpass；这些接地选择线gsl0～gsl2与这些串选择线ssl0～ssl2维持于第二参考电压vpass；这些位线bl0～blp维持于第三参考电压vbl；以及，该共同源极线csl维持于第四参考电压vcsl。
41.于第四阶段p4内，受选字线swl由第六参考电压vread2下降至第一参考电压；未选字线uwl由第二参考电压vpass下降至第一参考电压；这些冗余接地选择线gsld0～gsld3与这些冗余串选择线ssld0～ssld2由第二参考电压vpass下降至第一参考电压；接地选择线gsl0与串选择线ssl2由第二参考电压vpass下降至第七参考电压(例如但不受限于为0v)；接地选择线gsl1与串选择线ssl1由第二参考电压vpass下降至第八参考电压(例如但不受限于为-1v)；接地选择线gsl2与串选择线ssl0由第二参考电压vpass下降至第九参考电压(例如但不受限于为-2v)；这些位线bl0～blp由第三参考电压vbl下降至第一参考电压；以及，该共同源极线csl由第四参考电压vcsl下降至第一参考电压。
42.如图2所示，于第四阶段p4内(亦即在字线电压下降阶段内)，施加逐渐下降参考电压至这些接地选择线(gsl0～gsl2)与这些串选择线(ssl0～ssl2)，藉此避免传统技术的热电子模式干扰，其理由将于底下说明之。
43.于读取操作的4个阶段p1～p4结束后，在时序t1处，受选字线swl维持于第一参考电压；未选字线uwl维持于第一参考电压；这些冗余接地选择线gsld0～gsld3与这些冗余串选择线ssld0～ssld2维持于第一参考电压；接地选择线gsl0与串选择线ssl2维持于第七参考电压；接地选择线gsl1与串选择线ssl1维持于第八参考电压；接地选择线gsl2与串选择线ssl0维持于第九参考电压；这些位线bl0～blp维持于第一参考电压；以及，该共同源极线csl维持于第一参考电压。
44.于图2中，这些第七参考电压、第八参考电压与第九参考电压间的电压差虽为1v，但当知本发明并不受限于此。于本发明其他实施例中，这些第七参考电压、第八参考电压与第九参考电压间的电压差可为其他值，此亦在本发明精神范围内。
45.于图2中，施加至这些接地选择线gsl0～gsl2与这些串选择线ssl0～ssl2之电压波形虽显示为线性下降波形，但当知本发明并不受限于此。于本发明其他实施例中，施加至这些接地选择线gsl0～gsl2与这些串选择线ssl0～ssl2的电压波形可为其他下降波形，此亦在本发明精神范围内。
46.由图2可知，于本发明一实施例中，于一读取操作或一写入验证操作结束时，在一字线电压下降阶段，同步施加多个不同逐渐下降信号线参考电压(亦即第七参考电压至第九三参考电压)至多个接地选择线与多个串选择线，其中，这些不同逐渐下降信号线参考电压的值有关于这些接地选择线与这些串选择线的多个信号线位置。
47.由图2可知，于本发明一实施例中，施加至这些接地选择线与这些串选择线的一外侧接地选择线(如gsl0)与一外侧串选择线(如ssl2)的一第一信号线参考电压高于施加至这些接地选择线与这些串选择线的一内侧接地选择线(如gsl1)与一内侧串选择线(如ssl1)的一第二信号线参考电压。
48.图3显示根据本发明另一实施例的存储器装置的波形图。图3以读取操作为例做说明，但当知本发明并不受限于此。本发明其他实施例亦可应用于写入验证。
49.图3的波形原则上相似于图2。底下将说明两者不同之处。
50.于第四阶段p4内，受选字线swl由第六参考电压vread2下降至第一参考电压；未选
字线uwl由第二参考电压vpass下降至第一参考电压；冗余接地选择线gsld0与冗余串选择线ssld2由第二参考电压vpass下降至第十参考电压(例如但不受限于为-3v)；冗余接地选择线gsld1与冗余串选择线ssld1由第二参考电压vpass下降至第十一参考电压(例如但不受限于为-4v)；冗余接地选择线gsld2与冗余串选择线ssld0由第二参考电压vpass下降至第十二参考电压(例如但不受限于为-5v)；冗余接地选择线gsld3由第二参考电压vpass下降至第十三参考电压(例如但不受限于为-6v)；接地选择线gsl0与串选择线ssl2由第二参考电压vpass下降至第七参考电压；接地选择线gsl1与串选择线ssl1由第二参考电压vpass下降至第八参考电压；接地选择线gsl2与串选择线ssl0由第二参考电压vpass下降至第九参考电压；这些位线bl0～blp由第三参考电压vbl下降至第一参考电压；以及，该共同源极线csl由第四参考电压vcsl下降至第一参考电压。
51.如图3所示，于第四阶段p4内(亦即在字线电压下降阶段内)，施加逐渐下降参考电压至这些接地选择线(gsl0～gsl2)、这些串选择线(ssl0～ssl2)、这些冗余接地选择线gsld0～gsld3与这些冗余串选择线ssld0～ssld2，藉此避免传统技术的热电子模式干扰，其理由将于底下说明之。
52.于读取操作的4个阶段p1～p4结束后，在时序t1处，受选字线swl维持于第一参考电压；未选字线uwl维持于第一参考电压；冗余接地选择线gsld0与冗余串选择线ssld2维持于第十参考电压；冗余接地选择线gsld1与冗余串选择线ssld1维持于第十一参考电压；冗余接地选择线gsld2与冗余串选择线ssld0维持于第十二参考电压；冗余接地选择线gsld3维持于第十三参考电压；接地选择线gsl0与串选择线ssl2维持于第七参考电压；接地选择线gsl1与串选择线ssl1维持于第八参考电压；接地选择线gsl2与串选择线ssl0维持于第九参考电压；这些位线bl0～blp维持于第一参考电压；以及，该共同源极线csl维持于第一参考电压。
53.于图3中，这些第十参考电压、第十一参考电压、第十二参考电压与第十三参考电压间的电压差虽为1v，但当知本发明并不受限于此。于本发明其他实施例中，这些第十参考电压、第十一参考电压、第十二参考电压与第十三参考电压间可为其他值，此亦在本发明精神范围内。
54.于图3中，施加至这些冗余接地选择线gsld0～gsld3与这些冗余串选择线ssld0～ssld2的电压波形虽显示为线性下降波形，但当知本发明并不受限于此。于本发明其他实施例中，施加至这些冗余接地选择线gsld0～gsld3与这些冗余串选择线ssld0～ssld2的电压波形可为其他下降波形，此亦在本发明精神范围内。
55.由图3可知，于本发明一实施例中，于该读取操作或该写入验证操作结束时，在该字线电压下降阶段(如第4阶段p4)，同步施加多个不同逐渐下降冗余信号线参考电压(亦即第十参考电压至第十三参考电压)至多个冗余接地选择线与多个冗余串选择线，其中，这些不同逐渐下降冗余信号线参考电压的值有关于这些冗余接地选择线与这些冗余串选择线的多个冗余信号线位置。
56.由图3可知，于本发明一实施例中，施加至这些冗余接地选择线与这些冗余串选择线的一外侧冗余接地选择线(如gsld0)与一外侧冗余串选择线(如ssld2)的一第一冗余信号线参考电压高于施加至这些冗余接地选择线与这些冗余串选择线的一冗余内侧接地选择线(如gsld1)与一冗余内侧串选择线(如ssld1)的一第二冗余信号线参考电压。
57.图4显示本发明一实施例与传统技术的通道电压波形图。图4的横轴代表信号线位置，最左边位置代表底部的接地选择线gsl0，最右边位置代表顶端的串选择线ssl2。图4的纵轴代表通道电压。曲线l41代表，于本发明一实施例中，于操作结束(如图2或图3的时序t1)时，在各信号线位置所测量到的通道电压；曲线l42代表，于传统技术，于操作结束(如图2或图3的时序t1)时，在各信号线位置所测量到的通道电压。在图4中，假设字线wl1与wl(n-1)处于编程状态，而其余字线wl0、wl2～wl(n-2)与wln则处于擦除状态。
58.比较曲线l41与l42可以看出，在本发明一实施例中，通过施加逐渐下降的参考电压至这些接地选择线、这些串选择线，及/或这些冗余接地选择线与这些冗余串选择线，可以降低字线wl1与wl0之间的电压差，也可以降低字线wl(n-1)与wln之间的电压。故而，在字线wl0与wln的热电子模式干扰可以得到减缓，进而避免存储装置的操作与性能受到负面影响。
59.此外，通过施加逐渐下降的参考电压至这些接地选择线、这些串选择线，及/或这些冗余接地选择线与这些冗余串选择线，本发明实施例可以保护这些接地选择线、这些串选择线，及/或这些冗余接地选择线与这些冗余串选择线免于额外干扰。
60.图5显示根据本发明又一实施例的存储器装置操作方法的流程图。如图5所示，存储器装置操作方法包括：于一读取操作或一写入验证操作结束时，在一字线电压下降阶段，同步施加多个不同逐渐下降信号线参考电压至这些接地选择线与这些串选择线，其中，这些不同逐渐下降信号线参考电压的值有关于这些接地选择线与这些串选择线的多个信号线位置(510)。
61.在本发明一实施例中，于读取操作或写入验证操作结束时，在字线电压下降阶段(如第4阶段p4)，最外侧(outermost)的接地选择线(亦即图1中的接地选择线gsl0)与最外侧的串选择线(亦即图1中的串选择线ssl2)下降至第一参考电压(如0v)，而较内侧的接地选择线(亦即图1中的接地选择线gsl1～gsl2)与较内侧的串选择线(亦即图1中的串选择线ssl0～ssl1)同步下降至逐渐负电压，可以避免热电子模式干扰。
62.更甚至，在本发明一实施例中，于读取操作或写入验证操作结束时，于字线电压下降阶段(如第4阶段p4)，最外侧(outermost)的接地选择线(亦即图1中的接地选择线gsl0)与最外侧的串选择线(亦即图1中的串选择线ssl2)下降至第一参考电压(如0v)，而较内侧的接地选择线(亦即图1中的接地选择线gsl1～gsl2)与较内侧的串选择线(亦即图1中的串选择线ssl0～ssl1)同步下降至逐渐负电压，且更内侧的冗余接地选择线(亦即图1中的冗余接地选择线gsld0～gsld3)与更内侧的冗余串选择线(亦即图1中的冗余串选择线ssld0～ssld2)同步下降至更逐渐负电压，可以避免热电子模式干扰。
63.本发明一实施例可应用于受到热电子模式干扰的三维存储器装置中，例如但不受限于，浮接栅极三维存储器装置、氮化硅电荷捕捉层(nitride charge trapping)三维存储器装置与栅极全环晶体管-垂直通道(gate-all-around vertical channel)三维存储器装置等之中。
64.综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求书所界定者为准。

技术特征：
1.一种存储器装置的操作方法，该存储器装置包括多个接地选择线、多个串选择线、多个冗余接地选择线与多个冗余串选择线，其特征在于，该存储器装置的操作方法包括：于一读取操作或一写入验证操作结束时，在一字线电压下降阶段，同步施加多个不同逐渐下降信号线参考电压至这些接地选择线与这些串选择线，其中，这些不同逐渐下降信号线参考电压的值有关于这些接地选择线与这些串选择线的多个信号线位置。2.根据权利要求1所述的存储器装置的操作方法，其特征在于，还包括：于该读取操作或该写入验证操作结束时，在该字线电压下降阶段，同步施加多个不同逐渐下降冗余信号线参考电压至这些冗余接地选择线与这些冗余串选择线，其中，这些不同逐渐下降冗余信号线参考电压的值有关于这些冗余接地选择线与这些冗余串选择线的多个冗余信号线位置。3.根据权利要求1所述的存储器装置的操作方法，其特征在于，施加至这些接地选择线与这些串选择线的一外侧接地选择线与一外侧串选择线的一第一信号线参考电压高于施加至这些接地选择线与这些串选择线的一内侧接地选择线与一内侧串选择线的一第二信号线参考电压。4.根据权利要求2所述的存储器装置的操作方法，其特征在于，施加至这些冗余接地选择线与这些冗余串选择线的一外侧冗余接地选择线与一外侧冗余串选择线的一第一冗余信号线参考电压高于施加至这些冗余接地选择线与这些冗余串选择线的一冗余内侧接地选择线与一冗余内侧串选择线的一第二冗余信号线参考电压。5.根据权利要求2所述的存储器装置的操作方法，其特征在于，这些不同逐渐下降信号线参考电压为线性下降；这些不同逐渐下降冗余信号线参考电压为线性下降；这些不同逐渐下降信号线参考电压间的多个电压差为相同；以及，这些不同逐渐下降冗余信号线参考电压间的多个电压差为相同。6.一种存储器装置，其特征在于，包括：多个存储器单元；多个接地选择线；多个冗余接地选择线；多个位线；多个串选择线；多个冗余串选择线；多个字线，耦接至这些存储器单元，这些存储器单元更耦接至这些位线；以及多个开关，耦接至这些接地选择线、这些冗余接地选择线、这些位线、这些串选择线与这些冗余串选择线；其中，于一读取操作或一写入验证操作结束时，在一字线电压下降阶段，同步施加多个不同逐渐下降信号线参考电压至这些接地选择线与这些串选择线，其中，这些不同逐渐下降信号线参考电压的值有关于这些接地选择线与这些串选择线的多个信号线位置。7.根据权利要求6所述的存储器装置，其特征在于，于该读取操作或该写入验证操作结束时，在该字线电压下降阶段，同步施加多个不同逐渐下降冗余信号线参考电压至这些冗
余接地选择线与这些冗余串选择线，其中，这些不同逐渐下降冗余信号线参考电压的值有关于这些冗余接地选择线与这些冗余串选择线的多个冗余信号线位置。8.根据权利要求6所述的存储器装置，其特征在于，施加至这些接地选择线与这些串选择线的一外侧接地选择线与一外侧串选择线的一第一信号线参考电压高于施加至这些接地选择线与这些串选择线的一内侧接地选择线与一内侧串选择线的一第二信号线参考电压。9.根据权利要求7所述的存储器装置，其特征在于，施加至这些冗余接地选择线与这些冗余串选择线的一外侧冗余接地选择线与一外侧冗余串选择线的一第一冗余信号线参考电压高于施加至这些冗余接地选择线与这些冗余串选择线的一冗余内侧接地选择线与一冗余内侧串选择线的一第二冗余信号线参考电压。10.根据权利要求7所述的存储器装置，其特征在于，这些不同逐渐下降信号线参考电压为线性下降；这些不同逐渐下降冗余信号线参考电压为线性下降；这些不同逐渐下降信号线参考电压间的多个电压差为相同；以及，这些不同逐渐下降冗余信号线参考电压间的多个电压差为相同。

技术总结
本发明提供存储器装置与其操作方法。该存储器装置的操作方法包括：于一读取操作或一写入验证操作结束时，在一字线电压下降阶段，同步施加多个不同逐渐下降信号线参考电压至多个接地选择线与多个串选择线，其中，这些不同逐渐下降信号线参考电压的值有关于这些接地选择线与这些串选择线的多个信号线位置。选择线与这些串选择线的多个信号线位置。选择线与这些串选择线的多个信号线位置。


技术研发人员：吴冠纬 张耀文 杨怡箴
受保护的技术使用者：旺宏电子股份有限公司
技术研发日：2022.03.10
技术公布日：2023/9/7