一种硅基功分器布局方法及硅基功分器及集成电路

1.本技术涉及集成电路技术领域，尤其是一种硅基功分器布局方法以及硅基功分器及集成电路。


背景技术：

2.现有技术中，对于功分器的设计，一种方案采用传输线在片上系统中走线过长，十分消耗芯片面积，同时存在插损大带宽小等问题。第二种采用集总lc网络的形式，同样会消耗不小的芯片面积。另外，采用单端电路对接地情况较敏感，在高频段难以保证较理想的地端，由此导致了功分器性能的恶化。因此，亟需一种硅基功分器布局方法。


技术实现要素：

3.本技术的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
4.为此，本技术实施例的一个目的在于提供一种硅基功分器布局方法以及硅基功分器及集成电路，该方法以及功分器可以减少芯片面积。
5.为了达到上述技术目的，本技术实施例所采取的技术方案包括：一种硅基功分器布局方法，所述硅基功分器包括第一正信号输入电路、第一负信号输入电路、第二正信号输入电路以及第二负信号输入电路；其中布局方法包括：
6.通过lc集总网络将所述第一正信号输入电路的第一电感以及所述第一负信号输入电路的第二电感设置在第一金属层；
7.所述第一电感包括第一段线路、第二段线路、第三段线路、第四段线路以及第五段线路，所述第一段线路、所述第二段线路、所述第三段线路、所述第四段线路以及所述第五段线路的线路总长满足1/4波长传输线；所述第一段线路的一端为正信号输入端，所述第一段线路与所述第三段线路平行且所述第一段线路的信号传输方向与所述第三段线路的信号传输方向相反，所述第二段线路与所述第一段线路以及第三段线路垂直；所述第三段线路与所述第五段线路平行且所述第三段线路的信号传输方向与所述第五段线路的信号传输方向相反，所述第四段线路的信号传输防线与所述第二段线路的信号传输方向相同，所述第四段线路与所述第三段线路以及第五段线路垂直。
8.所述第二电感包括第六段线路16、第七段线路17、第八段线路18、第九段线路以及第十段线路，所述第六段线路16、所述第七段线路17、所述第八段线路、所述第九段线路以及所述第十段线路的线路总长满足1/4波长传输线；所述第六段线路16的一端为负信号输入端，所述第六段线路16与所述第八段线路平行设置且所述第六段线路16的信号传输方向与所述第八段线路的信号传输方向相反，所述第七段线路17与所述第六段线路16以及第八段线路18垂直设置，所述第七段线路17的信号传输方向与所述第二段线路的信号传输方向相反；所述第八段线路18与所述第十段线路平行设置且所述第八段线路18的信号传输方向与所述第十段线路的信号传输方向相反，所述第九段线路的信号传输方向与所述第七段线路17的信号传输方向相同，所述第九段线路与所述第八段线路18以及所述第十段线路垂直
设置。
9.通过lc集总网络将所述第二正信号输入电路的第三电感以及所述第二负信号输入电路的第四电感设置在第二金属层以及第三金属层；
10.其中，在所述第二金属层中，所述第三电感包括第一段走线，第二段走线以及第三段走线，第四电感包括第八段走线、第九段走线以及第十段走线；在所述第三金属层中，所述第三电感包括第四段走线、第五段走线、第六段走线以及第七段走线，所述第四电感包括第十一段走线、第十二段走线、第十三段走线以及第十四段走线；所述第一段走线，所述第二段走线、所述第三段走线、所述第四段走线、所述第五段走线、所述第六段走线以及所述第七段走线的总长满足满足1/4波长传输线；所述第八段走线、所述第九段走线、所述第十段走线、所述第十一段走线、所述第十二段走线、所述第十三段走线以及所述第十四段走线满足1/4波长传输线。
11.所述第一段走线与所述八段走线相互平行设置且所述第一段走线与所述第八段走线的传输方向相反，所述第一段走线的一端为正信号输入端，所述第一段走线的另一端与所述第二段走线连接，所述第二段走线与所述第三段走线相互垂直设置；
12.所述第八段走线的一端为负信号输入端，所述第八段走线的另一端与所述第九段走线连接，所述第九段走线与所述第十段走线相互垂直设置，所述第十段走线的一端与所述第三段走线一端靠近设置；
13.所述第四走线与所述第三段走线通过过孔连接，所述第四段走线与所述第二段走线平行设置，所述第四段走线的信号传输方向与所述第二段走线信号传输方向相反；所述第五段走线与所述第三段走线平行设置，所述第五段走线的信号传输方向与所述第三段走线信号传输方向相反；
14.所述第六段走线与所述第四段走线平行设置，且所述第六段走线的信号传输方向与所述第四段走线的信号传输方向相反，所述第六段走线与所述第七段走线连接，且所述第七段走线与所述第四段走线平行设置；
15.所述第十一走线与所述第十段走线通过过孔连接，所述第十一段走线与所述第九段走线平行设置，所述第十一段走线的信号传输方向与所述第九段走线信号传输方向相反；所述第十二段走线与所述第十段走线平行设置，所述第十二段走线的信号传输方向与所述第十段走线信号传输方向相反；
16.所述第十三段走线与所述第十一段走线平行设置，且所述第十三段走线的信号传输方向与所述第十一段走线的信号传输方向相反；所述第十三段走线与所述第十四段走线连接，且所述第十四段走线与所述第十一段走线平行设置，所述第十四段走线与所述第七段走线平行设置。
17.另外，根据本发明中上述实施例的一种硅基功分器布局方法，还可以有以下附加的技术特征：
18.进一步地，本技术实施例中，所述方法还包括：在所述第一电感与第三电感之间设置第一阻容器件，以实现第一电感与第三电感的电气连接；在所述第二电感与第四电感之间设置第二阻容器件，以实现第一电感与第三电感的电气连接。
19.进一步地，本技术实施例中，所述第一阻容器件包括：第一电容、第二电容以及第一电阻。
20.进一步地，本技术实施例中，所述第二阻容器件包括第三电容、第四电容以及第二电阻。
21.进一步地，本技术实施例中，所述第一电容与所述第二电容的电气参数相等。
22.进一步地，本技术实施例中，所述第三电容与所述第四电容的电气参数相等。
23.另一方面，本技术实施例还提供一种硅基功分器，包括由上述实施例任一项所述的硅基功分器布局方法设计得到。
24.另一方面，本技术还提供一种集成电路，包括至少一个上述实施例所述硅基功分器。本技术的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到：
25.本技术可以通过版图中电感的走线，实现电流流向相反的不同段走线电感的互感来增大电感值，同时可以保证q值和插损。采用差分wilkinson形式，可以抑制共模信号，可以避免接地情况不理想的情况。同时，两对差分信号对应的电感通过在不同层的叠加布局，共用同一片区域，可以减小芯片面积。
附图说明
26.图1为现有技术中的两种功分器的结构示意图；
27.图2为本发明中一种具体实施例中功分器的电路结构图；
28.图3为本发明中一种具体实施例中一种硅基功分器布局方法的步骤示意图；
29.图4为本发明中一种具体实施例中一种硅基功分器布局的层间结构示意图；
30.图5为本发明中一种具体实施例中一种硅基功分器布局的平面布局图。
具体实施方式
31.下面结合附图详细描述本发明的实施例对本发明实施例中的一种硅基功分器布局方法以及硅基功分器的原理和过程作以下说明。
32.首先，结合图1对现有技术存在的缺陷进行说明：
33.参照图1，在图1的功分器设计中，第一种方案采用传输线在片上系统中走线过长，十分消耗芯片面积，同时存在插损大带宽小等问题。第二种采用集总lc网络的形式，同样会消耗不小的芯片面积。另外，采用单端电路对接地情况较敏感，在高频段难以保证较理想的地端，由此导致了功分器性能的恶化。
34.其次，结合图2说明本技术的功分器的电路组成，参照图2，本技术的功分器主要包括第一正信号输入电路、第一负信号输入电路、第二正信号输入电路以及第二负信号输入电路，其中第一正信号输入电路包括第一电感101，第一负信号输入电路包括第二电感102，第二正信号输入电路包括第三电感103，第二负信号输入电路包括第四电感104。其中，第一电感101的一端以及第三电感103的一端与功分器的正信号输入端连接，第二电感102的一端以及第四电感104的一端与功分器的负信号输入端连接，第一电感101的另一端以及第三电感103的另一端之间通过阻容器件105连接；第二电感102的另一端与第四电感104的另一端之间通过阻容器件105连接。
35.参照图3，本发明一种硅基功分器布局方法，所述硅基功分器可以包括第一正信号输入电路、第一负信号输入电路、第二正信号输入电路以及第二负信号输入电路；其中布局
方法可以包括：
36.s1、通过lc集总网络将所述第一正信号输入电路的第一电感以及所述第一负信号输入电路的第二电感设置在第一金属层。
37.在本实施例中，参照图4，第一电感通过现有工艺分成了第一段线路11、第二段线路12、第三段线路13、第四段线路14以及第五段线路15。第一段线路11、第二段线路12、第三段线路13、第四段线路14以及第五段线路15的线路总长可以满足1/4波长传输线。
38.第一段线路11的一端为正信号输入端，第一段线路11与第三段线路13平行且第一段线路11的信号传输方向与第三段线路13的信号传输方向相反，第二段线路12与第一段线路11以及第三段线路13垂直；第三段线路13与第五段线路15平行且第三段线路13的信号传输方向与第五段线路15的信号传输方向相反，第四段线路14的信号传输方向与第二段线路12的信号传输方向相同，第四段线路14与第三段线路13以及第五段线路15垂直，需要说明的是，当第一段线路11、第二段线路12、第三段线路13、第四段线路14以及第五段线路15直接连接时其总长以及电气参数需要满足1/4波长传输线，当第一段线路11、第二段线路12、第三段线路13、第四段线路14以及第五段线路15通过现有的技术通过线路连接时，第一段线路11、第二段线路12、第三段线路13、第四段线路14以及第五段线路15和线路的总和以及电气参数需要满足1/4波长传输线。
39.第二电感包括第六段线路16、第七段线路17、第八段线路18、第九段线路19以及第十段线路20，第六段线路16、第七段线路17、第八段线路18、第九段线路19以及第十段线路20的线路总长以及电气参数满足1/4波长传输线。
40.第六段线路16的一端为负信号输入端，第六段线路16与第八段线路18平行设置且第六段线路16的信号传输方向与第八段线路18的信号传输方向相反，第七段线路17与第六段线路16以及第八段线路18垂直设置，第七段线路17的信号传输方向与第二段线路12的信号传输方向相反；第八段线路18与第十段线路20平行设置且第八段线路18的信号传输方向与第十段线路20的信号传输方向相反，第九段线路19的信号传输方向与第七段线路17的信号传输方向相同，第九段线路19与第八段线路18以及第十段线路20垂直设置。需要说明的是，当第六段线路16、第七段线路17、第八段线路18、第九段线路19以及第十段线路20直接连接时其总长以及电气参数需要满足1/4波长传输线。当第六段线路16、第七段线路17、第八段线路18、第九段线路19以及第十段线路20通过现有的技术通过线路连接时，当第六段线路16、第七段线路17、第八段线路18、第九段线路19以及第十段线路20和线路的总和以及电气参数需要满足1/4波长传输线。
41.s2、通过lc集总网络将所述第二正信号输入电路的第三电感以及所述第二负信号输入电路的第四电感设置在第二金属层以及第三金属层。
42.其中，在本实施例中，参照图4，在第二金属层2中，第三电感可以包括第一段走线21，第二段走线22以及第三段走线23，第四电感包括第八段走线28、第九段走线29以及第十段走线30；在第三金属层3中，第三电感包括第四段走线24、第五段走线25、第六段走线26以及第七段走线27，第四电感包括第十一段走线31、第十二段走线32、第十三段走线33以及第十四段走线34；第一段走线21，第二段走线22、第三段走线23、第四段走线24、第五段走线25、第六段走线26以及第七段走线27的总长以及电气参数满足1/4波长传输线；第八段走线28、第九段走线29、第十段走线30、第十一段走线31、第十二段走线32、第十三段走线33以及
第十四段走线34的长度以及电气参数满足1/4波长传输线。需要说明的是，当第一段走线21，第二段走线22、第三段走线23、第四段走线24、第五段走线25、第六段走线26以及第七段走线27直接连接时其总长以及电气参数需要满足1/4波长传输线。当第一段走线21，第二段走线22、第三段走线23、第四段走线24、第五段走线25、第六段走线26以及第七段走线27直接连接时其总长以及电气参数需要满足1/4波长传输线通过现有的技术通过线路、过孔连接时，第一段走线21，第二段走线22、第三段走线23、第四段走线24、第五段走线25、第六段走线26以及第七段走线27与线路，过孔加起来其总长以及电气参数需要满足1/4波长传输线。
43.第一段走线21与八段走线相互平行设置且第一段走线21与第八段走线28的传输方向相反，第一段走线21的一端为正信号输入端，第一段走线21的另一端与第二段走线22连接，第二段走线22与第三段走线23相互垂直设置。
44.第八段走线28的一端为负信号输入端，第八段走线28的另一端与第九段走线29连接，第九段走线29与第十段走线30相互垂直设置，第十段走线30的一端与第三段走线23一端靠近设置。
45.第四走线与第三段走线23连接，第四段走线24与第二段走线22平行设置，第四段走线24的信号传输方向与第二段走线22信号传输方向相反；第五段走线25与第三段走线23平行设置，第五段走线25的信号传输方向与第三段走线23信号传输方向相反。
46.第六段走线26与第四段走线24平行设置，且第六段走线26的信号传输方向与第四段走线24的信号传输方向相反，第六段走线26与第七段走线27连接，且第七段走线27与第四段走线24平行设置。
47.第十一走线与第十段走线30连接，第十一段走线31与第九段走线29平行设置，第十一段走线31的信号传输方向与第九段走线29信号传输方向相反；第十二段走线32与第十段走线30平行设置，第十二段走线32的信号传输方向与第十段走线30信号传输方向相反。
48.第十三段走线33与第十一段走线31平行设置，且第十三段走线33的信号传输方向与第十一段走线31的信号传输方向相反；第十三段走线33与第十四段走线34连接，且第十四段走线34与第十一段走线31平行设置，第十四段走线34与第七段走线27平行设置。
49.进一步地，在本技术的一些实施例中，布局方法还可以包括：s3、在第一电感与第三电感之间设置第一阻容器件，以实现第一电感与第三电感的电气连接；在第二电感与第四电感之间设置第二阻容器件，以实现第一电感与第三电感的电气连接。其中第一阻容器件包括：第一电容、第二电容以及第一电阻。第二阻容器件包括第三电容、第四电容以及第二电阻。
50.第一电容与第二电容的电气参数相等。第三电容与第四电容的电气参数相等。
51.下面结合图5说明本技术的布局方法的原理：
52.图5为本发明实施例提供的在芯片/集成电路设计软件中的版图。参照图4，将4路信号分别编号为“1”“2”“3”“4”，则“1”为第一正信号输入电路“3”为第二正信号输入电路，“2”和“4”分别为第一负信号输入电路以及第二负信号输入电路。由此实现分为两对等幅同相的差分信号。1/4波长传输线通过lc集总网络实现，其中电容包括电感之间的侧壁电容、金属和衬底之间的电容等，被电感所吸收。在输出端，“1”“3”两路“+”信号和“2”“4”两路
“‑”
信号之间都通过电阻r1隔离。
53.其中，1、2、3、4与电路原理图中的4个输入端序号相对应，分别代表4个差分输入端，5、6、7分别为1、3对应电感在输出端连接的电容c1、电阻r1、电容c1，8、9、10为2、4对应电感在输出端连接的c1、r1、c1。版图中有三层金属层，由介质层隔离，通过特定的垂直通孔连接。其中淡黄色对应m8层，绿色对应m9层，最外侧的白色对应ap层。
54.首先分析“1”“2”路信号电感分布。左侧“1”路信号从m9金属层输入，顺时针传输，经通孔至m8金属层继续传输。右侧“2”路信号同样从m9金属层输入，逆时针传输，经通孔至m8金属层继续传输，该过程中短暂回到m9层避免交叉。两条电感通过不同的金属层并且较多的弯折走线来减小芯片面积，而垂直方向同层且相邻的电感之间产生耦合，根据同名端、电流流向和差分对电压差的方向可知，互感系数m与自感系数l同号，即等效电感值被增大。
55.其次分析“3”和“4”路信号电感分布。左侧“3”路信号从m9金属层经通孔转至ap层传输，中途短暂经过m9层避免交叉。右侧“3”路信号同样从m9金属层经通孔转至ap层，末端从m9金属层输出。两路共同构成“8”字形电感，由电流流向分析易知该模块整体区域左侧磁感线方向向内，右侧磁感线方向向外，中轴线上磁感应强度为0，对“1”“2”路信号所在区域的影响可忽略。同样可分析得“1”“2”路信号走线对“3”“4”路信号不产生干扰。同时，中间水平部分四段电感线相邻电流流向相反，通过耦合互感来增大等效电感值/q值。
56.此外，与图3的方法相对应，本技术的实施例中还提供一种硅基功分器，该硅基功分器可以由上述实施例任一项所述的硅基功分器布局方法设计得到。
57.需要说明的是，上述的硅基功分器布局方法实施例中的内容均适用于本硅基功分器实施例中，本硅基功分器实施例所具体实现的功能与上述的硅基功分器布局方法实施例相同，并且达到的有益效果与上述的硅基功分器布局方法实施例所达到的有益效果也相同。
58.此外，与图3的方法相对应，本技术的实施例中还提供一种集成电路，该集成电路可以包括至少一个上述实施例任一项所述的硅基功分器。
59.需要说明的是，上述的硅基功分器实施例中的内容均适用于本集成电路实施例中，本集成电路实施例所具体实现的功能与上述的硅基功分器实施例相同，并且达到的有益效果与上述的硅基功分器实施例所达到的有益效果也相同。
60.在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本技术的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
61.此外，虽然在功能性模块的背景下描述了本技术，但应当理解的是，除非另有相反说明，功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本技术是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本技术。还可以理解的是，所公开的特定概念
仅仅是说明性的，并不意在限制本技术的范围，本技术的范围由所附权利要求书及其等同方案的全部范围来决定。
62.在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
63.尽管已经示出和描述了本技术的实施方式，本领域的普通技术人员可以理解：在不脱离本技术的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本技术的范围由权利要求及其等同物限定。
64.以上是对本技术的较佳实施进行了具体说明，但本技术并不限于所述实施例，熟悉本领域的技术人员在不违背本技术精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本技术权利要求所限定的范围内。

技术特征：
1.一种硅基功分器布局方法，其特征在于，所述硅基功分器包括第一正信号输入电路、第一负信号输入电路、第二正信号输入电路以及第二负信号输入电路；其中布局方法包括：通过lc集总网络将所述第一正信号输入电路的第一电感以及所述第一负信号输入电路的第二电感设置在第一金属层；所述第一电感包括第一段线路、第二段线路、第三段线路、第四段线路以及第五段线路，所述第一段线路、所述第二段线路、所述第三段线路、所述第四段线路以及所述第五段线路的线路总长满足1/4波长传输线；所述第一段线路的一端为正信号输入端，所述第一段线路与所述第三段线路平行且所述第一段线路的信号传输方向与所述第三段线路的信号传输方向相反，所述第二段线路与所述第一段线路以及第三段线路垂直；所述第三段线路与所述第五段线路平行且所述第三段线路的信号传输方向与所述第五段线路的信号传输方向相反，所述第四段线路的信号传输方向与所述第二段线路的信号传输方向相同，所述第四段线路与所述第三段线路以及第五段线路垂直。所述第二电感包括第六段线路、第七段线路、第八段线路、第九段线路以及第十段线路，所述第六段线路、所述第七段线路、所述第八段线路、所述第九段线路以及所述第十段线路的线路总长满足1/4波长传输线；所述第六段线路的一端为负信号输入端，所述第六段线路与所述第八段线路平行设置且所述第六段线路的信号传输方向与所述第八段线路的信号传输方向相反，所述第七段线路与所述第六段线路以及第八段线路垂直设置，所述第七段线路的信号传输方向与所述第二段线路的信号传输方向相反；所述第八段线路与所述第十段线路平行设置且所述第八段线路的信号传输方向与所述第十段线路的信号传输方向相反，所述第九段线路的信号传输方向与所述第七段线路的信号传输方向相同，所述第九段线路与所述第八段线路以及所述第十段线路垂直设置。通过lc集总网络将所述第二正信号输入电路的第三电感以及所述第二负信号输入电路的第四电感设置在第二金属层以及第三金属层；其中，在所述第二金属层中，所述第三电感包括第一段走线，第二段走线以及第三段走线，第四电感包括第八段走线、第九段走线以及第十段走线；在所述第三金属层中，所述第三电感包括第四段走线、第五段走线、第六段走线以及第七段走线，所述第四电感包括第十一段走线、第十二段走线、第十三段走线以及第十四段走线；所述第一段走线、所述第二段走线、所述第三段走线、所述第四段走线、所述第五段走线、所述第六段走线以及所述第七段走线的总长满足满足1/4波长传输线；所述第八段走线、所述第九段走线、所述第十段走线、所述第十一段走线、所述第十二段走线、所述第十三段走线以及所述第十四段走线满足1/4波长传输线。所述第一段走线与所述第八段走线相互平行设置且所述第一段走线与所述第八段走线的传输方向相同，所述第一段走线的一端为正信号输入端，所述第一段走线的另一端与所述第二段走线连接，所述第二段走线与所述第三段走线相互垂直设置；所述第八段走线的一端为负信号输入端，所述第八段走线的另一端与所述第九段走线连接，所述第九段走线与所述第十段走线相互垂直设置，所述第十段走线的一端与所述第三段走线一端靠近设置；所述第四走线与所述第三段走线通过过孔连接，所述第四段走线与所述第二段走线平行设置，所述第四段走线的信号传输方向与所述第二段走线信号传输方向相反；所述第五
段走线与所述第三段走线平行设置，所述第五段走线的信号传输方向与所述第三段走线信号传输方向相反；所述第六段走线与所述第四段走线平行设置，且所述第六段走线的信号传输方向与所述第四段走线的信号传输方向相反，所述第六段走线与所述第七段走线连接，且所述第七段走线与所述第四段走线平行设置；所述第十一走线与所述第十段走线通过过孔连接，所述第十一段走线与所述第九段走线平行设置，所述第十一段走线的信号传输方向与所述第九段走线信号传输方向相反；所述第十二段走线与所述第十段走线平行设置，所述第十二段走线的信号传输方向与所述第十段走线信号传输方向相反；所述第十三段走线与所述第十一段走线平行设置，且所述第十三段走线的信号传输方向与所述第十一段走线的信号传输方向相反；所述第十三段走线与所述第十四段走线连接，且所述第十四段走线与所述第十一段走线平行设置，所述第十四段走线与所述第七段走线平行设置。2.根据权利要求1所述一种硅基功分器布局方法，其特征在于，所述方法还包括：在所述第一电感与第三电感之间设置第一阻容器件，以实现第一电感与第三电感的电气连接；在所述第二电感与第四电感之间设置第二阻容器件，以实现第一电感与第三电感的电气连接。3.根据权利要求2所述一种硅基功分器布局方法，其特征在于，所述第一阻容器件包括：第一电容、第二电容以及第一电阻。4.根据权利要求2所述一种硅基功分器布局方法，其特征在于，所述第二阻容器件包括第三电容、第四电容以及第二电阻。5.根据权利要求3所述一种硅基功分器布局方法，其特征在于，所述第一电容与所述第二电容的电气参数相等。6.根据权利要求1所述一种硅基功分器布局方法，其特征在于，所述第三电容与所述第四电容的电气参数相等。7.一种硅基功分器，其特征在于，由上述权利要求1-6任一项所述的硅基功分器布局方法设计得到。8.一种集成电路，其特征在于，包括至少一个上述权利要求7所述硅基功分器。

技术总结
本申请公开了一种硅基功分器布局方法及硅基功分器及集成电路，其中方法包括以下步骤：通过LC集总网络将所述第一正信号输入电路的第一电感以及所述第一负信号输入电路的第二电感设置在第一金属层；通过LC集总网络将所述第二正信号输入电路的第三电感以及所述第二负信号输入电路的第四电感设置在第二金属层以及第三金属层。本方法可以减少芯片面积。本申请可广泛应用于集成电路技术领域。本申请可广泛应用于集成电路技术领域。本申请可广泛应用于集成电路技术领域。


技术研发人员：朱伟 应嘉之 孙厚军
受保护的技术使用者：北京理工大学
技术研发日：2023.06.25
技术公布日：2023/9/7