栅极驱动器的制作方法

栅极驱动器
1.本技术是原案申请号为201911037736.5的发明专利申请(申请日：2019年10月29日，发明名称：栅极驱动器、包括其的有机发光显示设备及其操作方法)的分案申请。
技术领域
2.本文涉及栅极驱动器、包括该栅极驱动器的有机发光显示设备以及用于操作该栅极驱动器的方法。


背景技术：

3.有源矩阵型有机发光显示设备包括有机发光二极管(oled)，该有机发光二极管(oled)自身发光并且具有高响应速度、高发光效率、高亮度和宽视角。
4.有机发光显示设备包括用于驱动设置在像素中的开关元件的栅极驱动器。开关元件的栅极通过栅极线连接到栅极驱动器。栅极驱动器生成栅极信号(扫描信号)，并且将栅极信号(扫描信号)顺序地提供给栅极线。


技术实现要素：

5.有机发光显示器采用外部补偿技术来增强图像质量。该外部补偿技术根据像素的驱动特性(或电特性)感测像素电压或电流，并且基于感测结果调制输入图像的数据，从而补偿像素之间的驱动特性变化。为了在未写入输入图像的预定时间期间感测像素的驱动特性，栅极驱动器在该预定时间期间操作特定级以输出用于感测驱动的栅极信号。在感测驱动的情况下，为了输出期望的栅极信号，特定级的q节点必须充分地充有栅极导通电压。由于在感测驱动的情况下q节点充电路径较长，并且与显示驱动的情况相比，用于感测驱动所花费的时间非常短，所以在感测驱动的情况下q节点的电荷电平不足。如果在感测驱动的情况下不施加期望的栅极信号，则可能不能准确地感测像素的驱动特性，这导致补偿性能的降低。
6.本公开提供一种在感测驱动的情况下能够通过增强q节点的电荷电平来确保期望的栅极输出特性的栅极驱动器、包括该栅极驱动器的有机发光显示设备以及用于操作该栅极驱动器的方法。
7.该目的通过独立权利要求的特征来解决。在从属权利要求中给出了优选实施方式。
8.在一方面，栅极驱动器具有多个级，用于在显示驱动时输出用于成像的栅极信号，并且在所述显示驱动之后的感测驱动时输出用于感测的栅极信号。所述级中的每个级包括像素行选择单元和输出单元，所述像素行选择单元被配置为在所述显示驱动期间根据栅极导通电压的像素行选择信号用第一前级进位信号对第一节点进行充电，并且被配置为在所述感测驱动期间根据栅极导通电压的感测起始信号和所述第一节点的充电电压用第一高电位电源电压对第二节点进行充电，所述输出单元在所述第二节点在所述感测驱动时保持充电状态的同时输出栅极导通电压的扫描时钟作为用于感测的所述栅极信号，其中，所述
第一高电位电源电压在所述感测驱动时比在所述显示驱动时高。
9.所述感测驱动时的所述第一高电位电源电压可以高于所述显示驱动时的所述第一高电位电源电压，并且低于连接到所述第一高电位电源电压的输入端的晶体管的击穿电压。
10.所述级中的每个级还可以包括逆变器单元，该逆变器单元在所述第二节点在所述感测驱动时保持所述充电状态的同时切断第二高电位电源电压的输入端与第三节点之间的电连接，其中，在所述感测驱动时所述第一高电位电源电压高于所述第二高电位电源电压。
11.所述第二高电位电源电压可以在所述显示驱动和所述感测驱动时相同。
12.所述第一前级进位信号的栅极导通电压间隔和所述像素行选择信号的栅极导通电压间隔可以彼此相同。
13.在这些级中，其中所述第一节点可以在所述显示驱动期间根据所述栅极导通电压的所述像素行选择信号被充以所述第一前级进位信号的激活级的数目是一，并且所述激活级的位置可以在每个预定时间改变。
14.可以根据所述第一前级进位信号和所述像素行选择信号的所述栅极导通电压间隔，在每一帧随机地改变所述激活级的位置。
15.可以在输出用于感测的所述栅极信号之前将所述感测起始信号作为栅极导通电压同时输入到所述级，并且可以在终止输出用于感测的所述栅极信号之后将感测结束信号作为栅极导通电压同时输入到所述级。
16.可以在写入图像数据的垂直激活时段内执行所述显示驱动，并且可以在不写入所述图像数据的垂直消隐时段内执行所述感测驱动。
17.所述像素行选择单元可以包括：第一晶体管和第二晶体管，该第一晶体管和该第二晶体管串联连接在所述第一前级进位信号的输入端和所述第一节点之间，并且被配置为根据所述栅极导通电压的所述像素行选择信号同时被导通；第三晶体管，该第三晶体管具有第一电极和第二电极，该第一电极与所述第一高电位电源电压的输入端连接，该第二电极连接在所述第一晶体管和所述第二晶体管之间，并且所述第三晶体管根据所述第一节点的充电电压而被导通；第四晶体管，该第四晶体管具有与所述第一高电位电源电压的所述输入端连接的第一电极并且根据所述第一节点的所述充电电压而被导通；以及第五晶体管，该第五晶体管具有与所述第四晶体管的第二电极连接的第一电极和与所述第二节点连接的第二电极，并且根据所述栅极导通电压的所述感测起始信号而被导通。
18.所述像素行选择单元还可以包括第六晶体管，该第六晶体管具有连接到所述第二节点的第一电极和连接到低电位电源电压的输入端的第二电极，并且根据所述栅极导通电压的所述感测结束信号而被导通。
19.所述像素行选择单元还可以包括电容器，该电容器连接在所述第一高电位电源电压的所述输入端和所述第一节点之间。
20.所述逆变器单元可以被配置为：首先，在所述显示驱动期间，根据具有领先于所述第一前级进位信号的栅极导通电压的相位的第二前级进位信号将所述第三节点放电至低电位电源电压；其次，在所述显示驱动期间根据所述第二节点的充电电压将所述第三节点放电至所述低电位电源电压、在所述显示驱动期间根据所述第二节点的放电电压用所述第
二高电位电源电压对所述第三节点进行充电；第三，在所述感测驱动期间，根据所述栅极导通电压的所述感测起始信号和所述第一节点的所述充电电压将所述第三节点放电至所述低电位电源电压；以及第四，在所述感测驱动期间，根据所述第二节点的所述充电电压将所述第三节点放电至所述低电位电源电压。
21.所述逆变器单元可以包括：第一晶体管，该第一晶体管具有连接到所述第二高电位电源电压的所述输入端的第一电极和连接到低电位电源电压的输入端的第二电极；第二晶体管，该第二晶体管具有连接到所述第二高电位电源电压的所述输入端的第一电极和栅极，以及连接到所述第一晶体管的栅极的第二电极；第三晶体管，该第三晶体管具有连接到所述第一晶体管的所述栅极的第一电极和连接到所述低电位电源电压的所述输入端的第二电极，并且被配置为根据所述第二节点的所述充电电压导通；第四晶体管，该第四晶体管具有连接到所述第三节点的第一电极和连接到所述低电位电源电压的所述输入端的第二电极，并且根据所述第二节点的所述充电电压导通；第五晶体管，该第五晶体管具有连接到所述第三节点的第一电极和连接到所述低电位电源电压的所述输入端的第二电极，并且根据所述栅极导通电压的所述第二前级进位信号导通；第六晶体管，该第六晶体管具有连接到所述第三节点的第一电极并且根据所述栅极导通电压的所述感测起始信号导通；以及第七晶体管，该第七晶体管具有连接到所述第六晶体管的第二电极的第一电极和连接到所述低电位电源电压的所述输入端的第二电极，并且被配置为根据所述第一节点的所述充电电压导通。
22.所述逆变器单元可以包括：第一晶体管，该第一晶体管具有连接到所述第二高电位电源电压的所述输入端的第一电极和连接到所述第三节点的第二电极；第二晶体管，该第二晶体管具有连接到所述第二高电位电源电压的所述输入端的第一电极和栅极，以及连接到所述第一晶体管的栅极的第二电极；第三晶体管，该第三晶体管具有连接到所述第一晶体管的所述栅极的第一电极、连接到所述低电位电源电压的所述输入端的第二电极、以及与所述第二节点连接的栅极；第四晶体管，该第四晶体管具有连接到所述第三节点的第一电极、连接到所述低电位电源电压的所述输入端的第二电极、以及与所述第二节点连接的栅极；第五晶体管，该第五晶体管具有连接到所述第三节点的第一电极、连接到所述低电位电源电压的所述输入端的第二电极、以及施加有所述栅极导通电压的所述第二前级进位信号的栅极；第六晶体管，该第六晶体管具有连接到所述第三节点的第一电极和施加有所述栅极导通电压的所述感测起始信号的栅极；以及第七晶体管，该第七晶体管具有连接到所述第六晶体管的第二电极的第一电极、连接到所述低电位电源电压的所述输入端的第二电极、以及与所述第一节点连接的栅极。
23.有机发光显示设备可以包括根据本发明的一个方面的栅极驱动器，以及通过栅极线连接到所述栅极驱动器并且根据用于成像的栅极信号和用于感测的栅极信号进行驱动的多个像素。
24.在另一方面，根据本发明的一个方面的用于操作栅极驱动器的方法包括：操作所述像素行选择单元，以在所述显示驱动期间根据栅极导通电压的像素行选择信号用第一前级进位信号对第一节点进行充电，并且在所述感测驱动期间根据栅极导通电压的感测起始信号和所述第一节点的充电电压用第一高电位电源电压对第二节点进行充电；以及操作所述输出单元，以在所述第二节点在所述感测驱动时保持充电状态的同时输出栅极导通电压
的扫描时钟作为用于感测的所述栅极信号，其中，所述第一高电位电源电压在所述感测驱动时比在所述显示驱动时高。
25.所述感测驱动时的所述第一高电位电源电压可以低于连接到所述第一高电位电源电压的输入端的晶体管的击穿电压。
26.所述级中的每个级还可以包括逆变器单元，该逆变器单元被配置为在所述第二节点在所述感测驱动时保持所述充电状态的同时切断第二高电位电源电压的输入端与第三节点之间的电连接，并且在所述感测驱动时所述第一高电位电源电压可以高于所述第二高电位电源电压。
27.所述第二高电位电源电压可以在所述显示驱动和所述感测驱动时相同。
28.所述第一前级进位信号的栅极导通电压间隔和所述像素行选择信号的栅极导通电压间隔可以彼此相同。
29.所述逆变器单元可以：首先，在所述显示驱动期间，根据具有领先于所述第一前级进位信号的栅极导通电压的相位的第二前级进位信号将所述第三节点放电至低电位电源电压；其次，在所述显示驱动期间根据所述第二节点的充电电压将所述第三节点放电至所述低电位电源电压(gvss)、在所述显示驱动期间根据所述第二节点的放电电压用所述第二高电位电源电压对所述第三节点进行充电；第三，在所述感测驱动期间，根据所述栅极导通电压的所述感测起始信号和所述第一节点的所述充电电压将所述第三节点放电至所述低电位电源电压；以及第四，在所述感测驱动期间，根据所述第二节点的所述充电电压将所述第三节点放电至所述低电位电源电压。
附图说明
30.图1示出了根据本公开实施方式的有机发光显示器。
31.图2示出了构成图1的栅极移位寄存器的级之间的连接结构。
32.图3是示出根据本公开的实施方式的级的电路图。
33.图4是示出基于从图2和图3的级输出的栅极信号执行显示驱动和感测驱动的定时的图。
34.图5是示出在感测驱动期间施加到每一级的第一高电位电源电压高于在显示驱动期间施加到每一级的第一高电位电源电压的视图。
35.图6是示出在显示驱动期间施加到各级的第一高电位电源电压和第二高电位电源电压相等并且在感测驱动期间第一高电位电源电压高于第二高电位电源电压的曲线图。
36.图7是示出在显示驱动和感测驱动期间根据图5和图6中的第一高电位电源电压的q节点电压的变化的视图。
37.图8是示出连接到图3的级的像素和连接到该像素的数据驱动器的视图。
38.图9是示出用于感测驱动的栅极信号和数据信号的视图。
39.图10a是与图9的设置时段相对应的像素的等效电路图。
40.图10b是与图9的感测时段相对应的像素的等效电路图。
41.图10c是与图9的重置时段相对应的像素的等效电路图。
具体实施方式
42.将通过参照附图描述的以下实施方式来阐明本公开的优点和特征及其实现方法。然而，本公开可以按照不同的形式来实施，不应视为局限于所述的示例性实施方式。相反，提供这些实施方式使得本公开将是彻底和完整的，并且将向本领域技术人员完全传达本公开的范围。此外，本公开仅由权利要求的范围限定。
43.在附图中公开的用于描述本公开的实施方式的形状、尺寸、比率、角度、数量等是说明性的，并且不限于本公开中示出的那些形状、尺寸、比率、角度、数量等。相同的附图标记在整个说明书中表示相同的元件。此外，在本公开的描述中，如果确定本公开的要点可能被不必要地模糊，则将省略对已知相关技术的详细描述。
44.在解释元件时，尽管没有明确的描述，元件被解释为包括误差范围。
45.在描述位置关系的过程中，例如，当描述两个部分为“在...上”、“在...之上”、“在...下方”或者“在...侧”时，除非使用了“紧接”或“直接”，一个或更多个其他部分可以位于这两个部分之间。
46.应当理解，尽管可在本文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
47.在本公开中，形成在显示面板的基板上的像素电路和栅极驱动器可以实现为具有n型金属氧化物半导体场效应晶体管(mosfet)结构的薄膜晶体管(tft)，但是不限于此，像素电路和栅极驱动器也可以实现为具有p型mosfet结构的tft。tft是包括栅极、源极和漏极的三电极元件。源极是向晶体管提供载流子的电极。在tft中，载流子开始从源极流动。漏极是载流子通过其从tft离开的电极。即，在mosfet中，载流子从源极流向漏极。在n型tft的情况下，载流子是电子，因此，源极电压具有低于漏极电压的电压，使得电子可以从源极流到漏极。在n型tft中，电子从源极流到漏极，因此，电流从漏极流到源极。相反，在p型tft(pmos)的情况下，由于载流子是空穴，所以源极电压高于漏极电压，使得空穴可以从源极流到漏极。在p型tft中，由于空穴从源极流到漏极，所以电流从源极流到漏极。应当注意，mosfet的源极和漏极不是固定的。例如，mosfet的源极和漏极可以根据所施加的电压而改变。因此，在实施方式的描述中，源极和漏极中的一个被称为第一电极，而另一个被称为第二电极。
48.以下，将参考附图详细描述本发明的实施方式。在以下实施方式中，将主要描述包括有机发光材料的有机发光显示设备作为显示设备。然而，应当注意，本公开的技术思想不限于有机发光显示设备，而是可以应用于诸如液晶显示器的任何其他显示设备。
49.在描述本公开时，如果对相关已知功能或构造的详细描述被认为不必要地转移了本公开的要点，则这种解释已被省略，但对于本领域技术人员来说是可以理解的。
50.在以下描述中，“前级”指的是位于参考级上方并且生成与从该参考级输出的栅极信号相比相位超前的栅极信号的级。此外，“后续级”是指位于参考级之下并且生成与从参考级输出的栅极信号相比相位滞后的栅极信号的级。在以下描述中，构成本公开的栅极驱动器的开关元件可以实现为氧化物元件、非晶硅元件和多晶硅元件中的至少任何一种。激活特定级是指对该级的q节点充以栅极导通电压，而去激活特定级是指将所述级的q节点放
逻辑(ttl)电平电压升压到能够切换形成在显示面板100上的tft的栅极导通电压和栅极截止电压。电平移位器150将电平移位的栅极定时控制信号提供给栅极移位寄存器130。栅极定时控制信号包括栅极起始信号vsp、栅极移位时钟clk、像素行选择信号lsp、感测起始信号srt和感测结束信号snd。栅极移位时钟clk被实现为具有不同相位的n相(n是自然数)时钟。
64.栅极移位寄存器130包括多个级，该多个级基于从电平移位器150输入的栅极定时控制信号和从电源电路(未示出)输入的驱动功率(高电位电源电压、低电位电源电压)，在idw驱动情况下输出用于成像的栅极信号，并且在idw驱动之后的sdw驱动的情况下输出用于感测的栅极信号。除了用于idw驱动的输入单元之外，每个级还包括用于sdw驱动的像素行选择单元。为了输出用于成像的期望栅极信号和用于感测的栅极信号，对应级的q节点(第二节点)必须被充分充电以用于idw驱动和sdw驱动。然而，由于像素行选择单元的q节点电荷路径比输入单元的q节点电荷路径长，并且sdw驱动所花费的时间非常短，因此用于输出用于感测的栅极信号的q节点电荷电压可以小于目标值。
65.为了充分确保用于sdw驱动的q节点电荷电压，电源电路将施加到各级的高电位电源电压二元化为施加到像素行选择单元的第一高电位电源电压gvdd1和施加到逆变器单元的第二高电位电源电压gvdd2，并且周期性地改变第一高电位电源电压gvdd1的电压电平。即，电源电路将第一高电位电源电压gvdd1设定为在sdw驱动时比在idw驱动时高。然而，电源电路可以将第二高电位电源电压gvdd2设置为在idw驱动时等于第一高电位电源电压gvdd1，以确保各级的操作稳定性。第二高电位电源电压gvdd2保持恒定而不周期性地改变。
66.栅极移位寄存器130可以以板内栅极(gip)方式直接形成在显示面板100的基板上。栅极移位寄存器130可以形成在显示面板100上不显示图像的区域(即，边框(bz)区域)中，但不限于此。为了使由于rc延迟引起的栅极信号的失真最小化，栅极移位寄存器130可以以双排方式形成在显示面板100的第一侧边框区域bz和第二侧边框区域bz处，但不限于此。
67.图2示出了信号线和包括在图1的栅极移位寄存器130中的级132之间的连接结构。
68.参照图2，根据本公开实施方式的栅极移位寄存器130包括彼此级联的多个级132。级132可以是以gip(面板中的栅极驱动器)方式形成的gip元件。可进一步在最上一级的前一级处提供至少一个上虚设级，并且可进一步在最下一级的后一级处提供至少一个下虚设级。然而，本公开不限于此。
69.级132分别连接到显示面板100的栅极线。
70.级132基于高电位电源电压gvdd1和gvdd2、低电位电源电压gvss、栅极起始信号vsp、进位信号c(n)至c(n+3)、栅极移位时钟clk、像素行选择信号lsp、感测起始信号srt、感测结束信号snd等来生成栅极信号。栅极信号可以包括扫描信号sct(n)至sct(n+3)以及进位信号c(n)至c(n+3)，并且可以进一步包括感测信号(未示出)。
71.图3中示出了生成扫描信号sct(n)和进位信号c(n)作为栅极信号的级配置。图3的级132生成扫描信号sct(n)，并且将生成的扫描信号sct(n)提供给显示面板100的栅极线gln，并且生成进位信号c(n)，并且将生成的进位信号c(n)提供给前级和后级。
72.级132独立地生成进位信号c(n)至c(n+3)，从而防止进位信号由于栅极负载而失真。级132生成进位信号c(n)至c(n+3)，并将它们作为起始信号提供给后级之一，并将它们
作为复位信号提供给前级中的任一级。
73.级132中的每一级根据每一帧施加到开始端的栅极起始信号vsp或前一级进位信号来激活q节点的操作。前级信号是从前级中的任一级施加的进位信号。级132中的每一级根据每一帧施加到复位端的后续级进位信号而停用q节点的操作。后级进位信号是从后级中的一级施加的进位信号。
74.栅极起始信号vsp、栅极移位时钟clk、像素行选择信号lsp、感测起始信号srt和感测结束信号snd被共同提供给级132。实现为具有不同相位的n相(n是自然数)时钟的栅极移位时钟clk可以包括n相进位时钟和n相扫描时钟。
75.扫描时钟是用于生成用于成像或感测的扫描信号sct(n)至sct(n+3)的时钟信号，并且进位时钟是用于生成前级或后级进位信号c(n)至c(n+3)的时钟信号。扫描时钟在栅极导通电压和栅极截止电压之间摆动，以便与扫描信号sct(n)至sct(n+3)同步。进位时钟在栅极导通电压和栅极截止电压之间摆动，以便与进位信号c(n)至c(n+3)同步。
76.在idw驱动的情况下，在一帧中激活所有级132，以顺序地输出用于成像的扫描信号sct(n)至sct(n+3)，并且顺序地输出用于成像的进位信号c(n)至c(n+3)。同时，在sdw驱动的情况下，在一帧中仅激活一个特定级132以输出用于感测的扫描信号。
77.像素行选择信号lsp被输入到特定级132，作为idw驱动时的栅极导通电压。栅极导通电压间隔被设置为使得像素行选择信号lsp与在idw驱动时输入到特定级132的第一前级进位信号同步。因此，栅极导通电压的第一前级进位信号根据栅极导通电压的像素行选择信号lsp被充到特定级132的m节点(第一节点)。
78.同时，在idw驱动时，像素行选择信号lsp作为栅极导通电压被输入到除特定级132之外的其他剩余级132。然而，由于输入到其他剩余级132的前一级进位信号在栅极导通电压间隔中不与像素行选择信号lsp重叠，所以其他剩余级132的m节点在idw驱动时不用栅极导通电压进行充电。
79.如上所述，激活级(其指的是特定级，在该级中，m节点由在栅极导通电压间隔中与像素行选择信号lsp重叠的第一前级进位信号充有栅极导通电压)的数目是每预定时间(例如，一帧)为1。该激活级的位置在每个预定时间改变。例如，根据第一前级进位信号和像素行选择信号lsp的栅极导通电压间隔的设置，激活级的位置可以在每一帧随机改变。
80.在sdw驱动时，感测起始信号srt作为栅极导通电压被输入到特定级132。因此，根据特定级132的m节点的充电电压的感测起始信号srt和栅极导通电压，特定级132的q节点被充有第一高电位电源电压gvdd1。这里，由于第一高电位电源电压gvdd1被设置为在idw驱动的情况下比在sdw驱动的情况下高，所以q节点可以在sdw驱动时被快速充至栅极导通电压。
81.同时，在sdw驱动时，感测起始信号srt作为栅极导通电压被输入到除特定级132之外的其他剩余级132。然而，由于其他剩余级132的m节点未被充电，所以其他剩余级132的q节点在sdw驱动时可不被充有栅极导通电压。
82.感测结束信号snd在sdw驱动时作为栅极导通电压被输入到特定级132，以将特定级132的q节点放电到栅极截止电压。在用于感测的扫描信号从特定级132输出之后，感测结束信号snd被输入到特定级132。
83.同时，在sdw驱动时，感测结束信号snd可以作为栅极导通电压输入到除特定级132
之外的其他剩余级132。
84.图3是示出根据本公开的实施方式的级的电路图。图4是示出基于从图2和图3的级输出的栅极信号执行idw驱动和sdw驱动的定时的图。
85.图3中的级132是用于输出用于成像和感测的第n个扫描信号sct(n)和用于成像的第n个进位信号c(n)的第n级stgn。在图3中，第二高电位电源电压gvdd2可以基本上等于栅极导通电压，并且低电位电源电压gvss可以基本上等于栅极截止电压。图3的级132可以通过栅极线gln连接到如图8中所示的像素pix。
86.参照图3和图4，级132包括像素行选择单元blk1、输入单元blk2、逆变器单元blk3、输出单元blk4和稳定单元blk5。
87.当在一帧的垂直激活时段vwp期间执行idw驱动时，像素行选择单元blk1根据栅极导通电压的像素行选择信号lsp用第一前级进位信号c(n-2)对m节点充电，以准备sdw驱动。随后，像素行选择单元blk1在一帧的垂直消隐时段vbp期间根据栅极导通电压的感测起始信号srt和m节点的充电电压用第一高电位电源电压gvdd1对q节点进行充电，以促使sdw驱动开始。
88.像素行选择单元blk1可以包括第一晶体管t11至第五晶体管t15。第一晶体管t11和第二晶体管t12在垂直激活时段vwp期间根据栅极导通电压的像素行选择信号lsp导通，第三晶体管t13和第四晶体管t14在m节点保持充电状态的同时导通，并且第五晶体管t15在垂直消隐时段vbp内根据栅极导通电压的感测起始信号srt而导通。
89.第一晶体管t11和第二晶体管t12串联连接在第一前级进位信号c(n-2)的输入端和m节点之间，并且根据像素行选择信号lsp同时导通，以将第一前级进位信号c(n-2)施加到m节点。当第一前级进位信号c(n-2)的栅极导通电压间隔与栅极导通电压的像素行选择信号lsp同步时，m节点通过第一前级进位信号c(n-2)充有栅极导通电压。
90.第三晶体管t13的第一电极与第一高电位电源电压gvdd1的输入端连接，并且第三晶体管t13的第二电极连接在第一晶体管t11和第二晶体管t12之间，并且第三晶体管t13的栅极连接到m节点。第三晶体管t13根据m节点的充电电压而导通，以在第一晶体管t11和第二晶体管t12之间施加第一高电位电源电压gvdd1，从而减小第一晶体管t11和第二晶体管t12的截止电流，并稳定地保持m节点的充电电压，直到执行sdw驱动的垂直消隐时段vbp为止。
91.第四晶体管t14的第一电极与第一高电位电源电压gvdd1的输入端连接，第四晶体管t14的第二电极与第五晶体管t15的一个电极连接，并且第四晶体管t14的栅极与m节点连接。第四晶体管t14根据m节点的充电电压导通，以将第一高电位电源电压gvdd1施加到第五晶体管t15的第一电极。
92.第五晶体管t15的第一电极与第四晶体管t14的第二电极连接，第五晶体管t15的第二电极与q节点连接，并且第五晶体管t15的栅极与感测起始信号srt的输入端连接。第五晶体管t15根据栅极导通电压的感测起始信号srt导通，以将第一高电位电源电压gvdd1施加到q节点。
93.另外，像素行选择单元blk1还可以包括第六晶体管t16和电容器cx。
94.电容器cx连接在第一高电位电源电压gvdd1的输入端和m节点之间，以稳定地保持m节点的充电电压，直到执行sdw驱动的垂直消隐时段vbp为止。
95.第六晶体管t16响应于垂直消隐时段vbp内的栅极导通电压的感测结束信号snd而导通，以将节点q放电至低电位电源电压gvss。在输出用于感测的第n个扫描信号sct(n)之后，在垂直消隐时段vbp内输入感测结束信号snd作为栅极导通电压。第六晶体管t16的栅极与感测结束信号snd的输入端连接，第六晶体管t16的第一电极与q节点连接，并且第六晶体管t16的第二电极与低电位电源电压gvss的输入端连接。
96.输入单元blk2对用于idw驱动的q节点进行充电和放电。输入单元blk2在sdw驱动时不运行。
97.在idw驱动时，输入单元blk2响应于通过开始端输入的第二前级进位信号c(n-3)，用栅极导通电压的第二前级进位信号c(n-3)对q节点充电。第二前级进位信号c(n-3)的栅极导通电压在第一前级进位信号c(n-1)的栅极导通电压之前。输入单元blk2响应于通过复位端输入的后级进位信号c(n+3)将q节点放电至低电位电源电压gvss。
98.为此，输入单元blk2包括多个晶体管t21和t22。第一晶体管t21包括与第二前级进位信号c(n-3)的输入端(开始端)连接的栅极和第一电极以及与q节点连接的第二电极，并且将导通电压的第二前级进位信号c(n-3)施加到q节点。第二晶体管t22包括与后级进位信号c(n+3)的输入端(复位端)连接的栅极、与q节点连接的第一电极和与低电位电源电压的输入端连接的第二电极。当输入后级进位信号c(n+3)时，第二晶体管t22将q节点和低电位电源电压gvss连接起来以使q节点放电。
99.在idw驱动和sdw驱动时，逆变器单元blk3以彼此相反的方式对qb节点(第三节点)和q节点进行充电和放电。在idw驱动时，逆变器单元blk3：首先，根据具有在第一前级进位信号c(n-2)的相位之前的栅极导通电压的相位的第二前级进位信号c(n-3)将qb节点放电至低电位电源电压gvss；其次，根据q节点的充电电压将qb节点放电至低电位电源电压gvss，随后根据q节点的放电电压用第二高电位电源电压gvdd2对qb节点进行充电。随后，在sdw驱动时，逆变器单元blk3：第三，根据栅极导通电压的感测起始信号srt和m节点的充电电压将qb节点放电至低电位电源电压gvss；随后第四，根据q节点的充电电压将qb节点放电至低电位电源电压gvss。
100.在idw驱动和sdw驱动时，逆变器单元blk3中断第二高电位电源电压gvdd2的输入端和qb节点之间的电连接，同时q节点保持充电状态。逆变器单元blk3可以根据n1节点的电压通过将第二高电位电源电压gvdd2施加到qb节点来对qb节点充电。n1节点的电压被控制为与q节点相反。在q节点保持充电状态的同时，n1节点被放电至低电位电源电压gvss，并且当q节点保持放电状态时，n1节点被充以第二高电位电源电压gvdd2。换句话说，在将低电位电源电压gvss施加到q节点的同时，用第二高电位电源电压gvdd2对qb节点的电位充电。
101.为此，逆变器单元blk3包括多个晶体管t31至t33。第一晶体管t31包括与n1节点连接的栅极、与第二高电位电源电压gvdd2的输入端连接的第一电极以及与qb节点连接的第二电极。第二晶体管t32包括与第二高电位电源电压gvdd2的输入端连接的栅极和第一电极，以及与n1节点连接的第二电极。第三晶体管t33包括与q节点连接的栅极、与n1节点连接的第一电极和与低电位电源电压gvss的输入端连接的第二电极。
102.在idw驱动和sdw驱动时，逆变器单元blk3在q节点被充电的同时将qb节点放电到低电位电源电压gvss。此外，逆变器单元blk3还可以根据第二前级进位信号c(n-3)将qb节点放电至低电位电源电压gvss，以便增加操作的可靠性。
103.为此，逆变器单元blk3还包括多个晶体管t34和t35。第四晶体管t34包括与q节点连接的栅极、与qb节点连接的第一电极以及施加了低电位电源电压gvss的第二电极。第五晶体管t35包括施加了第二前级进位信号c(n-3)的栅极、与qb节点连接的第一电极以及施加了低电位电源电压gvss的第二电极。
104.为了进一步提高操作的可靠性，在sdw驱动时，逆变器单元blk3根据栅极导通电压的感测起始信号srt和m节点的充电电压将qb节点放电至低电位电源电压gvss。
105.为此，逆变器单元blk3还包括多个晶体管t36和t37。第六晶体管t36包括施加了感测起始信号srt的栅极、与qb节点连接的第一电极以及与第七晶体管t37的一个电极连接的第二电极。第七晶体管t37包括与m节点连接的栅极、与第六晶体管t36的第二电极连接的第一电极、以及施加了低电位电源电压gvss的第二电极。
106.在idw驱动时，输出单元blk4输出栅极导通电压的扫描时钟scclk(n)作为用于成像的扫描信号sct(n)，并且输出栅极导通电压的进位时钟crclk(n)作为用于成像的进位信号c(n)，同时q节点保持充电状态。此外，在sdw驱动时，输出单元blk4输出栅极导通电压的扫描时钟scclk(n)作为用于感测的扫描信号sct(n)，同时q节点保持充电状态。
107.为此，输出单元blk4包括第一上拉晶体管t41和第二上拉晶体管t42以及升压电容器cb。第一上拉晶体管t41包括与q节点连接的栅极、与进位时钟信号crclk(n)的输入端连接的第一电极以及与第一输出节点no1连接的第二电极。第二上拉晶体管t42包括与q节点连接的栅极、与扫描时钟scclk(n)的输入端连接的第一电极以及与第二输出节点no2连接的第二电极。由于第一上拉晶体管t41和第二上拉晶体管t42的栅极与相同的q节点连接，所以减小了级132的配置和安装面积，并且有利地减小了边框面积。升压电容器cb连接在q节点和第二输出节点no2之间，使得q节点的电压与栅极导通电压的扫描时钟scclk(n)同步地被自举。当q节点的电压被自举时，栅极导通电压的扫描时钟scclk(n)可以被快速且无失真地输出到用于成像的扫描信号sct(n)。
108.稳定单元blk5在qb节点被充电的同时通过向q节点和输出节点no1和no2施加低电位电源电压gvss来稳定q节点和输出节点no1和no2的电压状态。
109.为此，稳定单元blk5包括多个晶体管t51至t53。第一晶体管t51包括与qb节点连接的栅极、与第一输出节点no1连接的第一电极以及施加了低电位电源电压gvss的第二电极。第二晶体管t52包括与qb节点连接的栅极、与第二输出节点no2连接的第一电极以及施加了低电位电源电压gvss的第二电极。第三晶体管t53包括与qb节点连接的栅极、与q节点连接的第一电极以及施加了低电位电源电压gvss的第二电极。
110.参照图4，其中在idw驱动时用栅极导通电压对m节点充电的激活级的数目可以是每帧一个。此激活级的位置可在每一帧处随机改变。当每帧随机改变激活级的位置以进行sdw驱动时，随机改变sdw驱动的像素行。例如，在连接到像素行a的第一激活级的m节点在第k帧的垂直激活时段vwp期间被充电(准备用于sdw)之后，可以根据用于感测来自第k帧的垂直消隐时段vbp内的第一激活级的输出的栅极信号来感测像素行a。此外，在连接到像素行b的第二激活级的m节点在第(k+1)帧的垂直激活时段vwp期间被充电(准备用于sdw)之后，可以根据用于感测来自第(k+1)帧的垂直消隐时段vbp内的第二激活级的输出的栅极信号来感测像素行b。
111.由于像素在sdw驱动时停止发光，因此当像素行被顺序地感测时，感测到的像素行
可以在视觉上被识别为行暗(line dim)。这里，如果以随机顺序感测像素行，而不是顺序地感测像素行，则由于视觉色散效应，行暗可能不可见。
112.图5是示出施加到图3的级的第一高电位电源电压在sdw驱动时比在idw驱动时高的视图。图6是示出施加到图3的级的第一高电位电源电压和第二高电位电源电压在idw驱动时相同，并且第一高电位电源电压在sdw驱动时比第二高电位电源电压高的视图。图7是示出在显示驱动和感测驱动时根据图5和图6中的第一高电位电源电压的q节点电压的变化的视图。
113.参照图5和图6，施加到图3的级132的高电位电源电压被二元化为施加到像素行选择单元blk1的第一高电位电源电压gvdd1和施加到逆变器单元blk3的第二高电位电源电压gvdd2。
114.为了在sdw驱动时充分确保q节点电荷电压，将第一高电位电源电压gvdd1设置为在sdw驱动时比在idw驱动时高。可以将sdw驱动时的第一高电位电源电压gvdd1设置为比作为用于idw驱动的第一高电位电源电压gvdd1的“vx”高并且比连接到第一高电位电源电压gvdd1的输入端的晶体管t13和t14的击穿电压低的“vx+α”。如图7中所示，在sdw驱动的情况下，第一高电位电源电压gvdd1越高，q节点充电率和充电时间越高。在图7中，(a)是sdw驱动用第一高电位电源电压gvdd1被设定为“vx”时的q节点电压，(b)是sdw驱动用第一高电位电源电压gvdd1被设定为“vx+α”的q节点电压。
115.然而，在sdw驱动的情况下，施加到晶体管t13和t14的负载随着第一高电位电源电压gvdd1越高而增加。因此，用于sdw驱动的第一高电位电源电压gvdd1优选地在低于晶体管t13和t14的击穿电压的电压范围内增加。
116.然而，为了确保该级的操作稳定性，对于idw和sdw驱动，可以将第二高电位电源电压gvdd2设置为相等。例如，如图6中所示，可以将第二高电位电源电压gvdd2设置为与用于idw驱动的第一高电位电源电压gvdd1相等的“vx”。
117.图8是示出连接到图3的级的像素和连接到该像素的数据驱动器的视图。图9是示出用于感测驱动的栅极信号和数据信号的视图。图10a是与图9的设置时段相对应的像素的等效电路图。图10b是与图9的感测时段相对应的像素的等效电路图。图10c是与图9的重置时段相对应的像素的等效电路图。
118.从图3中的级132输出的用于成像或感测的扫描信号sct(n)通过图8中的栅极线gln提供到像素pix。图8中的像素pix可以执行用于外部补偿的感测操作。用于外部补偿的感测是用于感测像素pix的驱动特性并基于感测结果校正图像数据rgb的技术。
119.图8中的像素pix在垂直激活时段期间是idw驱动的，而在垂直消隐时段期间是sdw驱动的。源极驱动ic 120包括数模转换器(dac)。dac可以在idw驱动时将图像数据rgb转换为用于成像的数据电压vidw，在sdw驱动时生成要写入像素pix的用于感测的数据电压，并且还生成要写入像素pix的参考电压vref。源极驱动ic 120还包括sdw驱动所需的感测电路su和模数转换器(adc)。感测电路su可以实现为电流感测类型或电压感测类型。adc将在感测电路su中采样的模拟信号转换为数字数据s-data。与每个像素pix连接的参考线rl可以通过开关电路(未示出)选择性地连接到dac和感测电路su。
120.参照图8，像素pix可以包括oled、驱动器tft dt、第一开关tft st1、第二开关tft st2和存储电容器cst。
121.首先，将描述用于idw驱动的像素pix的操作。idw驱动可以用编程时段和发射时段来实现。
122.在编程时段期间，第一开关tft st1根据来自栅极线gln的用于成像的扫描信号sct(n)而导通，以将数据线dl上的用于成像的数据电压vidw提供给驱动tft dt的栅极ng。在编程时段期间，第二开关tft st2根据来自栅极线gln的用于成像的扫描信号sct(n)而导通，以将参考线rl上的参考电压vref提供给驱动tft dt的源极ns。因此，在编程时段期间，驱动tft dt的栅极-源极电压被设置为“vdata-vref”。
123.随后，在发射时段期间，第一开关tft st1和第二开关tft st2被关闭。在发射时段期间，驱动tft dt的栅极-源极电压由存储电容器cst保持。在发射时段期间，与“vdata-vref”的平方根成比例的驱动电流流过驱动tft dt，并且oled由驱动电流发射。
124.接下来，将参照图9至图10c描述用于sdw驱动的像素pix的操作。用于sdw驱动的垂直消隐时段vbp包括用于将驱动tft dt的栅极-源极电压设置为适合感测条件的设置时段
①
、用于对像素电流进行采样的感测时段
②
以及用于将驱动tft dt的栅极-源极电压复位为idw驱动的发射时段的复位时段
③
。
125.参照图9和图10a，在设置时段
①
期间，像素pix的第一开关tft st1根据用于感测的扫描信号sct(n)导通，以将数据电压vsdw施加到驱动tft dt的栅极ng。在设置时段
①
期间，像素pix的第二开关tft st2根据用于感测的扫描信号sct(n)导通，以将参考电压vref施加到驱动tft dt的源极ns。因此，在设置时段
①
期间，驱动tft dt的栅极-源极电压被设置为适合感测条件。
126.参照图9和图10b，在感测时段
②
期间，像素pix的第一开关tft st1和第二开关tft st2保持导通状态。在感测时段
②
期间，感测电路su对通过第二开关tft st2和参考线rl输入的像素电流进行采样。
127.参照图9和图10c，在复位时段
③
期间，像素pix的第一开关tft st1和第二开关tft st2保持导通状态。在复位时段
③
期间，用于复位的数据电压vrec被施加到驱动tft dt的栅极ng，并且参考电压vref被施加到驱动tft dt的源极ns。用于复位的数据电压vrec可以是用于成像的数据电压vidw。在复位时段
③
期间，驱动tft dt的栅极-源极电压被复位成idw驱动的发射时段状态。
128.如上所述，根据本公开，通过进一步将施加到像素行选择单元的高电平电源电压增加到在感测驱动期间比在显示驱动期间更高，可以在感测驱动期间加强q节点的电荷电平，从而确保期望的栅极输出特性。在本公开中，由于通过确保用于感测驱动的期望的栅极输出特性来准确地感测像素的驱动特性，所以可以提高补偿性能。
129.本技术要求2018年10月30日提交的韩国专利申请no.10-2018-0131241的权益。

技术特征：
1.一种栅极驱动器，该栅极驱动器具有多个级，所述多个级中的每一级包括：像素行选择电路，所述像素行选择电路具有第一输入端，所述第一输入端被配置为接收具有第一电压电平和第二电压电平的第一高电位电源电压；输出电路，所述输出电路被配置为输出第一栅极信号和第二栅极信号，其中，在用于感测像素的感测驱动期间，在所述第一输入端处接收所述第一高电位电源电压的所述第一电压电平，并且在用于显示图像的显示驱动期间，在所述第一输入端处接收所述第一高电位电源电压的所述第二电压电平，并且其中，所述第一电压电平高于所述第二电压电平。2.根据权利要求1所述的栅极驱动器，其中，在所述显示驱动期间，输出所述第一栅极信号，并且其中，在所述显示驱动之后的所述感测驱动期间输出所述第二栅极信号。3.根据权利要求1所述的栅极驱动器，其中，所述第一高电位电源电压的所述第一电压电平低于与所述第一输入端连接的晶体管的击穿电压。4.根据权利要求1所述的栅极驱动器，其中，所述像素行选择电路在所述显示驱动期间至少部分地基于栅极导通电压的像素行选择信号用第一前级进位信号对第一节点进行充电，并且在所述感测驱动期间至少部分地基于所述栅极导通电压的感测起始信号和所述第一节点的充电电压用所述第一高电位电源电压的所述第一电压电平将第二节点充电至充电状态。5.根据权利要求4所述的栅极驱动器，其中，所述多个级中的每一级还包括：逆变器电路，所述逆变器电路包括第二输入端，并且被配置为在所述第二节点在所述感测驱动时维持所述充电状态的同时切断接收第二高电位电源电压的所述第二输入端与第三节点之间的电连接。6.根据权利要求5所述的栅极驱动器，其中，所述第一高电位电源电压的至少一部分不同于所述第二高电位电源电压的至少一部分。7.根据权利要求5所述的栅极驱动器，其中，所述第一高电位电源电压的所述第一电压电平高于所述第二高电位电源电压，并且其中，所述第一高电位电源电压的所述第二电压电平等于所述第二高电位电源电压。8.根据权利要求5所述的栅极驱动器，其中，所述第二高电位电源电压在所述显示驱动和所述感测驱动两者期间相同。9.根据权利要求4所述的栅极驱动器，其中，所述像素行选择电路包括：第一晶体管；第二晶体管，所述第一晶体管和所述第二晶体管串联连接在接收所述第一前级进位信号的第三输入端和所述第一节点之间，所述第一晶体管和所述第二晶体管被配置为至少部分地基于所述像素行选择信号同时导通；第三晶体管，所述第三晶体管具有与所述第一输入端连接的第一电极和连接在所述第一晶体管和所述第二晶体管之间的第二电极，所述第三晶体管被配置为至少部分地基于所述第一节点的充电电压而被导通；第四晶体管，所述第四晶体管具有与所述第一输入端连接的第一电极，所述第四晶体管被配置为至少部分地基于所述第一节点的充电电压而被导通；
第五晶体管，所述第五晶体管具有与所述第四晶体管的第二电极连接的第一电极和与所述第二节点连接的第二电极，所述第五晶体管被配置为至少部分地基于所述感测起始信号而被导通；第六晶体管，所述第六晶体管具有与所述第二节点连接的第一电极和与接收低电位电源电压的第四输入端连接的第二电极，所述第六晶体管被配置为至少部分地基于所述栅极导通电压的感测结束信号而被导通；以及第一电容器，所述第一电容器连接到所述第一输入端和所述第一节点。10.根据权利要求9所述的栅极驱动器，其中，所述第一晶体管直接连接到所述第三输入端，并且所述第一晶体管与所述第二晶体管彼此直接串联连接。11.根据权利要求9所述的栅极驱动器，其中，所述第三晶体管的第二电极直接连接在所述第一晶体管与所述第二晶体管之间的第四节点处。12.根据权利要求5所述的栅极驱动器，其中，所述逆变器电路被配置为：在所述显示驱动期间，至少部分地基于具有在所述第一前级进位信号的相位之前的栅极导通电压的相位的第二前级进位信号将所述第三节点放电至低电位电源电压，在所述显示驱动期间，至少部分地基于所述第二节点的充电电压将所述第三节点放电至所述低电位电源电压，在所述显示驱动期间，根据所述第二节点的放电电压用所述第二高电位电源电压对所述第三节点进行充电，在所述感测驱动期间，至少部分地基于所述感测起始信号和所述第一节点的充电电压将所述第三节点放电至所述低电位电源电压，并且在所述感测驱动期间，至少部分地基于所述第二节点的充电电压将所述第三节点放电至所述低电位电源电压。13.根据权利要求12所述的栅极驱动器，其中，所述逆变器电路包括：第一晶体管，所述第一晶体管具有与所述第二输入端连接的第一电极和与所述第三节点连接的第二电极；第二晶体管，所述第二晶体管具有与所述第二输入端连接的第一电极和栅极，以及与所述第一晶体管的栅极连接的第二电极；第三晶体管，所述第三晶体管具有与所述第一晶体管的栅极连接的第一电极、与接收所述低电位电源电压的输入端连接的第二电极以及与所述第二节点连接的栅极；第四晶体管，所述第四晶体管具有与所述第三节点连接的第一电极、与接收所述低电位电源电压的所述输入端连接的第二电极以及与所述第二节点连接的栅极；第五晶体管，所述第五晶体管具有与所述第三节点连接的第一电极、与接收所述低电位电源电压的所述输入端连接的第二电极以及施加有所述栅极导通电压的所述第二前级进位信号的栅极；第六晶体管，所述第六晶体管具有与所述第三节点连接的第一电极和施加有所述感测起始信号的栅极；以及第七晶体管，所述第七晶体管具有与所述第六晶体管的第二电极连接的第一电极以及与接收所述低电位电源电压的所述输入端连接的第二电极以及与所述第一节点连接的栅极。
14.根据权利要求13所述的栅极驱动器，其中，所述第二晶体管的第一电极和栅极直接连接到所述第二输入端。15.根据权利要求13所述的栅极驱动器，其中，所述第二晶体管的第二电极直接连接到所述第一晶体管的栅极。16.根据权利要求4所述的栅极驱动器，其中，所述输出电路包括：第一输出节点，所述第一输出节点被配置为输出具有在所述第一前级进位信号的相位之后的栅极导通电压的相位的当前级进位信号；第一输出晶体管，所述第一输出晶体管具有与接收作为当前级进位信号的栅极导通电压的进位时钟的第一时钟输入端连接的第一电极以及与所述第一输出节点连接的第二电极；第二输出节点，所述第二输出节点被配置为输出所述第一栅极信号；第二输出晶体管，所述第二输出晶体管具有与接收作为所述第一栅极信号的所述栅极导通电压的扫描时钟的第二时钟输入端连接的第一电极以及与所述第二输出节点连接的第二电极，其中，所述第一输出晶体管的栅极和所述第二输出晶体管的栅极连接到所述第二节点。17.根据权利要求16所述的栅极驱动器，其中，所述第二输出节点被配置为交替地输出所述第二栅极信号。18.根据权利要求16所述的栅极驱动器，其中，所述第二输出晶体管具有能够与接收用于接收作为所述第二栅极信号的所述栅极导通电压的扫描时钟的第二时钟输入端连接的第一电极以及与所述第二输出节点连接的第二电极。19.根据权利要求16所述的栅极驱动器，其中，所述输出电路还包括第二电容器，所述第二电容器连接到所述第二节点和所述第二输出节点。20.根据权利要求1所述的栅极驱动器，其中，所述多个级中的每一级包括多个晶体管，并且其中，所述晶体管中的至少一个晶体管包括氧化物半导体层。

技术总结
栅极驱动器。一种栅极驱动器具有多个级，用于在显示驱动时输出用于成像的栅极信号，并且在显示驱动之后的感测驱动时输出用于感测的栅极信号。多个级中的每级包括像素行选择单元和输出单元，像素行选择单元在显示驱动期间根据栅极导通电压的像素行选择信号用第一前级进位信号对第一节点进行充电，并且在感测驱动期间根据栅极导通电压的感测起始信号和第一节点的充电电压用第一高电位电源电压对第二节点进行充电，输出单元在第二节点在感测驱动时保持充电状态的同时输出栅极导通电压的扫描时钟作为用于感测的栅极信号，其中，第一高电位电源电压在感测驱动时比在显示驱动时高。高。高。


技术研发人员：张旼揆
受保护的技术使用者：乐金显示有限公司
技术研发日：2019.10.29
技术公布日：2023/9/9