基于异质集成的叠层2T1C-DRAM存储器件及其制备方法

基于异质集成的叠层2t1c-dram存储器件及其制备方法
技术领域：
：1.本发明属于半导体器件
技术领域：
：，具体涉及动态随机存取存储器件及其制造方法。
背景技术：
：：2.动态随机存取存储器件(dram)是当前计算机体系结构中的主要存储器，主要由一个mosfet晶体管和一个电容器组成，晶体管同时负责对电容器充电和电荷读取。随着晶体管特征尺寸的减小，存储阵列集成密度提高的同时晶体管的栅极对沟道的控制能力减弱，漏致势垒降低等短沟道效应加大了器件的闭电流，dram存储节点内的电荷通过以接入晶体管的亚阈值泄漏为主的各种泄漏通道逐渐排出，导致dram单元的保留时间减少，且由于其数据的读取路和写入路为同一条晶体管，读取过程会破坏节点内的存储数据，是一种破坏性读取，因此需要不断进行数据刷新和回写操作。2t-dram、3t-dram等拓扑结构在1t1c-dram的基础上引入了专门用于读取数据的读晶体管，将数据的写入路与读取路分开，能够更好的保证数据的稳定性，但随之而来的是每个存储单元的面积增加，且其闭电流带来的数据保留时间短的问题仍然存在。因此，dram的发展一直面临着在减小泄漏电流降低功耗的同时提高集成密度的挑战。技术实现要素：3.本发明的目的在于提供一种可降低泄露电流、提高存储结点内的数据保留时间、减小存储单元的面积的电学性能优异的叠层2t1c动态随机存储器件及其制备方法。4.本发明提供的叠层2t1c动态随机存储器件，是在传统2t1c的dram基础上改进的基于mos2-si异质集成的叠层2t1c动态随机存储器件；为两层异质晶体管的垂直堆叠结构；两层源极金属与中间的介质天然形成mim电容结构；以提高dram的集成密度，并改善dram保留时间短的缺陷。通过将禁带宽度较大的mos2-fet作为存储单元的写晶体管垂直堆叠在硅基读晶体管上，降低写晶体管的泄露电流，提高存储结点内的数据保留时间，减小存储单元的面积。本发明存储器件不但具有优异的电学性能，广泛的应用前景，且工艺建立在传统cmos上，工艺简单成熟，可应用于高性能存储器领域。5.具体地，本发明提供基于mos2-si异质集成的叠层2t1c-dram存储器件，其结构参见图1所示，包括：6.si衬底1；7.形成在si衬底1上的埋氧层2；8.形成在埋氧层2上的自左至右排布的源极6、沟道区3、漏极7；9.自下而上依次形成在沟道区3上的第一栅氧化层4、栅极5、第一栅极金属9；10.形成在第一栅氧化层4、栅极5、第一栅极金属9两侧的侧墙8；11.形成在源极6上、左侧侧墙8外的第一源极金属10，以及第一源极金属10上的mim介质层16；12.形成在源极7上、右侧侧墙8外的第一漏极金属11；13.形成在第一漏极金属11、右侧侧墙8、第一栅极金属9(右边部分)上的隔离层12；14.依次形成在隔离层12上的第二栅氧化层14、mos2有源区15；在第二栅氧化层14中包含有第二栅极金属13，且该第二栅极金属13在在隔离层12上；15.形成在mos2有源区15上的第二漏极金属18；16.形成在mim介质层16和第一栅极金属9(左边部分)上的第二源极金属17。17.进一步，其中：18.所述衬底1为无掺杂或弱掺杂；所述沟道区3为无掺杂或弱n型掺杂，所述源极6和漏极7为弱n型掺杂或强n型掺杂。19.所述沟道区3和/或所述衬底1的掺杂浓度弱于所述源极6和/或所述漏极7。20.所述衬底1的掺杂浓度在1015至1019cm-2之间。21.所述沟道区3的掺杂浓度在1015至1019cm-2之间。22.所述源极6、漏区7的掺杂浓度在1015至1021cm-2之间。23.所述第一栅氧化层4为二氧化硅、氮化硅、三氧化二铝、氧化铪、氧化锆、氧化镧、氧化钽、氧化锶、氧化铱中的一种或者多种，其厚度范围为1-30nm。24.所述栅极5为多晶硅或金属，或多晶硅与金属的复合层，其厚度范围为10nm-500nm。25.所述侧墙8的材料为氧化硅、氮化硅、三氧化二铝、氧化铪、氧化锆、氧化镧、氧化钽、氧化锶、氧化铱中的一种或多种。26.所述第一栅极金(9、第一源极金属10、第一漏极金属11、第二栅极金属13、第二源极金属17、第二漏极金属18为铝、镍、钛、金、金属硅化物中的一种或多种，其厚度范围为10nm-200nm。27.所述隔离层12、第二栅氧化层14、mim介质层16为二氧化硅、氮化硅、三氧化二铝、氧化铪、氧化锆、氧化镧、氧化钽、氧化锶、氧化铱中的一种或者多种,其厚度范围为10-1000nm。28.本发明还提供所述2t1c存储器件的制备方法，包含以下步骤：29.s1.起始设置的soi裸片；30.s2.淀积第一栅氧化层4以及在其之上淀积栅极材料；31.s3.光刻并刻蚀以形成栅极图形；32.s4.以栅极5为掩模板，通过离子注入形成源极6和漏极7；33.s5.淀积栅极5的侧墙介质并进行刻蚀形成栅极5两侧的侧墙8；34.s6.淀积金属并退火，以形成第一栅极金属9、第一源极金属10和第一漏极金属11；35.s7.沉积氧化物隔离层12；36.s8.淀积金属接触并退火，以形成第二栅极金属13；37.s9.沉积第二栅氧化层14；38.s10.合成mos2并光刻形成mos2有源区15；39.s11.光刻并刻蚀形成mim介质层16；40.s12.沉积金属,光刻并退火，以形成第二源极金属17和第二漏极金属18。41.优选地，所述步骤s2、s7、s9中，进一步包含：所述氧化层的淀积方式为热氧化、化学气相淀积、原子层淀积方法中的一种或多种。42.所述步骤s3中，进一步包含：光刻并打开栅极图形的窗口，再利用光刻胶为掩膜进行刻蚀以形成栅极图形，步骤s3中的刻蚀选用干法刻蚀或者湿法刻蚀，所述干法刻蚀使用氟基或者卤族元素气体，所述湿法刻蚀为湿法腐蚀。43.所述步骤s4中，进一步包含：离子注入时使用砷或磷，剂量为1012cm-2至1016cm-2之间，能量为1kev至50kev之间。44.所述步骤s5中，进一步包含：淀积方式采用化学气相淀积、原子层淀积中的一种或多种，刻蚀方式采用具有垂直方向性的反应离子刻蚀、氟基气体的干法刻蚀中的一种或多种。45.所述步骤s6、s8、s12中，进一步包含：光刻并打开沉积窗口，以光刻胶为掩模进行金属沉积，随后剥离并退火以形成金属接触，退火温度为300度至1000度之间，所述金属沉积方法为电子束蒸发镀膜、磁控溅射中的一种或多种。46.所述步骤s10中，进一步包含：mos2的合成生长采用机械剥离、化学剥离、化学气相沉积中的一种或多种，所述机械剥离采用透明胶带法、晶片阳极键合法中的一种或多种；所述化学剥离采用离子插层、溶剂型剥离中的一种或多种。47.所述步骤s11中，进一步包含：光刻并打开窗口，以光刻胶为掩模进行刻蚀氧化层，刻蚀方式采用具有垂直方向性的反应离子刻蚀、氟基气体的干法刻蚀中的一种或多种。48.所述步骤s12中，进一步包含：进行各向同性金属沉积，随后光刻以形成源极金属2和漏极金属2，退火温度为300度至1000度之间，所述金属沉积方法为电子束蒸发镀膜、磁控溅射中的一种或多种，刻蚀方式采用具有垂直方向性的反应离子刻蚀、氟基气体的干法刻蚀中的一种或多种。49.本发明提供的动态随机存储器件，其下层为建立在绝缘层上硅(soi)衬底上的nmos，作为读晶体管工作，上层为mos2-mosfet，作为写晶体管工作。两个晶体管的源极金属以及两者间的介质层共同构成mim电容，同时mos2-fet的源极金属直接与soi-fet的栅极金属连接。本发明通过将硅基2t1c-dram的写晶体管用mos2-fet替代，并使其垂直堆叠在读晶体管上，形成叠层结构，减小了存储单元的面积，同时由于mos2的禁带宽度更大，写晶体管闭电流减小，存储单元的数据存储时间提高。50.本发明还提供集成电路芯片，该芯片上至少有一个半导体器件为所述的2t1c-dram。51.本发明的有益效果在于。52.本发明的基于mos2-si异质集成的叠层2t1c动态随机存取存储器件的两个晶体管为叠层结构，且写晶体管构建在禁带宽度较大的mos2上。将禁带宽度更大的mos2材料垂直堆叠在硅基晶体管上作为写晶体管使用，在保留非破坏性读取特性的同时，将单个存储单元的面积减小到一个晶体管的面积，并提高了数据的保留时间。新型叠层2t1c-dram存储器件的工艺建立在传统cmos上，工艺简单成熟，可应用于高性能存储器领域。附图说明53.图1为本发明的新型dram存储器件的实施例1的结构图示。54.图2a-图2m为本发明的新型dram存储器件的实施例1的制备流程图示。55.图3a-图3c为本发明的新型dram存储器件的其它实施例结构。其中，(a)实施例2对应的器件结构，(b)实施例3对应的器件结构，(c)实施例4对应的器件结构。56.图中标号：1为si衬底，2为埋氧层，3为沟道区，4为第一栅氧化层，5为栅极，6为源极，7为漏极，8为侧墙，9为第一栅极金属，10为第一源极金属，11为第一漏极金属，12为隔离层，13为第二栅极金属，14为第二栅氧化层，15为mos2有源区，16为mim介质层，17为第二源极金属，18为第二漏极金属2。具体实施方式57.下面将结合实施例和附图，对本发明作进一步描述。58.在本发明中，2t1c-dram所必需的写晶体管为上层禁带宽度更大，闭电流更小的mos2-fet，读晶体管为下层soi-fet，电容为两层晶体管的源极金属及中间的绝缘介质构成的mim电容。59.基于同一工作原理，器件的结构可以不同，实施例1(对应图1的器件结构和图2的工艺流程)、实施例2(对应图3a的器件结构图)、实施例3(对应图3b的器件结构图)、实施例4(对应图3c的器件结构图)。60.实施例1(对应图1的器件结构和图2的工艺流程)。61.一种基于mos2-si异质集成的新型叠层2t1c-dram存储器件，包含：si衬底，埋氧层，沟道区，第一栅氧化层1，栅极，源极，漏极，侧墙，第一栅极金属1，第一源极金属1，第一漏极金属1，隔离层，第二栅极金属2，第二栅氧化层2，mos2有源区，mim介质层，第二源极金属2，第二漏极金属2。62.(1)如图2(a)起始设置的soi裸片,其衬底的掺杂浓度在0至1019cm-2之间，其soi有源区的掺杂浓度在0至1019cm-2之间。63.(2)在soi裸片上淀积栅氧化层1以及在其之上淀积栅极材料，随后光刻并刻蚀以形成栅极图形；刻蚀选用干法刻蚀或者湿法刻蚀，所述干法刻蚀使用氟基或者卤族元素气体，所述湿法刻蚀为湿法腐蚀；栅氧化层一般为二氧化硅、氮化硅、三氧化二铝、氧化铪、氧化锆、氧化镧、氧化钽、氧化锶、氧化铱中的一种或者多种,其厚度范围为1-30nm。淀积的栅极材料为多晶硅或金属或多晶硅与金属的复合层，其厚度范围为10nm-500nm。64.(3)以栅极为自对准掩模，通过离子注入形成源极和漏极；离子注入时使用砷或磷，剂量为1012cm-2至1016cm-2之间，能量为1kev至50kev之间，源极、漏极的掺杂浓度在1015至1021cm-2之间，掺杂浓度大于沟道区、衬底的掺杂浓度。65.(4)淀积栅极的侧墙介质并进行刻蚀形成栅极两侧的侧墙，所述侧墙的材料为氧化硅、氮化硅、三氧化二铝、氧化铪、氧化锆、氧化镧、氧化钽、氧化锶、氧化铱中的一种或多种。淀积方式采用化学气相淀积、原子层淀积中的一种或多种，刻蚀方式采用具有垂直方向性的反应离子刻蚀、氟基气体的干法刻蚀中的一种或多种。66.(5)光刻并打开沉积窗口，以光刻胶为掩模进行金属沉积，随后剥离并退火以形成第一栅极金属1、第一源极金属1和第一漏极金属1，退火温度为300度至1000度之间，所述金属沉积方法为电子束蒸发镀膜、磁控溅射中的一种或多种，金属材料为铝、镍、钛、金、金属硅化物中的一种或多种，其厚度范围为10nm-200nm。67.(6)沉积氧化物隔离层；沉积方式为热氧化、化学气相淀积、原子层淀积方法中的一种或多种，氧化层材料二氧化硅、氮化硅、三氧化二铝、氧化铪、氧化锆、氧化镧、氧化钽、氧化锶、氧化铱中的一种或者多种,其厚度范围为20-1000nm。68.(7)光刻并打开沉积窗口，以光刻胶为掩模进行金属沉积，随后剥离并退火以形成第二栅极金属2，退火温度为300度至1000度之间，所述金属沉积方法为电子束蒸发镀膜、磁控溅射中的一种或多种金属接触并退火。金属材料为铝、镍、钛、金、金属硅化物中的一种或多种，其厚度范围为10nm-200nm。69.(8)沉积栅氧化层2，沉积方式为热氧化、化学气相淀积、原子层淀积方法中的一种或多种，氧化层材料二氧化硅、氮化硅、三氧化二铝、氧化铪、氧化锆、氧化镧、氧化钽、氧化锶、氧化铱中的一种或者多种,其厚度范围为20-1000nm。70.(9)合成mos2并光刻形成mos2有源区(15)。71.(10)光刻并打开窗口，以光刻胶为掩模进行刻蚀暴露第一栅极金属1，同时形成mim介质层，刻蚀方式采用具有垂直方向性的反应离子刻蚀、氟基气体的干法刻蚀中的一种或多种。72.(11)进行各向同性金属沉积，随后光刻并刻蚀以形成第二源极金属2和第二漏极金属2，退火温度为300度至1000度之间，所述金属沉积方法为电子束蒸发镀膜、磁控溅射中的一种或多种金属接触并退火。金属材料为铝、镍、钛、金、金属硅化物中的一种或多种，其厚度范围为10nm-200nm，刻蚀方式采用具有垂直方向性的反应离子刻蚀、氟基气体的干法刻蚀中的一种或多种。73.实施例2(对应图3a的器件结构图)。74.实施例2的器件结构及工艺流程与实施例1类似，区别在于实施例1中上层mos2晶体管的栅极埋在氧化层下，而实施例2中上层mos2晶体管的栅极在氧化层的上方，其结构与标准mos结构类似。75.实施例3(对应图3b的器件结构图)。76.实施例3与实施例1类似，区别在于实施例1中垂直堆叠的两个fet的水平位置，而实施例3的两个fet具有不同的水平坐标。77.实施例4(对应图3c的器件结构图)。78.实施例4与实施例1类似，区别在于实施例1中垂直堆叠的两个fet的水平位置，而实施例4的两个fet具有不同的水平坐标，且实时例四中上层mos2晶体管的栅极在氧化层的上方，其结构与标准mos结构类似。79.综上所述本发明提出了一种基于mos2-si异质集成的叠层2t1c动态随机存取存储器件，器件利用禁带宽度更大的mos2作为dram写晶体管的沟道材料，减小了亚阈值电流主导的泄露电流，提高了数据的存储时间。同时两个晶体管垂直堆叠的叠层结构减小了存储单元的面积，提高了存储阵列的集成密度。在保留了非易失性读取的同时解决了传统dram存储时间短、集成密度低的问题。本发明制造的存储器件具有集成度高、存储时间长、功耗低等优点，本发明建立在成熟的soi-mosfet基础上，工艺简单成熟，可应用于高性能动态存储器领域。80.尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。81.参考文献：82.1.songkw,kimy,kimh,chunghw,kimk,parkhw,etal.a31nsrandom83.cyclevcat-based4f2dramwithenhancedcellefficiency.procsympvlscircuits2009:132-384.2.c.j.radens,s.kudelka,l.nesbit,r.malik,t.dyer,c.dubuc,t.joseph,m.seitz,l.clevenger,n.arnold,j.mandelman,r.divakaruni,d.casarotto,d.lea,v.c.jaiprakash,j.sim,j.faltermeier,k.low,j.strane,s.halle,q.ye,s.bukofsky,u.gruening,t.schloesser,andg.bronner,“anorthogonal6ftrenchsidewallverticaldevicecellfor4gb/16gbdram,”iniedmtech.dig.,2000,pp.349–352.85.3.l.chang,d.m.fried,j.hergenrother,j.w.sleight,r.h.dennard,r.k.montoye,l.sekaric,s.j.mcnab,a.w.topol,c.d.adams,k.w.guarini,andw.haensch,“stablesramcelldesignforthe32nmnodeandbeyond,”invlsisymp.tech.dig.,2005,pp.128–129.86.4.m.bawedin,s.cristoloveanu,a.hubert,k.-h.park,andf.martinez,“floatingbodysoimemory:thescalingtournament,”insemiconductoron-insulatormaterialsfornanoelectronicsapplications,a.nazarov,j.-p.colinge,f.balestra,j.-p.raskin,f.gamiz,andv.lysenko,eds.heidelberg,germany:springer-verlag,2011,pp.393–421.87.5.h.-j.cho,f.nemati,r.roy,r.gupta,k.yang,m.ershov,s.banna,m.tarabbia,c.sailing,d.hayes,a.mittal,ands.robins,“anovelcapacitor-lessdramcellusingthincapacitively-coupledthyristor(tcct),”iniedmtech.dig.,2005,pp.311–314.88.6.j.wan,c.leroyer,a.zaslavskyands.cristoloveanu,z2-fetfield-effecttransistorwithaverticalsubthresholdslopeandwithnoimpactionization,2013,美国专利：us8,581,310.89.7.j.wan,s.cristoloveanu,c.leroyeranda.zaslavsky,dynamicmemorycellprovidedwithafield-effecttransistorhavingzeroswing,2013,美国专利：20,130,100,729.90.8.j.wan,s.cristoloveanu,c.leroyeranda.zaslavsky,afeedbacksilicon-on-insulatorsteepswitchingdevicewithgate-controlledcarrierinjection.solid-stateelectronics,2012.76:p.109-111.9.h.fujiwara,y.sato,n.saito,t.ueda,andk.ikeda,"surroundinggatevertical-channelfetwithgatelengthof40nmusingbeolcompatiblehigh-thermal-tolerancein-al-znoxidechannel,"in2020ieeesymposiumonvlsitechnology,2020,pp.1-2。当前第1页12当前第1页12
技术特征：
1.一种基于mos
2-si异质集成的叠层2t1c-dram存储器件，其特征在于，为两层异质晶体管的垂直堆叠结构；两层源极金属与中间的介质天然形成mim电容结构，以提高dram的集成密度，并改善dram保留时间短的缺陷；通过将禁带宽度较大的mos
2-fet作为存储单元的写晶体管垂直堆叠在硅基读晶体管上，降低写晶体管的泄露电流，提高存储结点内的数据保留时间，减小存储单元的面积；具体包括：si衬底(1)，形成在si衬底(1)上的埋氧层(2)；形成在埋氧层(2)上的自左至右排布的源极(6)、沟道区(3)、漏极(7)；自下而上依次形成在沟道区(3)上的第一栅氧化层(4)、栅极(5)、第一栅极金属(9)；形成在第一栅氧化层(4)、栅极(5)、第一栅极金属(9)两侧的侧墙(8)；形成在源极(6)上、左侧侧墙(8)外的第一源极金属(10)，以及第一源极金属(10)上的mim介质层(16)；形成在源极(7)上、右侧侧墙(8)外的第一漏极金属(11)；形成在第一漏极金属(11)、右侧侧墙(8)、第一栅极金属(9)(右边部分)上的隔离层(12)；依次形成在隔离层(12)上的第二栅氧化层(14)、mos2有源区(15)；在第二栅氧化层(14)中包含有第二栅极金属(13)，且该第二栅极金属(13)在在隔离层(12)上；形成在mos2有源区(15)上的第二漏极金属(18)；形成在mim介质层(16)和第一栅极金属(9)左边部分上的第二源极金属(17)。2.根据权利要求1所述的叠层2t1c-dram存储器件，其特征在于：所述衬底(1)为无掺杂或弱掺杂；所述沟道区(3)为无掺杂或弱n型掺杂；所述源极(6)和漏极(7)为弱n型掺杂或强n型掺杂；所述沟道区(3)和/或所述衬底(1)的掺杂浓度弱于所述源极(6)和/或所述漏极(7)掺杂浓度；所述衬底(1)的掺杂浓度在0至10
19
cm-2
之间；所述沟道区(3)的掺杂浓度在0至10
19
cm-2
之间；所述源极(6)、漏区(7)的掺杂浓度在10
15
至10
21
cm-2
之间。3.根据权利要求1所述的叠层2t1c-dram存储器件，其特征在于：所述第一栅氧化层(4)为二氧化硅、氮化硅、三氧化二铝、氧化铪、氧化锆、氧化镧、氧化钽、氧化锶、氧化铱中的一种或者多种，其厚度范围为1-30nm；所述栅极(5)为多晶硅或金属，或多晶硅与金属的复合层，其厚度为10nm-500nm。4.根据权利要求1所述的叠层2t1c-dram存储器件，其特征在于：所述侧墙(8)的材料为氧化硅、氮化硅、三氧化二铝、氧化铪、氧化锆、氧化镧、氧化钽、氧化锶、氧化铱中的一种或多种；所述第一栅极金属(9)、第一源极金属(10)、第一漏极金属(11)、第二栅极金属(13)、第二源极金属(17)、第二漏极金属(18)为铝、镍、钛、金、金属硅化物中的一种或多种，其厚度为10nm-200nm。5.根据权利要求1所述的叠层2t1c-dram存储器件，其特征在于，所述隔离层(12)、第二栅氧化层(14)、mim介质层(16)为二氧化硅、氮化硅、三氧化二铝、氧化铪、氧化锆、氧化镧、
氧化钽、氧化锶、氧化铱中的一种或者多种；其厚度为10-1000nm。6.如权利要求1-5之一所述的叠层2t1c-dram存储器件的制备方法，其特征在于，具体步骤为：s1.起始设置的soi裸片；s2.淀积第一栅氧化层(4)以及在其之上淀积栅极材料；s3.光刻并刻蚀以形成栅极图形；s4.以栅极(5)为掩模板，通过离子注入形成源极(6)和漏极(7)；s5.淀积栅极(5)的侧墙介质并进行刻蚀形成栅极(5)两侧的侧墙(8)；s6.淀积金属并退火，以形成第一栅极金属(9)、第一源极金属(10)和第一漏极金属(11)；s7.沉积氧化物隔离层(12)；s8.淀积金属接触并退火，以形成第二栅极金属(13)；s9.沉积第二栅氧化层(14)；s10.合成mos2并光刻形成mos2有源区(15)；s11.光刻并刻蚀形成mim介质层(16)；s12.沉积金属,光刻并退火，以形成第二源极金属(17)和第二漏极金属(18)。7.根据权利要求5所述的制备方法，其特征在于：所述步骤s2、s7、s9中，进一步包含：所述氧化层的淀积方式为热氧化、化学气相淀积、原子层淀积方法中的一种或多种；所述步骤s3中，进一步包含：光刻并打开栅极图形的窗口，再利用光刻胶为掩膜进行刻蚀以形成栅极图形，步骤s3中的刻蚀选用干法刻蚀或者湿法刻蚀，所述干法刻蚀使用氟基或者卤族元素气体，所述湿法刻蚀为湿法腐蚀。8.根据权利要求5所述的制备方法，其特征在于：所述步骤s4中，进一步包含：离子注入时使用砷或磷，剂量为10
12
cm-2
至10
16
cm-2
之间，能量为1kev至50kev之间；所述步骤s5中，进一步包含：淀积方式采用化学气相淀积、原子层淀积中的一种或多种，刻蚀方式采用具有垂直方向性的反应离子刻蚀、氟基气体的干法刻蚀中的一种或多种；所述步骤s6、s8、s12中，进一步包含：光刻并打开沉积窗口，以光刻胶为掩模进行金属沉积，随后剥离并退火以形成金属接触，退火温度为300度至1000度之间，所述金属沉积方法为电子束蒸发镀膜、磁控溅射中的一种或多种。9.根据权利要求5所述的制备方法，其特征在于：所述步骤s10中，进一步包含：mos2的合成生长采用机械剥离、化学剥离、化学气相沉积中的一种或多种，所述机械剥离采用透明胶带法、晶片阳极键合法中的一种或多种；所述化学剥离采用离子插层、溶剂型剥离中的一种或多种；所述步骤s11中，进一步包含：光刻并打开窗口，以光刻胶为掩模进行刻蚀氧化层，刻蚀方式采用具有垂直方向性的反应离子刻蚀、氟基气体的干法刻蚀中的一种或多种；所述步骤s12中，进一步包含：进行各向同性金属沉积，随后光刻以形成源极金属2和漏极金属2，退火温度为300度至1000度之间，所述金属沉积方法为电子束蒸发镀膜、磁控溅射中的一种或多种，刻蚀方式采用具有垂直方向性的反应离子刻蚀、氟基气体的干法刻蚀中
的一种或多种。10.一种集成电路芯片，其特征在于，该芯片上至少有一个半导体器件为权利要求1-5之一所述的2t1c-dram。

技术总结
本发明属于半导体器件技术领域，具体为基于MoS


技术研发人员：万景 谢辉 肖凯 周鹏 包文中
受保护的技术使用者：复旦大学
技术研发日：2023.05.18
技术公布日：2023/9/12