用于上行链路控制信息传输的方法、装置和系统与流程

1.本公开总体上涉及无线通信，并且更具体地，涉及用于无线通信中的上行链路控制信息传输的方法、装置和系统。


背景技术：

2.对第四代移动通信技术(4g，the 4th generation mobile communication technology)、长期演进(lte，long-term evolution)、高级长期演进(lte-advanced/lte-a，long-term evolution advanced)和第五代移动通信技术(5g，the 5th generation mobile communication technology)的需求越来越大。4g和5g系统倾向于支持增强的移动宽带、超高可靠性、超低延迟传输和大规模连接。
3.作为实现5g新空口(new radio，nr)系统的基本构建组件，物理上行链路控制信道(physical uplink control channel，pucch)和/或物理上行链路共享信道(physical uplink shared channel，pusch)用于传递上行链路控制信息(uplink control information，uci)。在覆盖增强场景中，传输信号(例如pucch和/或pusch)的低峰均功率比(peak-to-average power ratio，papr)特性非常重要，因为它能够实现功率提升，其中更高的发射功率意味着更大的覆盖范围。尽管π/2二进制相移键控(π/2-binary phase shift keying，π/2-bpsk)调制可以被用于pucch/pusch传输，但是缺少考虑覆盖增强的进一步降低pucch/pusch传输的papr的现有解决方案。


技术实现要素：

4.本文公开的示例性实施例旨在解决与现有技术中存在的一个或多个问题有关的问题，以及提供附加特征，当结合附图参考以下详细描述时，这些附加特征将变得显而易见。根据各种实施例，本文公开了示例性系统、方法、设备和计算机程序产品。然而，应当理解，这些实施例是通过示例而非限制的方式呈现的，并且对于阅读本公开的本领域普通技术人员来说显而易见的是，可以对所公开的实施例进行各种修改，同时保持在本公开的范围内。
5.在一个实施例中，公开了一种由无线通信设备执行的方法。该方法包括：基于上行链路控制信息(uci)来确定一个数值；基于所述数值从序列池中选择序列，其中，序列池包括多个已处理序列，每个已处理序列是基于调制和后调制处理生成的；以及将序列上携带的uci传送到无线通信节点。
6.在另一个实施例中，公开了一种由无线通信节点执行的方法。该方法包括从无线通信设备接收序列上携带的上行链路控制信息(uci)。该序列是基于与uci相对应的数值从序列池中选择的。序列池包括多个已处理序列，每个已处理序列是基于调制和后调制处理生成的。
7.在不同的实施例中，公开了一种无线通信节点，其被配置为执行一些实施例中公开的方法。在又一个实施例中，公开了一种无线通信设备，其被配置为执行一些实施例中公
request，sr)，其用于请求用于上行链路数据传输的资源；和/或用于链路自适应和下行链路数据调度的信道状态信息(channel state information，csi)报告。csi报告可以包括信道质量指示符(channel quality indicator，cqi)、预编码矩阵指示符(pre-coding matrix indicator，pmi)、秩指示符(rank indicator，ri)、层指示符(layer indicator，li)和/或波束相关信息。
21.pucch可以在系统带宽边缘处的一个或多个物理资源块(physical resource blocks，prb)中被传送，遵循子帧内时隙级跳频的镜像图样，以最大化频率分集。在nr系统中，可以考虑更灵活的pucch结构来针对不同的应用和用例，特别是用于支持低延迟应用，诸如超可靠低延迟通信(ultra-reliable low-latency communication，urllc)。当ue不在pusch上进行传送时，ue可以使用以下格式之一在pucch中传送uci。pucch格式0表示：传输是在1个符号或2个符号上，和/或具有正或负sr的harq-ack信息比特(harq-ack/sr比特)的数量为1或2。pucch格式1表示：传输是在4个或更多个符号上，和/或harq-ack/sr比特的数量是1或2。pucch格式2表示：传输是在1个符号或2个符号上，和/或uci比特的数量超过2。pucch格式3表示：传输是在4个或更多个符号上，uci比特的数量超过2，和/或pucch资源不包括正交覆盖码。pucch格式4表示：传输是在4个或更多个符号上，uci比特的数量超过2，和/或pucch资源包括正交覆盖码。
22.在一些实施例中，对于支持2比特以上的pucch格式，根据uci的有效载荷大小应用两种编码方案，例如，当输入有效载荷大小在3到11比特之间时，应用基于reed-muller码的块码，并且当大于11比特时，使用polar码。由于对于小到中等有效载荷，块码在低码率下不是最佳编码方案，因此本教导在这些情况下，特别是在覆盖增强场景中，有利地提供了增强的性能。
23.本教导中公开的方法可以在无线通信网络中实施，其中bs和ue可以经由通信链路相互通信，例如，经由从bs到ue的下行链路无线帧或经由从ue到bs的上行链路无线帧。在各种实施例中，本公开中的bs可以被称为网络侧，并且可以包括或被实施为下一代节点b(generation node b，gnb或gnodeb)、e-utran节点b(e-utran node b，enb或enodeb)、发射/接收点(transmission/reception point，trp)、接入点(access point，ap)、ap mld、用于卫星/热气球/无人机(unmanned aerial vehicle，uav)通信的非地面接收点，车辆对车辆(vehicle-to-vehicle，v2v)无线网络的车辆中的无线电收发器等；而本公开中的ue可以被称为终端，并且可以包括或被实施为移动站(mobile station，ms)、站(station，sta)、非-ap mld、用于卫星/热气球/无人机(uav)通信的地面设备、车对车(v2v)无线网络的车辆中的无线电收发器等。
24.在本教导的各种实施例中，通信的两端(例如bs和ue)可以在本文中分别被描述为“无线通信节点”和“无线通信设备”的非限制性示例，根据本公开的各种实施例，其可以实践本文公开的方法，并且能够进行无线和/或有线通信。
25.图1示出了根据本公开的实施例的示例性通信网络100，其中可以实施本文公开的技术。如图1所示，示例性通信网络100包括基站(bs)101和多个ue，例如ue 110、ue 120
…
ue 130，其中bs 101可以根据无线协议与ue通信。bs 101可以在下行链路信道111、121、131上分别向ue 110、ue 120、ue 130传送信息。bs 101可以分别从ue 110、ue 120、ue 130接收上行链路信道112、122、132上的信息。
26.图2示出了根据本公开的一些实施例的基站(bs)200的框图。bs 200是可以被配置为实施本文描述的各种方法的节点或设备的示例。如图2所示，bs 200包括外壳240，其包含系统时钟202、处理器204、存储器206、包括发射器212和接收器214的收发器210、功率模块208、序列分析器220、上行链路控制信息确定器222、序列池维护器224和序列处理器226。
27.在本实施例中，系统时钟202向处理器204提供定时信号，用于控制bs 200的所有操作的定时。处理器204控制bs 200的一般操作，并且可以包括一个或多个处理电路或模块，诸如中央处理单元(central processing unit，cpu)和/或通用微处理器、微控制器、数值信号处理器(digital signal processors，dsp)、现场可编程门阵列(field programmable gate array，fpga)、可编程逻辑器件(programmable logic devices，pld)、控制器、状态机、门控逻辑、分立硬件组件、专用硬件有限状态机的任何组合，或者可以执行数据的计算或其他操作的任何其他合适的电路、设备和/或结构。
28.存储器206可以包括只读存储器(read-only memory，rom)和随机存取存储器(random access memory，ram)，可以向处理器204提供指令和数据。存储器206的一部分还可以包括非易失性随机存取存储器(non-volatile random access memory，nvram)。处理器204通常基于存储在存储器206内的程序指令来执行逻辑和算术运算。存储在存储器206中的指令(又称为软件)可以由处理器204执行以执行本文描述的方法。处理器204和存储器206一起形成存储并执行软件的处理系统。如本文所用，“软件”是指任何类型的指令，无论是被称为软件、固件、中间件、微码等，其可以配置机器或设备以执行一个或多个期望的功能或过程。指令可以包括代码(例如，源代码格式、二进制代码格式、可执行代码格式或任何其他合适的代码格式)。当由一个或多个处理器执行时，该指令致使处理系统执行本文描述的各种功能。
29.包括发射器212和接收器214的收发器210允许bs 200向远程设备(例如，ue或另一bs)传送数据和从远程设备接收数据。天线250通常被附接到外壳240并且电耦合到收发器210。在各种实施例中，bs 200包括(未示出)多个发射器、多个接收器和多个收发器。在一个实施例中，天线250由多天线阵列250代替，多天线阵列250可以形成多个波束，每个波束指向不同的方向。发射器212可以被配置为无线地传送具有不同分组类型或功能的分组，这样的分组由处理器204生成。类似地，接收器214被配置为接收具有不同分组类型或功能的分组，并且处理器204被配置为处理多个不同分组类型的分组。例如，处理器204可以被配置为确定分组的类型并且相应地处理分组和/或分组的字段。
30.在无线通信中，bs 200中的序列分析器220可以经由接收器214从ue接收序列上携带的上行链路控制信息(uci)。该序列由ue基于对应于uci的数值从序列池中选择。序列池包括多个已处理序列，每个已处理序列是基于调制和后调制处理生成的。在一些实施例中，该数值是从uci的信息比特转换的十进制值。在一些实施例中，多个已处理序列中的每一个具有长度n，其为大于1的整数。在所选序列的n个元素和物理上行链路控制信道(pucch)资源中的n个资源元素之间存在映射。基于该映射在pucch上接收uci。序列分析器220可以分析该序列以从序列池中识别该序列。序列分析器220可以将所识别的序列转发到上行链路控制信息确定器222。在该示例中，上行链路控制信息确定器222可以基于被识别的序列来确定uci。
31.该示例中的序列池维护器224可以维护包括多个已处理序列的序列池。在一些实
施例中，多个已处理序列通过以下方式生成：生成多个二进制序列，每个二进制序列的长度为n/2；基于π/2二进制相移键控(π/2-bpsk)调制多个二进制序列中的每一个以生成复值序列；以及处理复数值序列中的每一个以生成多个已处理序列中的对应一个。基于复值序列接收的信号具有比基于对应的已处理序列接收到的信号更高的峰均功率比(papr)。也就是说，当序列携带上行链路信号时，后调制处理降低了序列的papr。
32.在一些实施例中，多个二进制序列中的每一个基于两个伪随机序列生成；并且通过两个伪随机序列之一的初始化来携带uci的信息比特。在一些实施例中，多个二进制序列中的每一个基于哈希hash函数生成。
33.在一些实施例中，多个二进制序列中的每个二进制序列c(n)基于以下公式生成：
34.c(n)＝s(n+1),n＝0,1
…
n/2
–
1；
35.s(k)＝y(k)mod 2,k＝0；1
…
n/2；
36.y(k)＝ay(k-1)mod d；以及
37.y(0)＝u+x，
38.其中，u是uci的信息比特的十进制值；a、d和x是整数，并且mod是模运算。
39.该示例中的序列处理器226可以基于几个步骤对每个复值序列执行后调制处理。在一些实施例中，序列处理器226可以是序列池维护器224的一部分。在其他实施例中，序列处理器226可以在序列池维护器224之外。
40.在一些实施例中，后调制处理包括：在复值序列的每个元素之后插入“0”以形成第一序列；对第一序列进行右循环移位以获得第二序列；对第一序列进行左循环移位以获得第三序列；以及基于第一序列、第二序列和第三序列生成长度为n的已处理序列。例如，复值序列可以包括元素x(n),n＝0,1
…
n/2
–
1；第一序列是y(n)＝[x(0),0,x(1),0
…
x(n/2
–
1),0]；第二序列是y
+1
(n)＝[0,x(0),0,x(1)
…
0,x(n/2
–
1)]；第三序列是y-1
(n)＝[0,x(1)
…
0,x(n/2
–
1),0,x(0)]；并且已处理序列z(n)是基于n＝0,1
…n–
1生成的。
[0041]
在一些实施例中，后调制处理包括：在复值序列的每个元素之前插入“0”以形成第四序列；对第四序列进行右循环移位以获得第五序列；对第四序列进行左循环移位以获得第六序列；以及基于第四序列、第五序列和第六序列生成长度为n的已处理序列。例如，复值序列包括元素x(n),n＝0,1
…
n/2
–
1；第四序列是y(n)＝[0,x(0),0,x(1)
…
0,x(n/2
–
1)]；第五序列是y
+1
(n)＝[x(n/2
–
1),0,x(0),0,x(1)
…
0]；第六序列是y-1
(n)＝[x(0),0,x(1),0
…
x(n/2
–
1),0]；并且已处理序列z(n)是基于n＝0,1
…n–
1生成的。
[0042]
在一些实施例中，序列池由序列池维护器224生成，并且与向bs 200执行uci传输的ue共享。在一些实施例中，序列池由ue生成，并与bs 200共享，其中序列池维护器224维护序列池。
[0043]
功率模块208可以包括电源，诸如一个或多个电池，以及功率调节器，以向图2中的每个上述模块提供调节后的功率。在一些实施例中，如果bs 200被耦合到专用外部电源(例如，墙壁电源插座)，则功率模块208可以包括变压器和功率调节器。
[0044]
上述各种模块通过总线系统230被耦合在一起。总线系统230可以包括数据总线和例如除了数据总线之外的电源总线、控制信号总线和/或状态信号总线。应当理解，bs 200的模块可以使用任何合适的技术和介质可操作地彼此耦合。
[0045]
尽管图2中示出了许多单独的模块或组件，但本领域普通技术人员将理解，一个或多个模块可以被组合或共同实施。例如，处理器204不仅可以实施上面关于处理器204描述的功能，还可以实施上面关于序列分析器220描述的功能。相反，图2中所示的每个模块可以使用多个单独的组件或元件来实施。
[0046]
图3示出了根据本公开的一些实施例的由bs(例如图2中的bs 200)执行的方法300的流程图。在操作310，bs从ue接收序列上携带的上行链路控制信息(uci)。在操作320处，bs从序列池中识别该序列。在操作330处，bs基于所识别的序列来确定uci。图3中所示的操作的顺序可以根据本公开的不同实施例而改变。
[0047]
图4示出了根据本公开的一些实施例的ue 400的框图。ue 400是可以被配置为实施本文描述的各种方法的设备的示例。如图4所示，ue 400包括外壳440，其包含系统时钟402、处理器404、存储器406、包括发射器412和接收器414的收发器410、功率模块408、上行链路控制信息生成器420、资源映射确定器422、序列池生成器424和序列处理器426。
[0048]
在该实施例中，系统时钟402、处理器404、存储器406、收发器410和功率模块408的工作方式类似于bs 200中的系统时钟202、处理器204、存储器206、收发器210和功率模块208。天线450或多天线阵列450通常被附接到外壳440并电耦合到收发器410。
[0049]
在该示例中，上行链路控制信息生成器420可以生成要在pucch上传送到bs的上行链路控制信息(uci)。上行链路控制信息生成器420可以将uci转发到资源映射确定器422用于资源映射确定。
[0050]
在一些实施例中，资源映射确定器422可以基于uci来确定一个数值；并且基于该数值从序列池中选择序列。序列池包括多个已处理序列，每个已处理序列是基于调制和后调制处理生成的。资源映射确定器422可以经由发射器412向bs传送序列上携带的uci。
[0051]
在一些实施例中，资源映射确定器422将uci的信息比特转换为十进制值。序列是基于十进制值选择的。在一些实施例中，多个已处理序列中的每一个具有长度n，n为大于1的整数。资源映射确定器422可以将所选序列的n个元素分别映射到物理上行链路控制信道(pucch)资源中的n个资源元素。基于该映射在pucch上传送uci。
[0052]
本示例中的序列池生成器424可以生成包括多个已处理序列的序列池。在一些实施例中，多个已处理序列通过以下方式生成：生成多个二进制序列，每个二进制序列的长度为n/2；基于π/2二进制相移键控(bpsk)调制多个二进制序列中的每一个以生成复值序列；以及处理复值序列中的每一个以生成多个已处理序列中的对应一个。基于复值序列传送的信号比基于对应的已处理序列传送的信号具有更高的峰均功率比(papr)。也就是说，当序列携带上行链路信号时，后调制处理降低了序列的papr。
[0053]
在一些实施例中，多个二进制序列中的每一个基于两个伪随机序列生成；并且通过两个伪随机序列之一的初始化来携带uci的信息比特。在一些实施例中，多个二进制序列中的每一个是基于哈希函数生成的。
[0054]
在一些实施例中，多个二进制序列中的每个二进制序列c(n)基于以下公式生成：
[0055]
c(n)＝s(n+1),n＝0,1
…
n/2
–
1；
[0056]
s(k)＝y(k)mod 2,k＝0,1
…
n/2；
[0057]
y(k)＝ay(k-1)mod d；以及
[0058]
y(0)＝u+x，
[0059]
其中，u是uci的信息比特的十进制值；a、d和x是整数，并且mod是模运算。
[0060]
该示例中的序列处理器426可以基于几个步骤对每个复值序列执行后调制处理。在一些实施例中，序列处理器426可以是序列池生成器424的一部分。在其他实施例中，序列处理器426可以在序列池生成器424之外。
[0061]
在一些实施例中，后调制处理包括：在复值序列的每个元素之后插入“0”以形成第一序列；对第一序列进行右循环移位以获得第二序列；对第一序列进行左循环移位以获得第三序列；以及基于第一序列、第二序列和第三序列生成长度为n的已处理序列。例如，复值序列可以包括元素x(n),n＝0,1
…
n/2
–
1；第一序列是y(n)＝[x(0),0,x(1),0
…
x(n/2
–
1),0]；第二序列是y
+1
(n)＝[0,x(0),0,x(1)
…
0,x(n/2
–
1)]；第三序列是y-1
(n)＝[0,x(1)
…
0,x(n/2
–
1),0,x(0)]；并且已处理序列z(n)是基于n＝0,1
…n–
1生成的。
[0062]
在一些实施例中，后调制处理包括：在复值序列的每个元素之前插入“0”以形成第四序列；对第四序列进行右循环移位以获得第五序列；对第四序列进行左循环移位以获得第六序列；以及基于第四序列、第五序列和第六序列生成长度为n的已处理序列。例如，复值序列包括元素x(n),n＝0,1
…
n/2
–
1；第四序列是y(n)＝[0,x(0),0,x(1)
…
0,x(n/2
–
1)]；第五序列是y
+1
(n)＝[x(n/2
–
1),0,x(0),0,x(1)
…
0]；第六序列是y-1
(n)＝[x(0),0,x(1),0
…
x(n/2
–
1),0]；并且已处理序列z(n)是基于n＝0,1
…n–
1生成的。
[0063]
在一些实施例中，序列池由序列池生成器424生成并与关联于ue 400的bs共享。在一些实施例中，序列池由bs生成，并与ue 400共享。
[0064]
上面讨论的各种模块通过总线系统430被耦合在一起。总线系统430可以包括数据总线和例如除了数据总线之外的电源总线、控制信号总线和/或状态信号总线。应当理解，ue 400的模块可以使用任何合适的技术和介质可操作地彼此耦合。
[0065]
尽管图4中示出了多个单独的模块或组件，但是本领域的普通技术人员将理解，一个或多个模块可以被组合或共同实施。例如，处理器404不仅可以实施上面关于处理器404描述的功能，还可以实施上面关于上行链路控制信息生成器420描述的功能。相反，图4中所示的每个模块可以使用多个单独的组件或元件来实施。
[0066]
图5示出了根据本公开的一些实施例的由ue(例如图4中的ue 400)执行的方法500的流程图。在操作510处，ue基于上行链路控制信息(uci)来确定一个数值。在操作520处，ue基于该数值从序列池中选择序列。在操作530处，ue向bs传送序列上携带的uci。图5中所示的操作的顺序可以根据本公开的不同实施例而改变。
[0067]
下文将详细描述本公开的不同实施例。应当注意，本公开中的实施例和示例的特征可以在没有冲突的情况下以任何方式相互组合。
[0068]
在一些实施例中，pucch格式可以被配置为在频域中占据包括12个子载波的1个资
源块(resource block，rb)，并且在时域中占据14个符号。图6示出了根据本公开的一些实施例的用于pucch传输的示例性资源块600。如图6中的示例所示，在该实施例中，用于pucch传输的总共可用资源元素(resource elements，re)为n＝12*14＝168。
[0069]
图7示出了根据本公开的一些实施例的用于映射用于uci传输的资源的方法700的流程图。在ue确定了uci的信息比特流之后，ue可以基于方法700生成要在pucch上针对uci传送的信号。在操作710处，ue将uci的信息比特转换为十进制值d。在操作720处，ue基于十进制值d从序列池中选择第d个序列。序列池中的每个序列具有长度n。在操作730处，ue将所选择的第d个序列的n个元素分别映射到pucch资源的n个资源元素，例如图6所示的资源块600的n个资源元素。图7中所示的操作的顺序可以根据本公开的不同实施例而改变。
[0070]
图8示出了根据本公开的一些实施例的用于生成用于uci传输的序列池(例如，图3、图5和图7所示的方法中使用的序列池)的方法800的流程图。在操作810处，生成多个二进制序列，其中多个二进制序列中的每一个具有长度n/2。在操作820处，基于π/2-bpsk调制来调制多个二进制序列中的每一个，以生成复值序列。这样，生成多个复值序列，其中多个复值序列中的每一个具有长度n/2。在操作830处，对每个复值序列进行处理以生成长度为n的已处理序列，以降低峰均功率比(papr)。图8中所示的操作的顺序可以根据本公开的不同实施例而改变。
[0071]
在各种实施例中，可以基于包括但不限于以下方法来生成二进制序列：伪随机方法和基于哈希函数的方法。二进制序列和序列池可以由bs或与该bs相关联的ue生成。然后，生成的序列池可以由bs和ue共享。
[0072]
按照伪随机方法，伪随机序列可以由长度为31的黄金序列定义。输出序列c(n)的长度为m
pn
，其中n＝0,1
…mpn
–
1，并且可以基于以下公式确定：
[0073]
c(n)＝(x1(n+nc)+x2(n+nc))mod 2；
[0074]
x1(n+31)＝(x1(n+3)+x1(n))mod 2；
[0075]
x2(n+31)＝(x2(n+3)+x2(n+2)+x2(n+1)+x2(n))mod 2，
[0076]
其中nc是整数，并且mod是模运算。在一些实施例中，nc＝1600。在一些实施例中，序列x1(n)和x2(n)中的每一个可以是最大长度序列(m序列)，其可以从线性反馈移位寄存器生成。
[0077]
第一m序列x1(n)可以被初始化为：x1(0)＝1,x1(n)＝0,n＝1,2
…
30。第二m序列的初始化表示为：
[0078][0079]
其中x2(n)的值取决于序列的应用。在一些实施例中，通过第二m序列的初始化来携带uci比特。例如，可以基于从uci的信息比特转换的十进制值d来确定初始值c
init
。在这种情况下，长度m
pn
＝n/2。在一些实施例中，如图6所示n＝168。
[0080]
按照哈希函数的方法，对于uci的给定信息比特流，可以基于以下公式来确定二进制序列c(n)：
[0081]
c(n)＝s(n+1),n＝0,1
…
n/2
–
1；
[0082]
s(k)＝y(k)mod 2,k＝0,1
…
n/2；
[0083]
y(k)＝ay(k-1)mod d；以及
[0084]
y(0)＝(u
info
)
dec
+x，
[0085]
其中(u
info
)
dec
是信息比特流的十进制值；a、d和x是整数，并且mod是模运算。在一个实施例中，a＝39827，d＝65537并且x＝1。
[0086]
π/2-bpsk调制输出的复值序列x(n)可以被表示为：
[0087][0088]
在一些实施例中，后调制处理可以包括以下操作：
[0089]
在公式(1)中的复值序列x(n)的每个元素后面插入“0”，以形成第一序列：y(n)＝[x(0),0,x(1),0
…
x(n/2
–
1),0]；
[0090]
对第一序列y(n)进行右循环移位，以获得第二序列：y
+1
(n)＝[0,x(0),0,x(1)
…
0,x(n/2
–
1)]；
[0091]
对第一序列y(n)进行左循环移位，以获得第三序列：y-1
(n)＝[0,x(1)
…
0,x(n/2
–
1),0,x(0)]；以及
[0092]
基于以下公式生成长度为n的输出序列：
[0093][0094]
在后调制处理之后，序列z(n)中每两个相邻的复值元素的相位差不超过π/4。与其两个相邻复值元素可具有大至π/2的相位差的复值序列x(n)相比，序列z(n)在携带uci时具有较小的papr。这样，序列池中的每个序列可以由如上所述的长度为n的序列z(n)来表示。序列池中的序列数量可以与uci中的比特数量相关。例如，为了传送具有5比特的uci，序列池可以包括32(＝2^5)个不同的序列z(n)以表示uci的32个不同状态。
[0095]
在其他实施例中，后调制处理可以包括以下操作：
[0096]
在复值序列x(n)的每个元素之前插入“0”，以形成第四序列：y(n)＝[0,x(0),0,x(1)
…
0,x(n/2
–
1)]；
[0097]
对第四序列y(n)进行右循环移位，以获得第五序列：y
+1
(n)＝[x(n/2
–
1),0,x(0),0,x(1)
…
0]；
[0098]
对第四序列y(n)进行左循环移位，以获得第六序列：y-1
(n)＝[x(0),0,x(1),0
…
x(n/2
–
1),0]；以及
[0099]
基于以下公式生成长度为n的输出序列：
[0100][0101]
在后调制处理之后，序列z(n)中每两个相邻的复值元素的相位差不超过π/4。与其两个相邻复值元素可能具有大至π/2的相位差的复值序列x(n)相比，序列z(n)在携带uci时具有较小的papr。这样，序列池中的每个序列可以由如上所述的长度为n的序列z(n)来表示。序列池中的序列数量可以与uci中的比特数量相关。例如，为了传送具有5比特的uci，序列池可以包括32(＝2^5)个不同的序列z(n)以表示uci的32个不同状态。
[0102]
在一些实施例中，可以基于例如循环卷积和/或滤波操作来执行其他后调制处理，以降低papr。例如，滤波器可以应用于序列y(n)，序列y(n)是通过在公式(1)中的复值序列x
(n)的每个元素之前或之后插入“0”而获得的序列。滤波操作可以被表示为其中是循环卷积运算，并且滤波系数可以被表示为h(n),n＝0,1
…n–
1。在一个实施例中，滤波系数被表示为：
[0103][0104]
尽管上面已经描述了本公开的各种实施例，但应该理解的是，它们仅以示例的方式呈现，而不是以限制的方式呈现。同样，各种图可以描绘示例架构或配置，其被提供是为了使本领域普通技术人员能够理解本公开的示例性特征和功能。然而，这些人将理解，本公开不限于所示的示例架构或配置，而是可以使用各种替代架构和配置来实施。此外，如本领域普通技术人员所理解的，一个实施例的一个或多个特征可以与本文描述的另一个实施例的一个或多个特征相结合。因此，本公开的广度和范围不应受到任何上述示例性实施例的限制。
[0105]
还应理解，本文中使用“第一”、“第二”等名称对元件的任何引用通常不会限制那些元件的数量或顺序。相反，这些名称在本文中可以被用作区分两个或更多个元件或元件实例的方便手段。因此，对第一和第二元件的引用并不意味着只能使用两个元件，或者第一元件必须以某种方式在第二元件之前。
[0106]
此外，本领域普通技术人员将理解，可以使用各种不同技术和工艺中的任何一种来表示信息和信号。例如，例如可以在上面的描述中引用的数据、指令、命令、信息、信号、比特和符号可以由电压、电流、电磁波、磁场或粒子、光场或粒子或其任何组合来表示。
[0107]
本领域普通技术人员将进一步理解，结合本文公开的方面描述的各种说明性逻辑块、模块、处理器、装置、电路、方法和功能中的任何一个可以通过电子硬件(例如，数字实施、模拟实施或两者的组合)、固件、包含指令的各种形式的程序或设计代码(为了方便，可以在本文中被称为“软件”或“软件模块”)或这些技术的任何组合来实施。
[0108]
为了清楚地说明硬件、固件和软件的这种可互换性，上文已就其功能对各种说明性组件、块、模块、电路和步骤进行了一般性描述。这种功能是被实施为硬件、固件还是软件，或者这些技术的组合，取决于特定的应用和施加在整个系统上的设计约束。本领域技术人员可以针对每个特定应用以各种方式实施所描述的功能，但这种实施决策不导致脱离本公开的范围。根据各种实施例，处理器、设备、组件、电路、结构、机器、模块等可以被配置为执行本文描述的一个或多个功能。本文使用的关于指定操作或功能的术语“被配置为”或“被配置用于”是指处理器、设备、组件、电路、结构、机器、模块等，其被物理地构造、编程和/或布置以执行指定操作或功能。
[0109]
此外，本领域普通技术人员将理解，本文描述的各种说明性逻辑块、模块、设备、组件和电路可以在集成电路(integrated circuit，ic)内实施或由集成电路(ic)执行，该集成电路(ic)可以包括通用处理器、数字信号处理器(dsp)、专用集成电路(asic)，现场可编程门阵列(fpga)或其它可编程逻辑器件或其任何组合。逻辑块、模块和电路还可以包括天线和/或收发器，以与网络内或设备内的各种组件进行通信。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何传统的处理器、控制器或状态机。处理器也可以被实施为计算设备的组合，例如，dsp和微处理器的组合、多个微处理器、一个或多个微处理器与
dsp内核结合、或者任何其他合适的配置以执行本文描述的功能。
[0110]
如果在软件中实施，功能可以作为一个或多个指令或代码被存储在计算机可读介质上。因此，本文公开的方法或算法的步骤可以被实施为存储在计算机可读介质上的软件。计算机可读介质包括计算机存储介质和通信介质，其包括能够将计算机程序或代码从一个地方传送到另一个地方的任何介质。存储介质可以是计算机可以访问的任何可用介质。作为示例而非限制，这种计算机可读介质可以包括ram、rom、eeprom、cd-rom或其他光盘存储器、磁盘存储器或其他磁存储设备，或者可以用于以指令或数据结构的形式存储期望的程序代码并且可以由计算机访问的任何其他介质。
[0111]
在本文件中，本文使用的术语“模块”是指用于执行本文所述相关功能的软件、固件、硬件以及这些元件的任何组合。此外，为了讨论的目的，各种模块被描述为分立模块；然而，如本领域普通技术人员将显而易见的，两个或更多个模块可以被组合以形成执行根据本公开的实施例的相关联的功能的单个模块。
[0112]
此外，在本公开的实施例中，可以采用存储器或其他存储器以及通信组件。应当理解，为了清楚起见，以上描述已经参考不同的功能单元和处理器描述了本公开的实施例。然而，显而易见的是，在不偏离本公开的情况下，可以使用不同功能单元、处理逻辑元件或域之间的任何合适的功能分布。例如，示出为由单独的处理逻辑元件或控制器执行的功能可以由相同的处理逻辑单元或控制器执行。因此，对特定功能单元的引用仅是对用于提供所描述的功能的合适手段的引用，而不是对严格的逻辑或物理结构或组织的指示。
[0113]
对本公开中描述的实施方式的各种修改对本领域技术人员来说将是显而易见的，并且在不脱离本公开范围的情况下，本文定义的一般原理可以应用于其他实施方式。因此，本公开不旨在局限于本文所示的实施方式，而是应符合本文所公开的新颖特征和原理一致的最宽范围，如以下权利要求中所述。

技术特征：
1.一种由无线通信设备执行的方法，所述方法包括：基于上行链路控制信息(uci)来确定一个数值；基于所述数值从序列池中选择序列，其中，所述序列池包括多个已处理序列，每个已处理序列是基于调制和后调制处理生成的；以及将所述序列上携带的uci传送到无线通信节点。2.根据权利要求1所述的方法，其中，确定所述数值包括：将所述uci的信息比特转换为十进制值，其中，所述序列是基于所述十进制值来选择的。3.根据权利要求1所述的方法，其中：所述多个已处理序列中的每一个具有长度n，n是大于1的整数；所述方法还包括将所选序列的n个元素分别映射到物理上行链路控制信道(pucch)资源中的n个资源元素；以及基于所述映射在pucch上传送所述uci。4.根据权利要求3所述的方法，其中，所述多个已处理序列通过以下方式生成：生成多个二进制序列，每个二进制序列的长度为n/2；基于π/2二进制相移键控(bpsk)调制所述多个二进制序列中的每一个以生成复值序列；以及处理所述复值序列中的每一个以生成所述多个已处理序列中的对应一个，其中，基于所述复值序列传送的信号比基于对应的已处理序列传送的信号具有更高的峰均功率比(papr)。5.根据权利要求4所述的方法，其中：所述多个二进制序列中的每一个是基于两个伪随机序列生成的；以及所述uci的信息比特通过所述两个伪随机序列之一的初始化来携带。6.根据权利要求4所述的方法，其中：所述多个二进制序列中的每一个是基于哈希函数生成的。7.根据权利要求4所述的方法，其中，所述多个二进制序列中的每个二进制序列c(n)是基于以下公式生成的：c(n)＝s(n+1),n＝0,1
…
n/2
–
1；s(k)＝y(k)mod 2,k＝0,1
…
n/2；y(k)＝ay(k-1)mod d；以及y(0)＝u+x，其中u是所述uci的信息比特的十进制值，a、d和x是整数，并且mod是模运算。8.根据权利要求4所述的方法，其中，所述复值序列中的每一个基于以下来处理：在所述复值序列的每个元素之后插入“0”以形成第一序列；对所述第一序列进行右循环移位以获得第二序列；对所述第一序列进行左循环移位以获得第三序列；以及基于所述第一序列、所述第二序列和所述第三序列生成长度为n的已处理序列。
9.根据权利要求8所述的方法，其中：所述复值序列包括元素x(n),n＝0,1
…
n/2
–
1；所述第一序列是y(n)＝[x(0),0,x(1),0
…
x(n/2
–
1),0]；所述第二序列是y
+1
(n)＝[0,x(0),0,x(1)
…
0,x(n/2
–
1)]；所述第三序列是y-1
(n)＝[0,x(1)
…
0,x(n/2
–
1),0,x(0)]；以及已处理序列z(n)是基于生成的。10.根据权利要求4所述的方法，其中，所述复值序列中的每一个基于以下来处理：在所述复值序列的每个元素之前插入“0”以形成第四序列；对所述第四序列进行右循环移位以获得第五序列；对所述第四序列进行左循环移位以获得第六序列；以及基于所述第四序列、所述第五序列和所述第六序列生成长度为n的已处理序列。11.根据权利要求10所述的方法，其中：所述复值序列包括元素x(n),n＝0,1
…
n/2
–
1；所述第四序列是y(n)＝[0,x(0),0,x(1)
…
0,x(n/2
–
1)]；所述第五序列是y
+1
(n)＝[x(n/2
–
1),0,x(0),0,x(1)
…
0]；所述第六序列是y-1
(n)＝[x(0),0,x(1),0
…
x(n/2
–
1),0]；以及所述已处理序列是基于生成的。12.根据权利要求4所述的方法，其中，所述复值序列中的每一个基于以下来处理：在所述复值序列的每个元素之后插入“0”以形成第一序列；以及基于使用所述第一序列和滤波系数序列的滤波操作来生成长度为n的已处理序列。13.根据权利要求12所述的方法，其中：所述滤波操作是使用所述第一序列和所述滤波系数序列的循环卷积运算；以及所述滤波系数序列为所述滤波系数序列为14.根据权利要求4所述的方法，其中，所述复值序列中的每一个基于以下来处理：在所述复值序列的每个元素之前插入“0”以形成第二序列；以及基于使用所述第二序列和滤波系数序列的滤波操作来生成长度为n的已处理序列。15.根据权利要求14所述的方法，其中：所述滤波操作是使用所述第二序列和所述滤波系数序列的循环卷积运算；以及所述滤波系数序列为所述滤波系数序列为16.一种由无线通信节点执行的方法，所述方法包括：
从无线通信设备接收序列上携带的上行链路控制信息(uci)，其中：所述序列是基于与uci相对应的数值从序列池中选择的，并且所述序列池包括多个已处理序列，每个已处理序列是基于调制和后调制处理生成的。17.根据权利要求16所述的方法，其中：所述数值是从所述uci的信息比特转换而来的十进制值。18.根据权利要求16所述的方法，其中：所述多个已处理序列中的每一个具有长度n，n是大于1的整数；在所选序列的n个元素与物理上行链路控制信道(pucch)资源中的n个资源元素之间存在映射；基于所述映射在pucch上接收所述uci。19.根据权利要求18所述的方法，其中，所述多个已处理序列通过以下方式生成：生成多个二进制序列，每个二进制序列的长度为n/2；基于π/2二进制相移键控(bpsk)调制所述多个二进制序列中的每一个以生成复值序列；以及处理所述复值序列中的每一个以生成所述多个已处理序列中的对应一个，其中，基于所述复值序列接收的信号比基于对应的已处理序列接收的信号具有更高的峰均功率比(papr)。20.根据权利要求19所述的方法，其中：所述多个二进制序列中的每一个是基于两个伪随机序列生成的；以及所述uci的信息比特通过所述两个伪随机序列之一的初始化来携带。21.根据权利要求19所述的方法，其中：所述多个二进制序列中的每一个是基于哈希函数生成的。22.根据权利要求19所述的方法，其中，所述多个二进制序列中的每个二进制序列c(n)是基于以下公式生成的：c(n)＝s(n+1),n＝0,1
…
n/2
–
1；s(k)＝y(k)mod 2,k＝0,1
…
n/2；y(k)＝ay(k-1)mod d；以及y(0)＝u+x，其中u是所述uci的信息比特的十进制值，a、d和x是整数，并且mod是模运算。23.根据权利要求19所述的方法，其中，所述复值序列中的每一个基于以下来处理：在所述复值序列的每个元素之后插入“0”以形成第一序列；对所述第一序列进行右循环移位以获得第二序列；对所述第一序列进行左循环移位以获得第三序列；以及基于所述第一序列、所述第二序列和所述第三序列生成长度为n的已处理序列。24.根据权利要求23所述的方法，其中：所述复值序列包括元素x(n),n＝0,1
…
n/2
–
1；所述第一序列是y(n)＝[x(0),0,x(1),0
…
x(n/2
–
1),0]；
所述第二序列是y
+1
(n)＝[0,x(0),0,x(1)
…
0,x(n/2
–
1)]；所述第三序列是y-1
(n)＝[0,x(1)
…
0,x(n/2
–
1),0,x(0)]；以及所述已处理序列是基于生成的。25.根据权利要求19所述的方法，其中，所述复值序列中的每一个基于以下来处理：在所述复值序列的每个元素之前插入“0”以形成第四序列；对所述第四序列进行右循环移位以获得第五序列；对所述第四序列进行左循环移位以获得第六序列；以及基于所述第四序列、所述第五序列和所述第六序列生成长度为n的已处理序列。26.根据权利要求25所述的方法，其中：所述复值序列包括元素x(n),n＝0,1
…
n/2
–
1；所述第四序列是y(n)＝[0,x(0),0,x(1)
…
0,x(n/2
–
1)]；所述第五序列是y
+1
(n)＝[x(n/2
–
1),0,x(0),0,x(1)
…
0]；所述第六序列是y-1
(n)＝[x(0),0,x(1),0
…
x(n/2
–
1),0]；以及所述已处理序列是基于生成的。27.根据权利要求19所述的方法，其中，所述复值序列中的每一个基于以下来处理：在所述复值序列的每个元素之后插入“0”以形成第一序列；以及基于使用所述第一序列和滤波系数序列的滤波操作来生成长度为n的已处理序列。28.根据权利要求27所述的方法，其中：所述滤波操作是使用所述第一序列和所述滤波系数序列的循环卷积运算；以及所述滤波系数序列为所述滤波系数序列为29.根据权利要求19所述的方法，其中，所述复值序列中的每一个基于以下来处理：在所述复值序列的每个元素之前插入“0”以形成第二序列；以及基于使用所述第二序列和滤波系数序列的滤波操作来生成长度为n的已处理序列。30.根据权利要求29所述的方法，其中：所述滤波操作是使用所述第二序列和所述滤波系数序列的循环卷积运算；以及所述滤波系数序列为所述滤波系数序列为31.一种无线通信设备，其被配置为执行根据权利要求1至15中任一项所述的方法。32.一种无线通信节点，其被配置为执行根据权利要求16至30中任一项所述的方法。33.一种非暂时性计算机可读介质，其上存储有用于执行根据权利要求1至30中任一项所述的方法的计算机可执行指令。

技术总结
公开了用于无线通信中的上行链路控制信息传输的方法、装置和系统。在一个实施例中，公开了一种由无线通信设备执行的方法。该方法包括：基于上行链路控制信息(UCI)来确定一个数值；基于该数值从序列池中选择序列，其中，该序列池包括多个已处理序列，每个已处理序列是基于调制和后调制处理生成的；以及将序列上携带的UCI传送到无线通信节点。的UCI传送到无线通信节点。的UCI传送到无线通信节点。


技术研发人员：梁春丽 郝鹏 韩祥辉
受保护的技术使用者：中兴通讯股份有限公司
技术研发日：2021.01.14
技术公布日：2023/9/9