存储器装置的制作方法

1.本发明涉及一种存储器装置，尤其涉及一种具内建自我测试(built-in self-test,bist)功能的存储器装置。


背景技术：

2.在存储器装置中，常通过设置数据汇流反转(data bus inversion,dbi)机制，以降低数据在总线中产生转态的需求，进而降低功耗以及总线上的噪声现象。另一方面，在存储器装置中，设置内建自我测试功能又是必要的需求。
3.在上述的前提下，已知的存储器装置需设置用以进行数据反向的硬件电路以因应数据汇流反转机制，又需设置用于内建自我测试功能的错误位侦测动作的相关电路。如此一来，已知的存储器装置中的数据读出路径上，需要一定数量的电路。除耗费电路布局面积外，还需消耗多余的功率以及产生过大的数据读出路径上的负载，降低存储器装置的数据读出效能。


技术实现要素：

4.本发明是针对一种存储器装置，可简化内建自我测试功能中所需要的电路。
5.根据本发明的实施例，存储器装置包括存储单元阵列、数据存取电路、数据汇流反转计算器、多任务器以及输出结果判断电路。数据存取电路耦接存储单元阵列，针对存储单元阵列执行数据写入动作或数据读出动作。其中，数据读出动作由存储单元阵列读出读出数据。数据汇流反转计算器耦接数据存取电路，用以接收读出数据，根据读出数据以产生反转指示数据。多任务器接收反转指示数据以及测试数据，根据模式信号以输出反转指示数据或测试数据。输出结果判断电路耦接多任务器，使读出数据与反转指示数据或测试数据进行运算以产生输出信息。
6.基于上述，本发明的存储器装置，通过多任务器以在不同工作模式下，输出反转指示数据或测试数据至输出结果判断电路。输出结果判断电路可对应不同的工作模式以产生最终读出数据或错误位信息。如此一来，本发明的存储器装置不需针对内建自我测试功能设置多余的关于测试结果的判断电路，有效减低存储器装置中写入路径的负载，并减低电路布局所需要的面积。
附图说明
7.图1为本发明一实施例的存储器装置的示意图；
8.图2为本发明另一实施例的存储器装置的方块图；
9.图3为本发明实施例的存储器装置中的输出结果判断电路的实施方式的示意图；
10.图4为本发明实施例的存储器装置中的数据存取电路的实施方式的示意图。
11.附图标号说明
12.100、200:存储器装置
13.110、210:数据汇流反转计算器
14.120、220:多任务器
15.130、230、300:输出结果判断电路
16.140、240、400:数据存取电路
17.150、250:存储单元阵列
18.2100:数据输出区块
19.280:数据输入区块
20.290:测试数据缓存器
21.410:感测放大器
22.420:写入数据缓冲器
23.dbi:反转指示数据
24.ebi:错误位信息
25.ebi[1]～ebi[n]、odata[1]～odata[n]、tdata[1]～tdata[n]、rdata[1]～rdata[n]:位
[0026]
eid:外部输入数据
[0027]
md:模式信号
[0028]
odata:最终读出数据
[0029]
rdata:读出数据
[0030]
tdata:测试数据
[0031]
wdata:写入数据
[0032]
xnor1～xnorn:异或非门
具体实施方式
[0033]
请参照图1，存储器装置100包括数据汇流反转计算器110、多任务器120、输出结果判断电路130、数据存取电路140以及存储单元阵列150。数据存取电路140耦接至存储单元阵列150。数据存取电路140用以针对存储单元阵列150根据写入数据wdata以执行数据写入动作。或者，数据存取电路140可针对存储单元阵列150执行数据读出动作以获得读出数据rdata。
[0034]
在细节上，数据存取电路140在执行数据写入动作时，可根据测试数据tdata或外部输入数据eid来产生写入数据wdata，并将写入数据wdata写入至存储单元阵列150中的一个或多个选中存储单元。其中，数据存取电路140在正常模式下，选择外部输入数据eid以执行数据写入动作。数据存取电路140在测试模式下，选择测试数据tdata以执行数据写入动作。
[0035]
此外，数据存取电路140在执行数据读出动作时，可通过感测存储单元阵列150中的一个或多个选中存储单元的位线的信号，以获得读出数据rdata。
[0036]
数据汇流反转计算器110耦接至数据存取电路140。在正常模式下，在执行数据读出动作时，数据汇流反转计算器110可接收读出数据rdata，并通过计算读出数据rdata的多个位中，为第一逻辑值的位的数量。当读出数据rdata的多个位为第一逻辑值的位的数量大于预设的参考值时，数据汇流反转计算器110产生致能的反转指示数据dbi。第一逻辑值可
以是逻辑值0或也可以是逻辑值1。预设的参考值则可以是读出数据rdata的总位数的一半。
[0037]
多任务器120耦接在数据汇流反转计算器110以及输出结果判断电路130间。多任务器120可接收测试数据tdata以及数据汇流反转计算器110所产生的反转指示数据dbi。多任务器120可根据模式信号md以输出反转指示数据dbi或测试数据tdata至输出结果判断电路130。当模式信号md指示存储器装置100工作在正常模式下时，多任务器120可输出反转指示数据dbi至输出结果判断电路130。相对的，当模式信号md指示存储器装置100工作在测试模式下时，多任务器120可输出测试数据tdata至输出结果判断电路130。
[0038]
输出结果判断电路130另耦接至数据存取电路140。输出结果判断电路130接收多任务器120提供的反转指示数据dbi或测试数据tdata，并接收数据存取电路140提供的读出数据rdata。输出结果判断电路130用以使读出数据rdata与反转指示数据dbi执行运算，或使读出数据rdata与测试数据tdata执行运算，并经以产生输出信息。其中，在正常模式下，输出结果判断电路130用以使读出数据rdata与反转指示数据dbi执行异或非(xnor)运算，并产生为最终读出数据odata的输出信息。在测试模式下，输出结果判断电路130用以使读出数据rdata与测试数据tdata执行异或非运算，并产生为错误位信息ebi的输出信息。
[0039]
在存储器装置100的整体动作细节上，在正常模式下，执行数据写入动作时，数据存取电路140可根据所接收的外部输入数据eid来产生写入数据wdata，并将写入数据wdata写入至存储单元阵列150中。在此请注意，数据存取电路140可预先针对外部输入数据eid的多个位进行判断，并据以产生写入数据wdata。例如，当外部输入数据eid为逻辑值1的位多于为逻辑值0的位时，数据存取电路140可使外部输入数据eid反向以产生写入数据wdata。而当外部输入数据eid为逻辑值1的位不多于为逻辑值0的位时，数据存取电路140可使外部输入数据eid等于写入数据wdata。上述的动作称为数据汇流反转(data bus inversion,dbi)机制，用以提升存储器的数据写入效率，并降低功率消耗。
[0040]
在正常模式的数据读出动作中，数据存取电路140由存储单元阵列150读取读出数据rdata。读出数据rdata被传送至数据汇流反转计算器110。数据汇流反转计算器110可产生对应读出数据rdata的反转指示数据dbi。
[0041]
接着，在正常模式下，读出数据rdata以及对应的反转指示数据dbi可被传送至输出结果判断电路130。输出结果判断电路130可根据所应用的异或非运算，来产生最终读出数据odata。承续上述的范例，当反转指示数据dbi为逻辑值0时，表示读出数据rdata中为逻辑值0的位较多，并需要进行反转。因此，输出结果判断电路130可使反转指示数据dbi与读出数据rdata执行异或非运算，并反转读出数据rdata以产生最终读出数据odata。
[0042]
另一方面，在测试模式下，执行数据写入动作时，数据存取电路140可根据所接收的测试数据tdata来产生写入数据wdata，并将写入数据wdata写入至存储单元阵列150中。在数据读出动作中，数据存取电路140由存储单元阵列150读取读出数据rdata。读出数据rdata被传送至输出结果判断电路130。此时，数据汇流反转计算器110停止工作。多任务器120根据模式信号md以传送测试数据tdata至输出结果判断电路130。
[0043]
输出结果判断电路130可针对测试数据tdata以及读出数据rdata进行比较来产生测试结果，并判断出读出数据rdata中的错误位信息ebi。在此请注意，输出结果判断电路130同样可应用异或非运算来进行测试数据tdata以及读出数据rdata的比较动作。用户仅需针对错误位信息ebi进行反向的解读，就可以获知读出数据rdata中的那些位为错误位。
[0044]
由上述的说明可知，输出结果判断电路130不论是在正常模式下或是在测试模式下，都应用相同的异或非运算来产生最终读出数据odata或错误位信息ebi。也就是说，输出结果判断电路130中，不需要针对正常模式下以及测试模式配置不相同的硬件电路，有效降低存储器装置100中，在数据读出路径上的硬件需求，可有效降低数据读出路径上的负载，并提升存储器装置100的数据存取效能。
[0045]
请参照图2，存储器装置200包括数据汇流反转计算器210、多任务器220、输出结果判断电路230、数据存取电路240、存储单元阵列250、数据输入区块280、数据输出区块2100以及测试数据缓存器290。数据输入区块280通过数据写入路径260以耦接至数据存取电路240，并用以提供外部输入数据eid。输出结果判断电路230则通过数据读出路径270以耦接至数据输出区块2100。数据输出区块2100用以输出最终读出数据odata或错误位信息ebi。测试数据缓存器290耦接至数据写入路径260以及多任务器220，并用以提供测试数据tdata。
[0046]
在本实施例中，测试数据缓存器290用以储存执行内建自我测试(built-in self-test,bist)动作的相关测试数据tdata。并在内建自我测试模式被启动时，提供测试数据tdata至存储单元阵列250以针对存储单元阵列250及其周边电路进行测试动作。
[0047]
关于数据汇流反转计算器210、多任务器220、输出结果判断电路230以及数据存取电路240的动作细节，在前述的实施例中已有详细的说明，在此不多赘述。
[0048]
关于硬件架构方面，存储单元阵列250可以是动态随机存取存储器的存储单元阵列。数据汇流反转计算器210可以由数字电路来实施，没有特定的电路结构。数据输入区块280以及数据输出区块270可包括一个或多个缓冲器以及开关，例如可利用本领域普通技术人员所熟知的输入接口电路以输出接口电路来实施。多任务器220可应用本领域普通技术人员所熟知的多任务器电路来实施，没有特定的限制。
[0049]
关于输出结果判断电路230以及数据存取电路240的硬件架构，可参照以下图3以及图4的实施范例。
[0050]
请参照图3，输出结果判断电路300包括多个异或非门xnor1～xnorn。异或非门xnor1～xnorn的第一端分别接收读出数据的多个位rdata[1]～rdata[n]，异或非门xnor1～xnorn的第二端分别接收测试数据的多个位tdata[1]～tdata[n]或反转指示数据的多个位dbi[1]～dbi[n]。异或非门xnor1～xnorn分别产生错误位信息的多个位ebi[1]～ebi[n]，或者分别产生最终读出数据的多个位odata[1]～odata[n]。
[0051]
请参照图4，数据存取电路400包括感测放大器410以及写入数据缓冲器420。感测放大器410可接收外部输入数据eid，并转换外部输入数据eid为写入数据wdata。写入数据wdata可以暂存在写入数据缓冲器420中，并由写入数据缓冲器420提供至存储单元阵列以进行数据写入动作。
[0052]
感测放大器410另可感测存储单元阵列上的位线信号bls以获得读出数据rdata。
[0053]
在本实施例中，感测放大器410可应用本领域普通技术人员所熟知的任意形式的感测放大电路来实施，没有固定的限制。数据缓冲器420可以为存储器装置中常用的页缓冲器，同样没有特定的限制。
[0054]
综上所述，本发明的存储器装置中所设置的输出结果判断电路，并应用相同的硬件电路，以在不同模式下分别执行数据位反转动作以及测试动作。如此一来，本发明的存储
器装置的数据输出路径上的电路数量可以减小，数据输出路径上的负载也同步被降低，可提升存储器装置的数据读出动作的效率。
[0055]
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

技术特征：
1.一种存储器装置，其特征在于，包括：存储单元阵列；数据存取电路，耦接所述存储单元阵列，针对所述存储单元阵列执行数据写入动作或数据读出动作，其中所述数据读出动作由所述存储单元阵列读出读出数据；数据汇流反转计算器，耦接所述数据存取电路，用以接收所述读出数据，根据所述读出数据以产生反转指示数据；多任务器，接收所述反转指示数据以及测试数据，根据模式信号以输出所述反转指示数据或所述测试数据；以及输出结果判断电路，耦接所述多任务器，使所述读出数据与所述反转指示数据或所述测试数据进行运算以产生输出信息。2.根据权利要求1所述的存储器装置，其特征在于，所述模式信号用以指示所述存储器装置操作在正常模式或测试模式下。3.根据权利要求2所述的存储器装置，其特征在于，当所述存储器装置操作在所述测试模式下时，所述多任务器选择输出所述测试数据至所述输出结果判断电路，当所述存储器装置操作在所述正常模式下时，所述多任务器选择输出所述反转指示数据至所述输出结果判断电路。4.根据权利要求2所述的存储器装置，其特征在于，在所述正常模式下，所述输出结果判断电路使所述读出数据的多个位与所述反转指示数据的多个位分别进行异或非运算，以产生为最终读出数据的所述输出信息，在所述测试模式下时，所述输出结果判断电路使所述读出数据的所述多个位分别与所述测试数据的多个位进行异或非运算，以分别产生错误位信息的所述输出信息。5.根据权利要求2所述的存储器装置，其特征在于，在所述测试模式下，所述数据汇流反转计算器停止工作。6.根据权利要求4所述的存储器装置，其特征在于，所述输出结果判断电路包括多个异或非门，各所述异或非门的第一输入端接收所述读出数据的各所述位，各所述异或非门的第二输入端接收所述测试数据的各所述位或接收所述反转指示数据的各所述位，各所述异或非门的输出端产生所述输出信息的各所述位。7.根据权利要求1所述的存储器装置，其特征在于，还包括：测试数据缓存器，耦接所述多任务器，用以储存所述测试数据。8.根据权利要求1所述的存储器装置，其特征在于，还包括：数据输入区块，耦接至所述数据存取电路，用以提供外部输入数据至所述数据存取电路；以及数据输出区块，耦接至所述输出结果判断电路，用以输出所述输出信息。9.根据权利要求8所述的存储器装置，其特征在于，所述数据输入区块与所述数据存取电路中具有数据写入路径，所述数据输出区块与所述输出结果判断电路间具有数据读出路径。10.根据权利要求8所述的存储器装置，其特征在于，所述数据存取电路包括：感测放大器，用以提供写入数据至所述存储单元阵列，或由所述存储单元阵列感测出所述读出数据；以及
写入数据缓冲器，耦接所述感测放大器，用以暂存所述写入数据。11.根据权利要求1所述的存储器装置，其特征在于，所述数据汇流反转计算器计算所述读出数据的多个位中为第一逻辑值的数量，并在当所述数量大于预设的参考值时，产生为致能的所述反转指示数据。

技术总结
本发明提供一种存储器装置，包括存储单元阵列、数据存取电路、数据汇流反转计算器、多任务器以及输出结果判断电路。数据存取电路针对存储单元阵列执行数据写入动作或数据读出动作。其中，数据读出动作由存储单元阵列读出读出数据。数据汇流反转计算器用以根据读出数据以产生反转指示数据。多任务器根据模式信号以输出反转指示数据或测试数据。输出结果判断电路使读出数据与反转指示数据或测试数据进行运算以产生输出信息。运算以产生输出信息。运算以产生输出信息。


技术研发人员：魏紫印
受保护的技术使用者：华邦电子股份有限公司
技术研发日：2022.03.03
技术公布日：2023/9/12