显示装置及画面的显示方法与流程

1.本公开涉及显示技术领域，具体而言，涉及一种显示装置及画面的显示方法。


背景技术：

2.随着显示技术的发展，为了降低显示产品的成本，大尺寸显示产品逐渐由单栅驱动向双栅驱动、三栅驱动的方向发展。其中，对于单栅驱动、双栅驱动的显示产品，其在行方向上包括的多个子像素为各颜色子像素的交替排布(比如蓝色子像素、绿色子像素、红色子像素的交替排布)，对于三栅驱动的显示产品，其在行方向上包括的多个子像素(比如行方向上的均为红色子像素，均为绿色子像素，或者均为蓝色子像素)的发光颜色相同。
3.由于三栅驱动的显示产品的子像素的分布规律，导致在显示画面时，容易在前两行出现过亮的现象，尤其是灰阶相同的显示画面，前两行出现过亮的现象更为明显，从而使得三栅驱动的显示产品的显示效果变差。
4.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

5.本公开的目的在于提供一种显示装置及画面的显示方法，能够提高画面的显示效果。
6.根据本公开的一个方面，提供一种显示装置，包括：
7.显示面板，具有呈矩阵分布的多个子像素，以及多条栅线和多条数据线，一行的多个所述子像素的发光颜色相同，且每条所述栅线与一行的多个所述子像素电性连接，每条所述数据线与一列的多个所述子像素电性连接；
8.驱动电路，分别与多条所述栅线、多条所述数据线电性连接；
9.时序控制器，与所述驱动电路电性连接，且通过所述驱动电路、所述栅线和所述数据线向所述子像素充电，多个所述子像素中，第一行和第二行的所述子像素的充电率小于其他行的所述子像素的充电率。
10.根据本公开任一所述的显示装置，所述第一行、所述第二行的所述子像素所连接的栅线的横截面积小于其他行的所述子像素所连接的栅线的横截面积。
11.根据本公开任一所述的显示装置，所述第一行、所述第二行的所述子像素所连接的栅线的宽度小于其他行的所述子像素所连接的栅线的宽度。
12.根据本公开任一所述的显示装置，所述驱动电路包括与多条所述栅线一一对应的多个栅极驱动电路，所述栅极驱动电路包括输出晶体管和输出电容，所述输出晶体管的第一极与所述时序控制器电性连接，所述输出晶体管的第二极与对应的一条所述栅线电性连接，所述输出电容连接在所述输出晶体管的控制极与第二极之间；
13.所述第一行、所述第二行的所述子像素所连接的输出晶体管的沟道横截面积小于其他行的所述子像素所连接的输出晶体管的沟道横截面积。
14.根据本公开任一所述的显示装置，所述第一行、所述第二行的所述子像素所连接的输出晶体管的沟道宽度小于其他行的所述子像素所连接的输出晶体管的沟道宽度。
15.根据本公开任一所述的显示装置，所述驱动电路包括与多条所述栅线一一对应的多个栅极驱动电路；
16.所述显示装置还包括升压模块和控制模块，所述升压模块与所述控制模块电性连接，且所述控制模块电性连接在所述时序控制器与多个所述栅极驱动电路之间；
17.所述升压模块用于生成第一高电平和第二高电平，且所述第一高电平小于所述第二高电平，所述控制模块用于将所述第一高电平设置为所述时序控制器的一个扫描信号，并依次输出至所述第一行、所述第二行的所述子像素所连接的栅极驱动电路，以及将所述第二高电平设置为所述时序控制器的另一个扫描信号，并依次输出至其他行的所述子像素所连接的栅极驱动电路。
18.根据本公开任一所述的显示装置，所述驱动电路包括与多条所述数据线一一对应的多个源极驱动电路；
19.所述时序控制器包括调整模块和生成模块，所述调整模块与所述生成模块电性连接，所述生成模块与多个所述源极驱动电路电性连接；
20.所述调整模块用于对待显示画面对应所述第一行、所述第二行的所述子像素的灰阶值进行降阶处理；
21.所述生成模块用于将降阶处理后的灰阶值确定为所述待显示画面对应所述第一行、所述第二行的所述子像素的灰阶值，并作为数据信号传输至所述第一行、所述第二行的所述子像素所连接的源极驱动电路。
22.根据本公开任一所述的显示装置，所述时序控制器还包括画面检测模块，所述画面检测模块与所述调整模块电性连接；
23.所述画面检测模块用于检测待显示画面对应前n行的所述子像素的灰阶值的最大差值是否小于或等于参考数值，所述n大于或等于10；
24.所述调整模块用于在确定所述待显示画面对应前n行的所述子像素的灰阶值的最大差值小于或等于参考数值时，对所述待显示画面对应所述第一行、所述第二行的所述子像素的灰阶值进行降阶处理。
25.一方面，提供了一种画面的显示方法，所述方法包括：
26.提供显示装置，所述显示装置包括显示面板、驱动电路和时序控制器，所述显示面板具有呈矩阵分布的多个子像素，以及多条栅线和多条数据线，一行的多个所述子像素的发光颜色相同，且每条所述栅线与一行的多个所述子像素电性连接，每条所述数据线与一列的多个所述子像素电性连接，所述驱动电路分别与多条所述栅线、多条所述数据线电性连接，所述时序控制器与所述驱动电路电性连接；
27.所述时序控制器提供数据信号和扫描信号并通过所述驱动电路分别至所述数据线和所述栅线，以控制所述显示面板上第一行和第二行的所述子像素的充电率小于其他行的所述子像素的充电率，同时驱动所述显示面板上的多个所述子像素显示画面。
28.根据本公开任一所述的方法，所述第一行、所述第二行的所述子像素所连接的栅线的横截面积小于其他行的所述子像素所连接的栅线的横截面积。
29.根据本公开任一所述的方法，所述驱动电路包括与多条所述栅线一一对应的多个
栅极驱动电路，所述栅极驱动电路包括输出晶体管和输出电容，所述输出晶体管的第一极与所述时序控制器电性连接，所述输出晶体管的第二极与对应的一条所述栅线电性连接，所述输出电容连接在所述输出晶体管的控制极与第二极之间；
30.所述第一行、所述第二行的所述子像素所连接的输出晶体管的沟道横截面积小于其他行的所述子像素所连接的输出晶体管的沟道横截面积。
31.根据本公开任一所述的方法，所述显示装置还包括升压模块和控制模块；
32.所述时序控制器提供数据信号和扫描信号并通过所述驱动电路分别至所述数据线和所述栅线，包括：
33.所述升压模块输出第一高电平和第二高电平至所述控制模块，所述第一高电平小于所述第二高电平；
34.所述控制模块将所述第一高电平设置为所述时序控制器的一个扫描信号，并通过所述驱动电路依次输出至所述第一行、所述第二行的所述子像素所连接的栅线，以及将所述第二高电平设置为所述时序控制器的另一个扫描信号，并通过所述驱动电路依次输出至其他行的所述子像素所连接的栅线。
35.根据本公开任一所述的方法，所述时序控制器包括调整模块和生成模块；
36.所述时序控制器提供数据信号和扫描信号并通过所述驱动电路分别至所述数据线和所述栅线，包括：
37.所述调整模块对待显示画面对应所述第一行、所述第二行的所述子像素的灰阶值进行降阶处理；
38.所述生成模块将降阶处理后的灰阶值确定为所述待显示画面对应所述第一行、所述第二行的所述子像素的灰阶值，并作为数据信号通过所述驱动电路传输至所述数据线。
39.根据本公开任一所述的方法，所述时序控制器还包括画面检测模块，所述调整模块对所述待显示画面对应所述第一行、所述第二行的所述子像素的灰阶值进行降阶处理之前，还包括：
40.所述画面检测模块检测所述待显示画面对应前n行的所述子像素的灰阶值的最大差值是否小于或等于参考数值，所述n大于或等于10；
41.当所述待显示画面对应前n行的所述子像素的灰阶值的最大差值小于或等于参考数值时，执行所述调整模块对所述待显示画面对应所述第一行、所述第二行的所述子像素的灰阶值进行降阶处理的步骤。
42.本公开实施方式至少包括以下技术效果：
43.本公开实施方式中，在显示面板上的多个子像素显示待显示画面时，由于第一行、第二行的子像素的充电率相对较低，使得第一行、第二行的子像素的发光亮度低于其他行的子像素的发光亮度，从而减小该显示装置显示画面时前两行出现发亮的现象，提高画面显示效果。
44.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
45.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施
例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
46.图1为本公开实施方式提供的一种显示装置的结构示意图。
47.图2为本公开实施方式提供的一种显示面板的结构示意图。
48.图3为相关技术中图2所示的显示面板上子像素的驱动时序示意图。
49.图4为本公开实施方式提供的图2所示的显示面板上子像素的驱动时序示意图。
50.图5为本公开实施方式提供的另一种显示装置的结构示意图。
51.图6为本公开实施方式提供的一种时序信号示意图。
52.图7为本公开实施方式提供的一种子像素充电时开关晶体管的开关速率曲线。
53.图8为本公开实施方式提供的一种子像素的扫描电压与充电时开关晶体管的源漏电流曲线。
54.图9为本公开实施方式提供的一种栅极驱动电路的结构示意图。
55.图10为本公开实施方式提供的一种画面显示方法的流程示意图。
56.图11为本公开实施方式提供的一种时序控制器提供数据信号和扫描信号的流程示意图。
57.图12为本公开实施方式提供的另一种时序控制器提供数据信号和扫描信号的流程示意图。
58.附图标记：
59.100、显示装置；
60.10、显示面板；20、驱动电路；30、时序控制器；40、升压模块；50、控制模块；
61.11、子像素；
62.31、调整模块；32、生成模块；33、画面检测模块；
63.m1、第一晶体管；m2、第二晶体管；m3、输出晶体管；m4、第三晶体管；cst、输出电容。
具体实施方式
64.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
65.虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
66.用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的
要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
67.晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道，并且电流可以流过漏电极、沟道以及源电极。沟道是指电流主要流过的区域。
68.第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。
69.本公开实施方式提供了一种显示装置100的结构示意图。如图1所示，该显示装置100包括：显示面板10、驱动电路20和时序控制器30，驱动电路20分别与显示面板10、时序控制器30电连接。如此，时序控制器30可在接收到待显示画面的画面信息后，根据待显示画面的画面信息通过驱动电路20驱动显示面板10显示待显示画面。
70.显示面板10可以是自发光显示面板10，也可以是具有背光源的显示面板10。如图2所示，显示面板10具有呈矩阵分布的多个子像素11，以及多条栅线g和多条数据线y，一行的多个子像素11的发光颜色相同，且每条栅线g与一行的多个子像素11电性连接，每条数据线y与一列的多个子像素11电性连接。如此，通过设置显示面板10上多个子像素11的分布，实现三栅驱动的效果，从而使得数据线y的条数能够节省约三分之二，进而减少覆晶薄膜的使用，达到减少成本的目的。
71.示例地，显示面板10上的多个子像素11中，第一行全为红色子像素11，第二行全为绿色子像素11，相关技术中，显示面板10的第一行、第二行出现发红发绿的现象；或者第一行全为蓝色子像素11，第二行全为绿色子像素11，相关技术中，显示面板10的第一行、第二行出现发蓝发绿的现象。
72.其中，显示面板10上的多条栅线g、多条数据线y均与驱动电路20电性连接，以便于驱动电路20接收时序控制器30输出的扫描信号并输出扫描电压至栅线g，驱动电路20接收时序控制器30输出的数据信号并输出数据电压至数据线y，进而在扫描电压和数据电压的配合下促使子像素11发光，显示待显示画面。
73.驱动电路20包括栅极驱动电路和源极驱动电路，且栅极驱动电路的个数与显示面板10包括的多个栅线g一一对应，且对应的两者电性连接，源极驱动电路与显示面板10包括的多个数据线y一一对应，且对应的两者电性连接，多个栅极驱动电路、多个源极驱动电路均与时序控制器30电性连接。
74.如此，可在时序控制器30输出扫描信号的时序下控制多个栅极驱动电路逐行输出扫描电压至多条栅线g，实现多行子像素11的逐行扫描；同时在时序控制器30输出的数据信号的时序下控制多个源极驱动电路逐列输出数据信号至多条数据线y，实现每行的多个子像素11的逐个依次发光。
75.其中，显示面板10可以设置有显示区和位于显示区周边的周边区，多个子像素11分布在显示区，栅极驱动电路、源极驱动电路分布在周边区，且栅极驱动电路位于显示区在子像素11的行方向上的一侧，源极驱动电路位于显示区在子像素11的列方向上的一侧。当然，栅极驱动电路、源极驱动电路也可以设置在显示面板10外，即单独以芯片的方式设置，本公开实施方式对此不做限定。
76.本公开实施方式中，时序控制器30通过驱动电路20驱动显示面板10显示待显示画面时，时序控制器30可通过驱动电路20，以及与子像素11电性连接的栅线g和数据线y向子像素11充电，此时可控制多个子像素11中第一行、第二行的子像素11的充电率小于其他行的子像素11的充电率。如此，在显示面板10上的多个子像素11显示待显示画面时，由于第一行、第二行的子像素11的充电率相对较低，使得第一行、第二行的子像素11的发光亮度低于其他行的子像素11的发光亮度，从而减小该显示装置100显示画面时前两行出现发亮的现象，提高画面显示效果。
77.而本公开实施方式中，控制多个子像素11中第一行、第二行的子像素11的充电率小于其他行的子像素11的充电率时，一方面可以调小第一行、第二行的数据信号，使得调整后的第一行、第二行的子像素11的数据电压小于其他行的子像素11的数据电压；另一方面可以调小第一行、第二行的扫描信号，使得调整后的第一行、第二行的子像素11的扫描电压小于其他行的子像素11的扫描电压。
78.对于调小第一行、第二行的数据信号的情况，结合上述所述的驱动电路20包括与多条数据线y一一对应的多个源极驱动电路的情况，如图1所示，时序控制器30包括调整模块31和生成模块32，调整模块31与生成模块32电性连接，生成模块32与多个源极驱动电路(驱动电路20)电性连接。
79.其中，调整模块31用于对待显示画面对应第一行、第二行的子像素11的灰阶值进行降阶处理；生成模块32用于将降阶处理后的灰阶值确定为待显示画面对应第一行、第二行的子像素11的灰阶值，并作为数据信号传输至第一行、第二行的子像素11所连接的源极驱动电路。
80.如此，通过调整模块31对待显示画面对应的第一行、第二行的子像素11的灰阶值进行降阶处理，使得第一行、第二行的数据信号小于其他行的数据信号，如此对于通过源极驱动电路输出至每行的子像素11的数据电压，使得第一行、第二行的子像素11充电的数据电压小于其他行的子像素11充电的数据电压，实现第一行、第二行的子像素11的充电率小于其他行的子像素11的充电率。
81.其中，对于待显示画面对应第一行、第二行的子像素11的灰阶值，可根据预先存储的初始灰阶值与降阶后灰阶值对应的降阶表进行降阶处理。示例地，降阶表如下表所示。
82.初始灰阶值l20
···
l70
···
l127
···
降阶后灰阶值l17
···
l67
···
l124
···
83.此时对于待显示画面对应的第一行、第二行的子像素11的灰阶值，当初始灰阶值为l20时，调整为l17，当初始灰阶值为l70时，调整为l67，当初始灰阶值为l127时，调整为l124，以得到待显示画面对应的第一行、第二行的子像素11的降阶灰阶值。
84.需要说明的是，在对待显示画面对应第一行、第二行的子像素11的灰阶值进行降阶处理的情况，由于部分待显示画面对应第一行、第二行的子像素11的灰阶值的差值较大，使得在显示待显示画面时，第一行、第二行的子像素11的发光亮度之间区别较大，从而不会出现发亮的情况。为此可在对待显示画面对应第一行、第二行的子像素11的灰阶值进行降阶处理之前，对待显示画面进行判断，以确定是否需要对待显示画面进行处理。
85.具体地，如图1所示，时序控制器30还包括画面检测模块33，画面检测模块33与调整模块31电性连接；画面检测模块33用于检测待显示画面对应前n行的子像素11的灰阶值
的最大差值是否小于或等于参考数值；调整模块31用于在确定待显示画面对应前n行的子像素11的灰阶值的最大差值小于或等于5时，对待显示画面对应第一行、第二行的子像素11的灰阶值进行降阶处理。
86.如此，通过画面检测模块33检测待显示画面对应前n行的子像素11的灰阶值的最大差值，当确定最大差值小于或等于参考数值时，表征在显示待显示画面时，第一行、第二行的子像素11的发光亮度之间区别不大，从而使得第一行、第二行整体呈现发亮的现象，如此可通过调整模块31对待显示画面对应第一行、第二行的子像素11的灰阶值进行降阶处理，以减小显示待显示画面时第一行、第二行出现发亮的现象。
87.其中，参考数值可以设置为6、10、14、18或22等，对于数值n，可以是10、20、40等，n的最大取值为显示面板10上子像素11的行数，即此时对待显示画面对应所有子像素11的灰阶值的最大差值进行检测。对于待显示画面对应前n行的子像素11的灰阶值的最大差值，可确定前n行的子像素11的最大灰阶值和最小灰阶值，进而将最大灰阶值与最小灰阶值之间的差值确定为最大差值。
88.示例地，画面检测模块33检测待显示画面对应所有子像素11的灰阶值为l127，此时灰阶值的最大差值为0，如此，以图2所示的子像素11的排布方式为例，结合上述所示的降阶表，待显示画面对应所有子像素11的初始灰阶时序如图3所示，降阶处理后的所有子像素11的灰阶时序如图4所示。
89.对于调小第一行、第二行的扫描信号的情况，在一些实施方式中，结合上述所述的驱动电路20包括与多条栅线g一一对应的多个栅极驱动电路的情况，如图5所述，显示装置100还包括升压模块40和控制模块50，升压模块40与控制模块50电性连接，且控制模块50电性连接在时序控制器30与多个栅极驱动电路(驱动电路20)之间。
90.其中，升压模块40用于生成第一高电平lvgh和第二高电平vgh，且第一高电平lvgh小于第二高电平vgh，控制模块50用于将第一高电平lvgh设置为时序控制器30的一个扫描信号，并依次输出至第一行、第二行的子像素11所连接的栅极驱动电路，以及将第二高电平vgh设置为时序控制器30的另一个扫描信号，并依次输出至其他行的子像素11所连接的栅极驱动电路。
91.如此，通过升压模块40与控制模块50的配合，将第一高电平lvgh作为第一行、第二行的扫描信号，并将第二高电平vgh作为其他行的扫描信号，由于第一高电平lvgh小于第二高电平vgh，实现对第一行、第二行扫描信号的调小，使得第一行、第二行的子像素11的扫描电压小于其他行的子像素11的扫描电压，如此，在第一行、第二行的子像素11的开关晶体管的打开程度小于其他行子像素11的开关晶体管的打开程度的情况下，实现第一行、第二行的子像素11的充电率小于其他行的子像素11的充电率。
92.其中，升压模块40可以具有升压功能的电源管理模块，具体可参考相关技术，本公开实施方式对此不做限定。本公开所涉及的子像素11的开关晶体管，是指子像素11所连接的像素电路中用于开启或关闭以写入数据电压的晶体管，具体可参考相关技术，本公开实施方式对此不做限定。
93.示例地，第一高电平lvgh的电压可以是28伏，第二高电平vgh的电压可以是30伏；当然，第一高电平lvgh的电压、第二高电平vgh的电压也可以为其他数值，只要保证第一高电平lvgh的电压小于第二高电平vgh的电压(即第一高电平lvgh小于第二高电平vgh)，且实
现对第一行、第二行的子像素11的充电率调小，减小第一行、第二行出现发亮的现象即可，本公开实施方式对此不做限定。
94.示例地，以时序控制器30输出6个时序信号(clk1、clk2、clk3、clk4、clk5、clk6)为例，6个时序信号依次循环且逐行控制多行子像素11显示画面，即时序信号clk1～6的第一个周期依次控制第一行至第六行的子像素11，时序信号clk1～6的第二个周期依次控制第七行至第十二行的子像素11，时序信号clk1～6的第n个周期依次控制第6n-5行至第6n行的子像素11，如此循环以完成对多行子像素11的控制。
95.其中，clk1的第一个周期、clk2的第一个周期的电平信号均为第一高电平lvgh，clk1的第二个周期及以后的所有周期、clk2的第二个周期及以后的所有周期，clk3-6的所有周期的电平信号均为第二高电平vgh，时序图如图6所示。相应地，第一行、第二行的子像素11对应的栅极驱动电路输出的扫描电压小于其他行的子像素11对应的栅极驱动电路输出的扫描电压，以前三行的子像素11对应的栅极驱动电路为例，输出的扫描电压的时序图如图6所示。
96.在另一些实施方式中，第一行、第二行的子像素11所连接的栅线g的横截面积小于其他行的子像素11所连接的栅线g的横截面积。
97.如此，通过设置第一行、第二行的子像素11所连接的栅线g的横截面积小于其他行的子像素11所连接的栅线g的横截面积，使得第一行、第二行的子像素11所连接的栅线g的阻抗大于其他行的子像素11所连接的栅线g的阻抗，进而导致第一行、第二行的子像素11在充电时开关晶体管的开启速率较慢，减小第一行、第二行的子像素11的充电率；且在第一行、第二行的子像素11完成充电后，断开充电的开关晶体管的关断速率较慢，导致第一行、第二行的子像素11发生漏电现象，从而进一步减小第一行、第二行的子像素11的充电率，进而实现第一行、第二行的子像素11的充电率小于其他行的子像素11的充电率。
98.其中，第一行、第二行的子像素11充电时开关晶体管的开关速率曲线s12与其他行的子像素11充电时开关晶体管的开关速率曲线s22如图7所示，由图可知，相较于其他行的子像素11充电时开关晶体管的开关速率，第一行、第二行的子像素11充电时开关晶体管的开启速率、关闭速率均较小，且第一行、第二行的子像素11充电时开关晶体管的开启耗时、关闭耗时均较长。
99.其中，除了上述所述的通过调整第一行、第二行的子像素11所连接的栅线g的横截面积，增大第一行、第二行的子像素11所连接的栅线g的阻抗外，还可以通过调整第一行、第二行的子像素11所连接的栅线g的材质，来增大第一行、第二行的子像素11所连接的栅线g的阻抗，本公开实施方式对此不做限定。
100.而对于调小第一行、第二行的子像素11所连接的栅线g的横截面积而言，可以是调小第一行、第二行的子像素11所连接的栅线g的宽度，使得第一行、第二行的子像素11所连接的栅线g的宽度小于其他行的子像素11所连接的栅线g的宽度；也可以是调整第一行、第二行的子像素11所连接的栅线g的厚度，使得第一行、第二行的子像素11所连接的栅线g的厚度小于其他行的子像素11所连接的栅线g的厚度。而相较于减小第一行、第二行的子像素11所连接的栅线g的厚度而言，减小第一行、第二行的子像素11所连接的栅线g的宽度，便于减小多行的子像素11所连接的栅线g的制作难度，从而便于降低工艺要求。
101.在又一些实施方式中，驱动电路20包括与多条栅线g一一对应的多个栅极驱动电
路，栅极驱动电路包括输出晶体管m3和输出电容cst，输出晶体管m3的第一极与时序控制器30电性连接，输出晶体管m3的第二极与对应的一条栅线g电性连接，输出电容cst连接在输出晶体管m3的控制极与第二极之间；第一行、第二行的子像素11所连接的输出晶体管m3的沟道横截面积小于其他行的子像素11所连接的输出晶体管m3的沟道横截面积。
102.如此，由于第一行、第二行的子像素11所连接的输出晶体管m3的阻抗大于其他行的子像素11所连接的输出晶体管m3的阻抗，导致第一行、第二行的子像素11所连接的栅极驱动电路输出的扫描电压小于其他行的子像素11所连接的栅极驱动电路输出的扫描电压，造成第一行、第二行的子像素11在充电时开关晶体管的开启程度较小，以使第一行、第二行的子像素11在充电时开关晶体管的源漏电流较小，进而使得第一行、第二行的子像素11的充电率较小。
103.其中，第一行、第二行的子像素11的扫描电压与充电时开关晶体管的源漏电流曲线s11，以及其他行的子像素11的扫描电压与充电时开关晶体管的源漏电流曲线s21如图8所示，由图可知，相较于其他行的子像素11充电时开关晶体管的源漏电流，第一行、第二行的子像素11充电时开关晶体管的源漏电流较小，使得第一行、第二行的子像素11的充电率较小。
104.除了上述所述的通过调整第一行、第二行的子像素11所连接的输出晶体管m3的沟道横截面积，增大第一行、第二行的子像素11所连接的输出晶体管m3的沟道区的阻抗外，还可以通过调整第一行、第二行的子像素11所连接的输出晶体管m3的沟道区的材质，来增大第一行、第二行的子像素11所连接的输出晶体管m3的沟道区的阻抗，本公开实施方式对此不做限定。
105.而对于调小第一行、第二行的子像素11所连接的输出晶体管m3的沟道横截面积而言，可以是调小第一行、第二行的子像素11所连接的输出晶体管m3的沟道宽度，使得第一行、第二行的子像素11所连接的输出晶体管m3的沟道宽度小于其他行的子像素11所连接的输出晶体管m3的沟道宽度；也可以是调整第一行、第二行的子像素11所连接的输出晶体管m3的沟道厚度，使得第一行、第二行的子像素11所连接的输出晶体管m3的沟道厚度小于其他行的子像素11所连接的输出晶体管m3的沟道厚度。而相较于减小第一行、第二行的子像素11所连接的输出晶体管m3的沟道厚度而言，减小第一行、第二行的子像素11所连接的输出晶体管m3的沟道宽度，便于减小多行的子像素11所连接的输出晶体管m3的沟道的制作难度，从而便于降低工艺要求。
106.而对于上述所述的栅极驱动电路，可以是4t1c电路、8t1c电路、19t1c电路等。ntmc表示一个栅极驱动电路包括n个晶体管(用字母“t”表示)和个电容cst(用字母“c”表示)。以4t1c的栅极驱动电路为例，如图9所示，栅极驱动电路包括第一晶体管m1、第二晶体管m2、第三晶体管m4、输出晶体管m3和输出电容cst；第一晶体管m1的第一极、控制极均用于加载输入信号input，第一晶体管m1的第二极分别与第二晶体管m2的第一极、输出晶体管m3的控制极、输出电容cst的一个极板电性连接；第二晶体管m2的第二极与第三晶体管m4的第一极电性连接，且用于加载公共电压vss，第二晶体管m2的控制极与第三晶体管m4的控制极电性连接，且用于加载复位信号reset；第三晶体管m4的第二极与输出晶体管m3的第二极、输出电容cst的另一个极板电性连接，且用于加载输出信号output；输出晶体管m3的第一极用于加载时序信号clk。
107.本公开实施方式还提供了一种画面的显示方法，该方法用于上述实施方式所述的显示装置。如图10所示，该方法包括如下步骤s1010-步骤s1020。
108.步骤s1010、提供显示装置。
109.其中，显示装置如上述实施方式所述。示例地，显示装置包括显示面板、驱动电路和时序控制器，显示面板具有呈矩阵分布的多个子像素，以及多条栅线和多条数据线，一行的多个子像素的发光颜色相同，且每条栅线与一行的多个子像素电性连接，每条数据线与一列的多个子像素电性连接，驱动电路分别与多条栅线、多条数据线电性连接，时序控制器与驱动电路电性连接。
110.步骤s1020、时序控制器提供数据信号和扫描信号并通过驱动电路分别至数据线和栅线，以控制显示面板上第一行和第二行的子像素的充电率小于其他行的子像素的充电率，同时驱动显示面板上的多个子像素显示画面。
111.本公开实施方式中，通过上述方法显示画面时，由于第一行、第二行的子像素的充电率相对较低，使得第一行、第二行的子像素的发光亮度低于其他行的子像素的发光亮度，从而减小该显示装置显示画面时前两行出现发亮的现象，提高画面显示效果。
112.其中，对于上述步骤s1020，一方面可以调小第一行、第二行的数据信号，使得调整后的第一行、第二行的子像素的数据电压小于其他行的子像素的数据电压；另一方面可以调小第一行、第二行的扫描信号，使得调整后的第一行、第二行的子像素的扫描电压小于其他行的子像素的扫描电压。
113.而对于调小第一行、第二行的数据信号的情况，结合上述实施方式所述，时序控制器包括调整模块和生成模块。此时，上述步骤s1020中，如图11所示，时序控制器提供数据信号和扫描信号并通过驱动电路分别至数据线和栅线，包括：步骤s1021、调整模块对待显示画面对应第一行、第二行的子像素的灰阶值进行降阶处理；步骤s1022、生成模块将降阶处理后的灰阶值确定为待显示画面对应第一行、第二行的子像素的灰阶值，并作为数据信号通过驱动电路传输至数据线。
114.如此，通过调整模块对待显示画面对应的第一行、第二行的子像素的灰阶值进行降阶处理，使得第一行、第二行的数据信号小于其他行的数据信号，如此对于通过源极驱动电路输出至每行的子像素的数据电压，使得第一行、第二行的子像素充电的数据电压小于其他行的子像素充电的数据电压，实现第一行、第二行的子像素的充电率小于其他行的子像素的充电率。
115.进一步地，结合上述所述，时序控制器还包括画面检测模块，此时上述步骤s1021之前，还包括：画面检测模块检测待显示画面对应前n行的子像素的灰阶值的最大差值是否小于或等于参考数值，n大于或等于10；当待显示画面对应前n行的子像素的灰阶值的最大差值小于或等于参考数值时，执行调整模块对待显示画面对应第一行、第二行的子像素的灰阶值进行降阶处理的步骤。
116.如此，通过画面检测模块检测待显示画面对应前n行的子像素的灰阶值的最大差值，当确定最大差值小于或等于参考数值时，表征在显示待显示画面时，第一行、第二行的子像素的发光亮度之间区别不大，从而使得第一行、第二行整体呈现发亮的现象，如此可通过调整模块对待显示画面对应第一行、第二行的子像素的灰阶值进行降阶处理，以减小显示待显示画面时第一行、第二行出现发亮的现象。
117.而对于调小第一行、第二行的扫描信号的情况，在一些实施方式中，可设置第一行、第二行的子像素所连接的栅线的横截面积小于其他行的子像素所连接的栅线的横截面积。比如，设置第一行、第二行的子像素所连接的栅线的宽度小于其他行的子像素所连接的栅线的宽度；或者，设置第一行、第二行的子像素所连接的栅线的厚度小于其他行的子像素所连接的栅线的厚度。
118.如此，通过设置第一行、第二行的子像素所连接的栅线的横截面积小于其他行的子像素所连接的栅线的横截面积，使得第一行、第二行的子像素所连接的栅线的阻抗大于其他行的子像素所连接的栅线的阻抗，进而导致第一行、第二行的子像素在充电时开关晶体管的开启速率较慢，减小第一行、第二行的子像素的充电率；且在第一行、第二行的子像素完成充电后，断开充电的开关晶体管的关断速率较慢，导致第一行、第二行的子像素发生漏电现象，从而进一步减小第一行、第二行的子像素的充电率，进而实现第一行、第二行的子像素的充电率小于其他行的子像素的充电率。
119.在另一些实施方式中，驱动电路包括与多条栅线一一对应的多个栅极驱动电路，栅极驱动电路包括输出晶体管和输出电容，输出晶体管的第一极与时序控制器电性连接，输出晶体管的第二极与对应的一条栅线电性连接，输出电容连接在输出晶体管的控制极与第二极之间；第一行、第二行的子像素所连接的输出晶体管的沟道横截面积小于其他行的子像素所连接的输出晶体管的沟道横截面积。
120.如此，由于第一行、第二行的子像素所连接的输出晶体管的阻抗大于其他行的子像素所连接的输出晶体管的阻抗，导致第一行、第二行的子像素所连接的栅极驱动电路输出的扫描电压小于其他行的子像素所连接的栅极驱动电路输出的扫描电压，造成第一行、第二行的子像素在充电时开关晶体管的开启程度较小，以使第一行、第二行的子像素在充电时开关晶体管的源漏电流较小，进而使得第一行、第二行的子像素的充电率较小。
121.比如，设置第一行、第二行的子像素所连接的输出晶体管的沟道宽度小于其他行的子像素所连接的输出晶体管的沟道宽度；或者，设置第一行、第二行的子像素所连接的输出晶体管的沟道厚度小于其他行的子像素所连接的输出晶体管的沟道厚度。
122.在又一些实施方式中，结合上述实时方式所述，显示装置还包括升压模块和控制模块；此时，如图12所示，上述步骤s1020中的时序控制器提供数据信号和扫描信号并通过驱动电路分别至数据线和栅线包括：步骤s1023、升压模块输出第一高电平和第二高电平至控制模块，第一高电平小于第二高电平；步骤s1024、控制模块将第一高电平设置为时序控制器的第一扫描信号，并通过驱动电路依次输出至第一行、第二行的子像素所连接的栅线，以及将第二高电平设置为时序控制器的第二扫描信号，并通过驱动电路依次输出至其他行的子像素所连接的栅线。
123.如此，通过升压模块与控制模块的配合，将第一高电平作为第一行、第二行的扫描信号，并将第二高电平作为其他行的扫描信号，由于第一高电平小于第二高电平，实现对第一行、第二行扫描信号的调小，使得第一行、第二行的子像素的扫描电压小于其他行的子像素的扫描电压，如此，在第一行、第二行的子像素的开关晶体管的打开程度小于其他行子像素的开关晶体管的打开程度的情况下，实现第一行、第二行的子像素的充电率小于其他行的子像素的充电率。
124.需要说明的是，本公开实施方式中，在显示画面时，各步骤的具体过程可结合上述
所述的显示装置的具体描述，本公开实施方式对此不做限定。另外，尽管在附图中以特定顺序描述了本公开中画面的显示方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
125.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

技术特征：
1.一种显示装置，其特征在于，包括：显示面板，具有呈矩阵分布的多个子像素，以及多条栅线和多条数据线，一行的多个所述子像素的发光颜色相同，且每条所述栅线与一行的多个所述子像素电性连接，每条所述数据线与一列的多个所述子像素电性连接；驱动电路，分别与多条所述栅线、多条所述数据线电性连接；时序控制器，与所述驱动电路电性连接，且通过所述驱动电路、所述栅线和所述数据线向所述子像素充电，多个所述子像素中，第一行和第二行的所述子像素的充电率小于其他行的所述子像素的充电率。2.如权利要求1所述的显示装置，其特征在于，所述第一行、所述第二行的所述子像素所连接的栅线的横截面积小于其他行的所述子像素所连接的栅线的横截面积。3.如权利要求2所述的显示装置，其特征在于，所述第一行、所述第二行的所述子像素所连接的栅线的宽度小于其他行的所述子像素所连接的栅线的宽度。4.如权利要求1所述的显示装置，其特征在于，所述驱动电路包括与多条所述栅线一一对应的多个栅极驱动电路，所述栅极驱动电路包括输出晶体管和输出电容，所述输出晶体管的第一极与所述时序控制器电性连接，所述输出晶体管的第二极与对应的一条所述栅线电性连接，所述输出电容连接在所述输出晶体管的控制极与第二极之间；所述第一行、所述第二行的所述子像素所连接的输出晶体管的沟道横截面积小于其他行的所述子像素所连接的输出晶体管的沟道横截面积。5.如权利要求4所述的显示装置，其特征在于，所述第一行、所述第二行的所述子像素所连接的输出晶体管的沟道宽度小于其他行的所述子像素所连接的输出晶体管的沟道宽度。6.如权利要求1所述的显示装置，其特征在于，所述驱动电路包括与多条所述栅线一一对应的多个栅极驱动电路；所述显示装置还包括升压模块和控制模块，所述升压模块与所述控制模块电性连接，且所述控制模块电性连接在所述时序控制器与多个所述栅极驱动电路之间；所述升压模块用于生成第一高电平和第二高电平，且所述第一高电平小于所述第二高电平，所述控制模块用于将所述第一高电平设置为所述时序控制器的一个扫描信号，并依次输出至所述第一行、所述第二行的所述子像素所连接的栅极驱动电路，以及将所述第二高电平设置为所述时序控制器的另一个扫描信号，并依次输出至其他行的所述子像素所连接的栅极驱动电路。7.如权利要求1所述的显示装置，其特征在于，所述驱动电路包括与多条所述数据线一一对应的多个源极驱动电路；所述时序控制器包括调整模块和生成模块，所述调整模块与所述生成模块电性连接，所述生成模块与多个所述源极驱动电路电性连接；所述调整模块用于对待显示画面对应所述第一行、所述第二行的所述子像素的灰阶值进行降阶处理；所述生成模块用于将降阶处理后的灰阶值确定为所述待显示画面对应所述第一行、所述第二行的所述子像素的灰阶值，并作为数据信号传输至所述第一行、所述第二行的所述子像素所连接的源极驱动电路。
8.如权利要求7所述的显示装置，其特征在于，所述时序控制器还包括画面检测模块，所述画面检测模块与所述调整模块电性连接；所述画面检测模块用于检测待显示画面对应前n行的所述子像素的灰阶值的最大差值是否小于或等于参考数值，所述n大于或等于10；所述调整模块用于在确定所述待显示画面对应前n行的所述子像素的灰阶值的最大差值小于或等于参考数值时，对所述待显示画面对应所述第一行、所述第二行的所述子像素的灰阶值进行降阶处理。9.一种画面的显示方法，其特征在于，所述方法包括：提供显示装置，所述显示装置包括显示面板、驱动电路和时序控制器，所述显示面板具有呈矩阵分布的多个子像素，以及多条栅线和多条数据线，一行的多个所述子像素的发光颜色相同，且每条所述栅线与一行的多个所述子像素电性连接，每条所述数据线与一列的多个所述子像素电性连接，所述驱动电路分别与多条所述栅线、多条所述数据线电性连接，所述时序控制器与所述驱动电路电性连接；所述时序控制器提供数据信号和扫描信号并通过所述驱动电路分别至所述数据线和所述栅线，以控制所述显示面板上第一行和第二行的所述子像素的充电率小于其他行的所述子像素的充电率，同时驱动所述显示面板上的多个所述子像素显示画面。10.如权利要求9所述的方法，其特征在于，所述第一行、所述第二行的所述子像素所连接的栅线的横截面积小于其他行的所述子像素所连接的栅线的横截面积。11.如权利要求9所述的方法，其特征在于，所述驱动电路包括与多条所述栅线一一对应的多个栅极驱动电路，所述栅极驱动电路包括输出晶体管和输出电容，所述输出晶体管的第一极与所述时序控制器电性连接，所述输出晶体管的第二极与对应的一条所述栅线电性连接，所述输出电容连接在所述输出晶体管的控制极与第二极之间；所述第一行、所述第二行的所述子像素所连接的输出晶体管的沟道横截面积小于其他行的所述子像素所连接的输出晶体管的沟道横截面积。12.如权利要求9所述的方法，其特征在于，所述显示装置还包括升压模块和控制模块；所述时序控制器提供数据信号和扫描信号并通过所述驱动电路分别至所述数据线和所述栅线，包括：所述升压模块输出第一高电平和第二高电平至所述控制模块，所述第一高电平小于所述第二高电平；所述控制模块将所述第一高电平设置为所述时序控制器的一个扫描信号，并通过所述驱动电路依次输出至所述第一行、所述第二行的所述子像素所连接的栅线，以及将所述第二高电平设置为所述时序控制器的另一个扫描信号，并通过所述驱动电路依次输出至其他行的所述子像素所连接的栅线。13.如权利要求9所述的方法，其特征在于，所述时序控制器包括调整模块和生成模块；所述时序控制器提供数据信号和扫描信号并通过所述驱动电路分别至所述数据线和所述栅线，包括：所述调整模块对待显示画面对应所述第一行、所述第二行的所述子像素的灰阶值进行降阶处理；所述生成模块将降阶处理后的灰阶值确定为所述待显示画面对应所述第一行、所述第
二行的所述子像素的灰阶值，并作为数据信号通过所述驱动电路传输至所述数据线。14.如权利要求13所述的方法，其特征在于，所述时序控制器还包括画面检测模块，所述调整模块对所述待显示画面对应所述第一行、所述第二行的所述子像素的灰阶值进行降阶处理之前，还包括：所述画面检测模块检测所述待显示画面对应前n行的所述子像素的灰阶值的最大差值是否小于或等于参考数值，所述n大于或等于10；当所述待显示画面对应前n行的所述子像素的灰阶值的最大差值小于或等于参考数值时，执行所述调整模块对所述待显示画面对应所述第一行、所述第二行的所述子像素的灰阶值进行降阶处理的步骤。

技术总结
本公开提供了一种显示装置及画面的显示方法，涉及显示技术领域。该显示装置包括：显示面板，具有多个子像素，以及多条栅线和多条数据线，一行的多个子像素的发光颜色相同；驱动电路，分别与多条栅线、多条数据线电性连接；时序控制器，与驱动电路电性连接，且通过驱动电路、栅线和数据线向子像素充电，多个子像素中，第一行和第二行的子像素的充电率小于其他行的子像素的充电率。本公开实施方式中，在显示面板上的多个子像素显示待显示画面时，由于第一行、第二行的子像素的充电率相对较低，使得第一行、第二行的子像素的发光亮度低于其他行的子像素的发光亮度，从而减小该显示装置显示画面时前两行出现发亮的现象，提高画面显示效果。果。果。


技术研发人员：鲁思颖 赵剑 吴旺娣
受保护的技术使用者：京东方科技集团股份有限公司
技术研发日：2023.06.25
技术公布日：2023/9/13