通过对第一存储器单元和第二存储器单元进行编程来存储一个数据值的制作方法

1.本公开大体上涉及半导体存储器和方法，且更特定地说涉及通过对第一存储器单元和第二存储器单元进行编程来存储一个数据值。


背景技术：

2.存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路和/或外部可移除装置。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要功率来维持其数据，且可包含随机存取存储器(ram)、动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)等。非易失性存储器可通过在未被供电时保存所存储数据来提供永久性数据，且可包含nand快闪存储器、nor快闪存储器、只读存储器(rom)，和电阻可变存储器，例如相变随机存取存储器(pcram)、电阻性随机存取存储器(rram)、磁性随机存取存储器(mram)和可编程导电性存储器等。
3.存储器装置可用作需要高存储器密度、高可靠性和低功耗的各种电子应用的易失性和非易失性存储器。非易失性存储器可用于例如个人计算机、便携式记忆棒、固态硬盘(ssd)、数码相机、蜂窝电话、例如mp3播放器的便携式音乐播放器和影片播放器以及其它电子装置中。
4.电阻可变存储器装置可包含可基于存储元件(例如，具有可变电阻的存储器元件)的电阻状态存储数据的电阻可变存储器单元。因而，电阻可变存储器单元可被编程为通过改变存储器元件的电阻电平来存储对应于目标数据状态的数据。可通过在特定持续时间内将电场或能量源(例如正或负电脉冲(例如，正或负电压或电流脉冲))施加到电阻可变存储器单元(例如，所述单元的存储器元件)，将所述单元编程到目标数据状态(例如，对应于特定电阻状态)。可通过响应于施加的询问电压而感测到通过电阻可变存储器单元的电流，以此确定所述单元的状态。基于单元的电阻电平而变化的所感测电流可指示所述单元的状态。
5.各种存储器阵列可以各种架构组织，例如具有布置于字线层中的存储器单元(例如，电阻可变单元)的竖直柱架构，或具有位于用以存取单元的第一和第二信号线的相交点处(例如，在字线和位线的相交点处)的存储器单元(例如，电阻可变单元)的交叉点架构。一些电阻可变存储器单元可包含与存储元件(例如，相变材料、金属氧化物材料和/或可编程为不同电阻电平的一些其它材料)串联的选择元件(例如，二极管、晶体管或其它开关装置)。可称为自选择存储器单元的一些电阻可变存储器单元可包含可充当存储器单元的选择元件和存储元件的单一材料。


技术实现要素：

6.在一个方面中，本公开涉及一种用于通过对第一存储器单元和第二存储器单元进行编程来存储一个数据值的设备，所述设备包括：存储器阵列，其包含多个存储器单元，其
中所述多个存储器单元中的每一个可编程到第一数据状态、第二数据状态或第三数据状态；以及电路系统，其耦合到所述存储器阵列，其中所述电路系统经配置以：从所述多个存储器单元选择第一存储器单元和第二存储器单元，其中所述第一存储器单元和所述第二存储器单元耦合到所述存储器阵列的同一存取线；以及通过将所述第一存储器单元编程到所述第一数据状态、所述第二数据状态或所述第三数据状态且通过将所述第二存储器单元编程到所述第一数据状态、所述第二数据状态或所述第三数据状态来存储一个数据值，其中：所述一个数据值对应于所述第一存储器单元经编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态和所述第二存储器单元经编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态的组合；且所述第一存储器单元可编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态和所述第二存储器单元可编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态的两个组合无资格对应于所述一个数据值。
7.在另一方面中，本公开涉及一种用于通过对第一存储器单元和第二存储器单元进行编程来存储一个数据值的方法，所述方法包括：选择存储器装置的第一存储器单元，其中所述第一存储器单元和第二存储器单元耦合到所述存储器装置的同一存取线；以及通过将所述第一存储器单元编程到第一数据状态、第二数据状态或第三数据状态且通过将所述第二存储器单元编程到所述第一数据状态、所述第二数据状态或所述第三数据状态来存储一个数据值，其中：所述一个数据值对应于所述第一存储器单元经编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态和所述第二存储器单元经编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态的组合；且所述第一数据状态、所述第二数据状态和所述第三数据状态的两个组合无资格对应于所述一个数据值。
附图说明
8.图1是根据本公开的实施例的存储器阵列的实例的一部分的三维视图。
9.图2a示出根据本公开的实施例的与存储器单元的各种状态相关联的阈值电压分布。
10.图2b是根据本公开的实施例的对应于图2a的存储器状态的电流对电压曲线的实例。
11.图2c是根据本公开的实施例的对应于图2a的另一存储器状态的电流对电压曲线的实例。
12.图3示出根据本公开的实施例的第一存储器单元和第二存储器单元可经编程到的数据状态的表。
13.图4是根据本公开的实施例的实例设备的框图图示。
具体实施方式
14.本公开包含用于通过对第一存储器单元和第二存储器单元进行编程来存储一个数据值的设备、方法和系统。第一存储器单元和第二存储器单元可各自经编程为第一数据状态、第二数据状态或第三数据状态，且所述一个数据值可对应于第一存储器单元经编程到的第一数据状态、第二数据状态或第三数据状态和第二存储器单元经编程到的第一数据
状态、第二数据状态或第三数据状态的组合。第一存储器单元可编程到的第一数据状态、第二数据状态或第三数据状态和第二存储器单元可编程到的第一数据状态、第二数据状态或第三数据状态的两个组合无资格对应于所述一个数据值。
15.如本文进一步论述，当对例如自选存储器单元等电阻可变存储器单元执行感测操作(例如，作为读取操作的部分，区分数据状态)时，可将正电压和负电压施加于单元(例如，针对在感测操作期间具有相同存取线(字线)的存储器单元)。可为双极感测操作的部分和/或称为双极感测操作的正电压或负电压的施加可取决于存储器单元编程到的数据状态而造成存储器单元切换数据状态(例如，突返)。由于响应于感测操作的所施加电压的存储器单元切换(例如，从较高阻抗状态到较低阻抗状态)，为双极感测操作提供的功率中的一些将消耗。
16.如本文进一步论述，电阻可变存储器单元可编程到三个不同数据状态中的一个，且此类单元中的两个(例如，一对)可用以存储一个(例如，单个)数据值。本公开的实施例规定：所述对的第一存储器单元可编程到的第一数据状态、第二数据状态或第三数据状态和所述对的第二存储器单元可编程到的第一数据状态、第二数据状态或第三数据状态的两个组合无资格对应于所述一个数据值，而七个其它组合有资格对应于所述一个数据值。规定所述两个组合无资格对应于所述一个数据值可减少在为了确定(例如，读取)由所述两个单元存储的所述一个数据值而执行的双极感测操作期间消耗的功率量。
17.本公开的实施例提供所述两个无资格组合中的第一个可对应于第一存储器单元经编程到第一数据状态(例如，状态0)且第二存储器单元经编程到第一数据状态。所述两个无资格组合中的第二个可对应于第一存储器单元经编程到第二数据状态(例如，状态1)且第二存储器单元经编程到第二数据状态。与在感测操作期间存储器单元切换状态的情况下对应于其它七个有资格的组合的功率消耗相比，这两个无资格组合将对应于在感测操作期间这些存储器单元切换状态的情况下的最大功率消耗量。举例来说，对于双极感测操作的负极性部分，如果两个存储器单元经编程到第一数据状态(例如状态0)，那么两个单元可切换状态(例如，消耗功率)。并且，对于双极感测操作的正极性部分，如果两个存储器单元经编程到第二数据状态(例如状态1)，那么两个单元可切换状态(例如，消耗功率)。与其中所述对的仅一个存储器单元的状态切换的一对存储器单元相比，此双切换可消耗两倍的功率。
18.并且，提供所述两个无资格组合可基于焦耳每位来提供改进的(例如，减少的)功率消耗。举例来说，ew可被视为在对具有柱架构的存储器阵列的存储器单元执行的感测操作期间用以偏置字线的能量，且eb可被视为在感测操作期间用以偏置数位(例如，位)线的能量。因此，用以偏置两个存储器单元的能量可经确定为2ew+2eb。然而，如先前所提及规定所述两个组合是无资格的，则用以偏置两个存储器单元(由于无资格组合而含有2.62个潜在位)的每位能量等于(1/2.62)(ew+2eb)焦耳每位，而偏置两个存储器单元(由于没有无资格组合而含有3位)等于(2/3)(ew+eb)焦耳/位。这些每位能量计算的比率(2.62位/3位)提供0.57(1+eb/(ew+eb))近似为85％。考虑ew＝eb，这指示与对不具有无资格组合的存储器单元执行的感测操作相比，近似15％的改进的(例如，减少的)功率消耗。
19.如本文中所使用，“一(a/an)”或“数个”可指某事物中的一或多个，且“多个”可指此类事物中的两个或更多个。举例来说，存储器装置可以指一或多个存储器装置，且多个存
储器装置可以两指个或更多个存储器装置。另外，如本文中所使用的指定符“n”和“m”，尤其相对于图式中的附图标记，指示如此指定的数个特定特征可与本公开的数个实施例包含在一起。
20.本文中的图遵循编号定则，其中第一一或多个数字对应于图号，且剩余的数字标识图式中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。
21.图1是根据本公开的实施例的存储器阵列100(例如，三维竖直柱存储器阵列)的实例的一部分的三维视图。存储器阵列100可包含多个第一信号线(例如，第一存取线)，其可称为字线110a-0到110a-n和110b-0到110b-n，以及多个第二信号线(例如，第二存取线)，其可称为感测(例如，数位或位)线120-0到120-m。
22.图1示出多个平面102a、102b(例如，层或层级)。虽然图1中示出两个平面，但实施例不受如此限制，且可包含多于两个平面。如图1所示，平面102a、102b在z方向104上彼此分离(例如，竖直地分离)。图1进一步示出x方向106(例如，第一水平方向)和y方向108(例如，第二水平方向)。虽然在图1中未示出，但出于清楚起见且为了不混淆本公开的实施例，存储器阵列100的组件以及存储器阵列100的不同层可通过绝缘材料(例如，电介质材料)分离。
23.存储器阵列100可包含若干导电柱112-1、112-2、112-3、112-4。导电柱112-1、112-2、112-3、112-4可包括金属(或半金属)材料或例如经掺杂多晶硅材料等半导体材料等等。可利用各种类型的导电柱。举例来说，导电柱112-1、112-2、112-3、112-4可为管状的，或具有其它形状。导电柱112-1、112-2、112-3、112-4可具有例如中空中心或实心中心。
24.如图1所示，导电柱112-1、112-2、112-3、112-4中的每一个可分别经由选择元件114-1、114-2、114-3、114-4(例如，开关)耦合到感测线120-0到120-m。选择元件的实例是薄膜晶体管(tft)；然而，实施例不受如此限制。选择元件114-1、114-2、114-3、114-4可由例如栅极线116-0到116-n驱动。激活(例如，偏置)耦合到特定导电柱的选择元件可规定：可对耦合到所述特定导电柱的一或多个存储器单元执行操作(例如，感测操作或编程操作)。
25.如图1所示，存储器阵列100包含若干存储器单元125-1到125-16。存储器单元125-1到125-16中的每一个可耦合到第一信号线110中的一个。举例来说，如图1所示，存储器单元125-1到125-4耦合到第一信号线110a-0，而存储器单元125-13到125-16耦合到第一信号线110b-n。存储器单元125-1到125-16中的每一个可耦合到导电柱112中的一个。举例来说，如图1所示，存储器单元125-1和125-2耦合到导电柱112-1，而存储器单元125-15和125-16耦合到导电柱112-4。存储器单元125-1到125-16中的每一个可耦合到第二信号线120中的一个。举例来说，如图1所示，存储器单元125-1、125-2、125-5、125-6、125-9、125-10、125-13和125-14耦合到第二信号线120-0，而存储器单元125-3、125-4、125-7、125-8、125-11、125-12、125-15和125-16耦合到第二信号线120-m。存储器单元125可编程到三个不同数据状态中的一个，如本文将进一步描述。
26.此三状态编程可有用于支持复杂存储器操作，例如，机器学习应用，其中对数据进行编码且计算匹配功能或部分匹配功能(例如，汉明距离)。举例来说，此三状态编程可以高效方式支持具有许多存储向量的输入向量模式的匹配功能或部分匹配功能的计算。
27.举例来说，存储器单元125可为电阻可变存储器单元。存储器单元125可包含可编程到不同数据状态(例如，设定状态、复位状态或“t”状态)的材料。在一些实例中，存储器单元125中的每一个可包含可充当选择元件(例如，开关材料)和存储元件的处于顶部电极(例
如，顶板)与底部电极(例如，底板)之间的单一材料，使得每一存储器单元125可充当选择器装置和存储器元件。这类存储器单元可在本文中称为自选择存储器单元。举例来说，每一存储器单元可包含可由各种掺杂或未掺杂材料形成、可为或可不为相变材料和/或可或可不在读取和/或写入存储器单元期间经历相变的硫族化物材料。硫族化物材料(例如，硫族化物存储材料)可为包含元素s、se和te中的至少一种的材料或合金。硫族化物材料可包含s、se、te、ge、as、al、sb、au、铟(in)、镓(ga)、锡(sn)、铋(bi)、钯(pd)、钴(co)、氧(o)、银(ag)、镍(ni)、铂(pt)的合金。实例硫族化物材料和合金可包含(但不限于)ge-te、in-se、sb-te、ga-sb、in-sb、as-te、al-te、ge-sb-te、te-ge-as、in-sb-te、te-sn-se、ge-se-ga、bi-se-sb、ga-se-te、sn-sb-te、in-sb-ge、te-ge-sb-s、te-ge-sn-o、te-ge-sn-au、pd-te-ge-sn、in-se-ti-co、ge-sb-te-pd、ge-sb-te-co、sb-te-bi-se、ag-in-sb-te、ge-sb-se-te、ge-sn-sb-te、ge-te-sn-ni、ge-te-sn-pd或ge-te-sn-pt。实例硫族化物材料还可包括基于sag的玻璃non相变材料，例如seasge。如本文所使用的加连字符的化学组合物符号指示特定化合物或合金中包含的元素，并且旨在表示涉及所指示元素的所有化学计算量。例如，ge-te可包含gextey，其中x和y可以是任何正整数。
28.在各种实施例中，存储器单元125的阈值电压可响应于其上施加的电压差分的量值超过其阈值电压而突返。这些存储器单元可称为突返存储器单元。举例来说，存储器单元125可响应于所施加的电压差分超出阈值电压而从不导电(例如，高阻抗)状态改变(例如，突返)到导电(例如，低阻抗)状态。举例来说，存储器单元突返可指响应于存储器单元上所施加的电压差分大于存储器单元的阈值电压，存储器单元从高阻抗状态转变到较低阻抗状态。举例来说，存储器单元突返的阈值电压可称为突返事件。
29.存储器阵列100的架构可称为三维竖直柱架构，其具有多个竖直定向的(例如，竖直)导电柱和多个水平定向的(例如，水平)存取线，如图1中所图示。然而，本公开的实施例不限于图1中所说明的实例存储器阵列架构。举例来说，本公开的实施例可包含具有存储器单元(例如，电阻可变单元)的交叉点架构，所述存储器单元位于用以存取单元的第一和第二信号线的相交点处(例如，在字线和位线之间的拓扑交叉点处)。即，本公开的实施例可包含三维交叉点存储器阵列。
30.此外，在一些架构(未展示)中，可在平行于衬底的平行平面或层面上形成多个第一存取线。多个第一存取线可配置成包含多个孔以允许多个第二存取线正交于第一存取线的平面形成，使得多个第二存取线中的每一个穿过竖直对准的孔集合(例如，相对于第一存取线和水平衬底的平面垂直安置的第二存取线)。包含存储元件(例如，包含硫族化物材料的自选择存储器单元)的存储器单元可形成于第一存取线和第二存取线的交叉点处(例如，在竖直对准的孔集合中的第一存取线与第二存取线之间的空间)。以与上文所描述类似的方式，可通过选择相应存取线和施加电压或电流脉冲来操作(例如，读取和/或编程)存储器单元(例如，包含硫族化物材料的自选择存储器单元)。
31.图2a示出根据本公开的实施例的与例如图1中所说明的存储器单元125等存储器单元的各种状态相关联的阈值分布。举例来说，如图2a中所示，存储器单元可经编程到三个可能的数据状态(例如，第一数据状态0、第二状态1或第三状态t)中的一个。也就是说，图2a示出与存储器单元可编程到的三个可能的数据状态相关联的阈值电压分布。
32.在图2a中，电压vcell可对应于施加到存储器单元(例如，其上)的电压差分，例如
位线电压(vbl)与字线电压(vwl)之间的差(例如，vcell＝vbl-vwl)。阈值电压分布(例如，范围)240-1、240-2、241-1、241-2、242-t1和242-t2可表示经编程到特定状态的存储器单元的阈值电压的统计变化。图2a中所说明的分布对应于进一步结合说明与所分配数据状态相关联的突返不对称性的图2b和2c所描述的电流-电压曲线。
33.在一些实例中，特定状态中的存储器单元125的阈值电压的量值对于不同极性可为不对称的，如图2a、2b和2c中所展示。举例来说，经编程到状态0或状态1的存储器单元125的阈值电压在一个极性中可具有与相反极性中不同的量值。举例来说，在图2a中所说明的实例中，第一数据状态(例如，状态0)与量值对于负极性大于正极性的第一不对称阈值电压分布(例如，阈值电压分布241-1和241-2)相关联，且第二数据状态(例如，状态1)与量值对于正极性大于负极性的第二不对称阈值电压分布(例如，阈值电压分布240-1和240-2)相关联。在此实例中，足以致使存储器单元125突返的所施加电压量值对于一个所施加电压极性来说可不同于(例如，高于或低于)另一所施加电压极性。
34.在一些实例中，处于特定状态的存储器单元125的阈值电压的量值对于不同极性可为对称的，如图2a中所示。举例来说，经编程到状态t的存储器单元125的阈值电压在相反极性中可具有相同量值。举例来说，在图2a中说明的实例中，第三数据状态(例如，状态t)与量值针对正极性和负极性是大体上相等(例如，高)的对称阈值电压分布(例如，阈值电压分布242-t1和242-t2)相关联。在此类实例中，足以造成存储器单元125突返的施加电压量值对于不同施加电压极性可为相同的。
35.图2a示出分界电压vdm1和vdm2，其可用于确定存储器单元的状态(例如，作为读取操作的部分，区分状态)。在此实例中，vdm1是用以区分处于状态0(例如，阈值电压分布241-2中)的单元与处于状态1(例如，阈值电压分布240-2)或状态t(例如，阈值电压分布242-t2)的单元的正电压。类似地，vdm2是用以区分处于状态1(例如，阈值电压分布240-1)的单元与处于状态0(例如，阈值电压分布241-1)或状态t(例如，阈值电压分布242-t1)的单元的负电压。在图2a-2c的实例中，处于正状态1或t的存储器单元125不响应于施加vdm1而突返；处于正状态0的存储器单元125响应于施加vdm1而突返；处于负状态1的存储器单元125响应于施加vdm2而突返；且处于负状态0或t的存储器单元125不响应于施加vdm2而突返。
36.实施例不限于图2a中所展示的实例。举例来说，状态0和状态1的指示可互换(例如，分布241-1和241-2可指定为状态1且分布240-1和240-2可指定为状态0)。
37.图2b和2c是根据本公开的实施例的对应于图2a的存储器状态的电流对电压曲线的实例。因而，在此实例中，图2b和2c中的曲线对应于其中状态1在特定极性(在此实例中为正极性方向)中指定为较高阈值电压状态且其中状态0在相反极性(在此实例中为负极性方向)中指定为较高阈值电压状态的单元。如上所述，状态标示可互换，使得状态0可对应于正极性方向上的较高阈值电压状态，其中状态1对应于负方向上的较高阈值电压状态。
38.图2b和2c示出如本文中所描述的存储器单元突返。vcell可表示跨存储器单元所施加的电压。举例来说，vcell可为施加到对应于单元的顶部电极的电压减去施加到对应于单元的底部电极的电压(例如，经由相应字线和位线)。如图2b中所展示，响应于所施加正极性电压(vcell)，编程到状态1(例如，阈值电压分布240-2)的存储器单元处于不导电状态，直至vcell达到电压vtst02，此时单元转变成导电(例如，较低电阻)状态。此转变可称为突返事件，当跨单元施加的电压(在特定极性中)超出单元的阈值电压时发生所述突返事件。
因此，电压vtst02可称为突返电压。在图2b中，电压vtst01对应于编程到状态1(例如，阈值电压分布240-1)的单元的突返电压。也就是说，如图2b中所示，当vcell在负极性方向上超过vtst01时，存储器单元转变(例如，切换)到导电状态。
39.类似地，如图2c中所展示，响应于所施加负极性电压(vcell)，编程到状态0(例如，阈值电压分布241-1)的存储器单元处于不导电状态，直至vcell达到电压vtst11，此时单元突返到导电(例如，较低电阻)状态。在图2c中，电压vtst12对应于编程到状态0(例如，阈值电压分布241-2)的单元的突返电压。也就是说，如图2c中所展示，当vcell在正极性方向上超过vtst12时，存储器单元从高阻抗不导电状态突返到较低阻抗导电状态。
40.在各种情况下，突返事件可导致存储器单元切换状态。举例来说，如果将超过vtst02的vcell施加到状态1单元，那么所得突返事件可将单元的阈值电压减小到低于vdm1的电平，这将使得单元被读取为状态0(例如，阈值电压分布241-2)。因而，在数个实施例中，可使用突返事件以将单元写入到相反状态(例如，从状态1到状态0，且反之亦然)。
41.图3示出根据本公开的实施例的第一存储器单元(例如，存储器单元125-1)和第二存储器单元(例如，存储器单元125-2)可经编程到的数据状态的表。如先前论述，图3示出存储器单元(例如，存储器单元125-1、125-2)各自可编程到第一数据状态(例如，0)、第二数据状态(例如，1)或第三数据状态(例如，t)。
42.如图3中所示，列330a指示第一存储器单元(例如，存储器单元125-1)可经编程到的数据状态，且列330b指示第二存储器单元(例如，存储器单元125-2)可经编程到的数据状态。表的每一行对应于第一存储器单元和第二存储器单元可经编程到的数据状态的不同组合。
43.实施例规定：第一存储器单元(例如，存储器单元125-1，对应于列330a)和第二存储器单元(例如，存储器单元125-2，对应于列330b)可形成一对存储器单元，其可耦合到存储器阵列的同一存取线(例如，字线)。实施例规定：耦合到存储器阵列的同一存取线(例如，字线)的每一存储器单元可形成一对存储器单元。举例来说，耦合到存储器阵列的同一存取线(例如，字线)的每一特定存储器单元可与邻近(例如，沿着同一存取线)于所述特定存储器单元的一个其它存储器单元形成一对存储器单元。此外，在一些实施例中，所述一对存储器单元也可耦合到同一感测线(例如，相同导电柱)。
44.可选择第一和第二(例如，所述一对)存储器单元且通过将第一单元编程到三个数据状态中的一个且将第二单元编程到三个数据状态中的一个而用以存储一个(例如，单个)数据值。所述一个数据值可对应于第一和第二单元经编程到的数据状态组合。然而，可能的数据状态组合中的两个可无资格对应于所述一个数据值(例如，图3所示的九个数据状态组合中的仅七个可有资格对应于所述数据值)。
45.实施例规定：选择所述一对存储器单元可包含将第一电压施加到单元耦合到的同一存取线，且将第二电压施加到单元耦合到的感测线，其中第二电压的量值大于第一电压的量值。举例来说，第二电压的量值可两倍于第一电压的量值。
46.如先前所提及，第一存储器单元可编程到的第一数据状态、第二数据状态或第三数据状态和第二存储器单元可编程到的第一数据状态、第二数据状态或第三数据状态的两个组合可无资格对应于所述一个数据值。因此，第一和第二存储器单元将不经编程到这两个数据状态组合以存储所述一个数据值。然而，七个其它组合可有资格对应于所述一个数
据值，且第一和第二存储器单元可经编程到这七个组合中的一个以存储所述一个数据值。
47.行331示出可无资格对应于所述一个数据值的组合。在此组合中，对应于列330a的第一存储器单元将经编程到第二数据状态(例如，状态1)，且对应于列330b的第二存储器单元可经编程到第二数据状态(例如，状态1)。即，经编程到第二数据状态的第一和第二存储器单元可为所述两个无资格组合中的一个以对应于所述一个数据值。因此，本公开的实施例规定：第一和第二存储器单元将都不经编程到第二数据状态以存储所述一个数据值。
48.行332示出可无资格对应于所述一个数据值的组合。在此组合中，对应于列330a的第一存储器单元将经编程到第一数据状态(例如，状态0)，且对应于列330b的第二存储器单元可经编程到第一数据状态(例如，状态0)。即，经编程到第一数据状态的第一和第二存储器单元可为所述两个无资格组合中的一个以对应于所述一个数据值。因此，本公开的实施例规定：第一和第二存储器单元将都不经编程到第一数据状态以存储所述一个数据值。
49.行333示出可有资格对应于所述一个数据值的组合(例如，第一和第二存储器单元可经编程到的数据状态)。在此组合中，对应于列330a的第一存储器单元可经编程到第二数据状态(例如，状态1)，且对应于列330b的第二存储器单元可经编程到第一数据状态(例如，状态0)。
50.行334示出可有资格对应于所述一个数据值的组合。在此组合中，对应于列330a的第一存储器单元可经编程到第二数据状态(例如，状态1)，且对应于列330b的第二存储器单元可经编程到第三数据状态(例如，状态t)。
51.行335示出可有资格对应于所述一个数据值的组合。在此组合中，对应于列330a的第一存储器单元可经编程到第一数据状态(例如，状态0)，且对应于列330b的第二存储器单元可经编程到第二数据状态(例如，状态1)。
52.行336示出可有资格对应于所述一个数据值的组合。在此组合中，对应于列330a的第一存储器单元可经编程到第一数据状态(例如，状态0)，且对应于列330b的第二存储器单元可经编程到第三数据状态(例如，状态t)。
53.行337示出可有资格对应于所述一个数据值的组合。在此组合中，对应于列330a的第一存储器单元可经编程到第三数据状态(例如，状态t)，且对应于列330b的第二存储器单元可经编程到第一数据状态(例如，状态0)。
54.行338示出可有资格对应于所述一个数据值的组合。在此组合中，对应于列330a的第一存储器单元可经编程到第三数据状态(例如，状态t)，且对应于列330b的第二存储器单元可经编程到第二数据状态(例如，状态1)。
55.行339示出可有资格对应于所述一个数据值的组合。在此组合中，对应于列330a的第一存储器单元可经编程到第三数据状态(例如，状态t)，且对应于列330b的第二存储器单元可经编程到第三数据状态(例如，状态t)。
56.如先前论述，提供第一存储器单元可经编程到的第一数据状态、第二数据状态或第三数据状态和第二存储器单元可经编程到的第一数据状态、第二数据状态或第三数据状态的两个组合无资格对应于所述一个数据值，而提供有资格对应于所述一个数据值的七个其它组合可减少在为了确定(例如，读取)由所述两个单元存储的所述一个数据值而执行的感测操作(例如，双极感测操作)期间消耗的功率量。
57.实施例规定：可通过在所述两个单元已经编程之后对第一存储器单元和第二存储
器单元执行感测操作(例如，双极感测操作)而确定由所述两个单元存储的所述一个数据值。举例来说，可利用电路系统来确定(例如，读取)由所述两个单元存储的所述一个数据值。
58.实施例规定：确定由所述两个单元存储的所述一个数据值可包含将正感测电压施加到第一存储器单元和第二存储器单元，且将负感测电压施加到第一存储器单元和第二存储器单元。正电压和负电压的施加可为双极感测操作的部分和/或称为双极感测操作(例如，以确定由所述两个单元存储的所述一个数据值)。
59.如所提到，实施例规定：耦合到存储器阵列的同一存取线(例如，字线)的每一存储器单元可形成相应一对存储器单元。因此，额外存储器单元(例如，除如先前论述的第一存储器单元和第二存储器单元之外的存储器单元)可用作对(例如，具有用于每一相应对的两个相应存储器单元)以存储相应一个数据值。举例来说，耦合到同一存取线的第三存储器单元和第四存储器单元可通过将第三存储器单元和第四存储器单元编程到第一数据状态、第二数据状态或第三数据状态而各自分别存储一个数据值(例如，除由如先前论述的第一存储器单元和第二存储器单元存储的所述一个数据值之外的一个数据值)，其中如所论述，第一数据状态、第二数据状态和第三数据状态的两个组合无资格对应于由第三和第四单元存储的所述额外一个数据值。
60.图4是根据本公开的实施例的例如电子存储器系统490的实例设备的框图图示。存储器系统490可包含设备，例如存储器装置492和控制器493，例如存储器控制器(例如，主机控制器)。举例来说，控制器493可包含处理器。控制器493可耦合到例如主机，且可从主机接收命令信号(或命令)、地址信号(或地址)和数据信号(或数据)，且可将数据输出到主机。根据本公开，控制器493可执行用于通过对第一存储器单元和第二存储器单元进行编程而存储一个数据值的一或多个操作。
61.存储器装置492包含存储器单元的存储器阵列400。举例来说，存储器阵列400可包含本文所论述的存储器单元的存储器阵列中的一或多个，所述存储器阵列例如竖直柱阵列。存储器装置492可包含地址电路系统494以锁存通过i/o电路系统496在i/o连接件495上提供的地址信号。行解码器497和列解码器498可接收并解码地址信号以存取存储器阵列400。
62.存储器装置492可使用感测/缓冲器电路系统通过感测存储器阵列列中的电压和/或电流变化来感测(例如，读取)存储器阵列400中的数据，所述感测/缓冲器电路系统在一些实例中可为读取/锁存电路系统499。读取/锁存电路系统499可从存储器阵列400读取和锁存数据。感测电路系统(未图示)可包含耦合到存储器阵列400的存储器单元的若干感测放大器，其可与读取/锁存电路系统499组合操作以从目标存储器单元感测(例如，读取)存储器状态。可包含i/o电路系统496以用于通过i/o连接件495与控制器493的双向数据通信。可包含写入电路系统451以将数据写入到存储器阵列400。
63.控制电路系统453可对通过控制连接件455从控制器493提供的信号进行解码。这些信号可包含芯片信号、写入启用信号和用于控制存储器阵列400上的操作的地址锁存信号，所述操作包含数据读取和数据写入操作。
64.控制电路系统453可例如包含于控制器493中。控制器493可包含单独或组合的其它电路系统、固件、软件等。控制器493可为外部控制器(例如，在与存储器阵列400分离的裸
片中，无论是完全还是部分)或内部控制器(例如，与存储器阵列400包含在同一裸片中)。举例来说，内部控制器可为状态机或存储器定序器。
65.虽然已在本文中示出并描述了具体实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可取代所示出的具体实施例。本公开意欲涵盖本公开的数个实施例的调适或变化。应理解，以说明方式而非限制方式进行了以上描述。在查阅以上描述后，以上实施例和本文未具体描述的其它实施例的组合对于所属领域的一般技术人员来说将是显而易见的。本公开的若干实施例的范围包含其中使用上述结构和方法的其它应用。因此，本公开的数个实施例的范围应参考所附权利要求书以及此类权利要求被赋予的等同物的完整范围而确定。
66.在前述具体实施方式中，出于简化本公开的目的而将一些特征一起分组在单个实施例中。本公开的此方法不应被理解为反映本公开的所公开实施例必须比在每项权利要求中明确叙述那样使用更多特征的意图。实际上，如所附权利要求书所反映，本发明标的物在于单个所公开实施例的不到全部的特征。因此，所附权利要求书特此并入于具体实施方式中，其中每项权利要求就其自身而言作为单独实施例。

技术特征：
1.一种用于通过对第一存储器单元和第二存储器单元进行编程来存储一个数据值的设备(490)，所述设备包括：存储器阵列(100，400)，其包含多个存储器单元(125-1，125-2，125-3，125-4，125-5，125-6，125-7，125-8，125-9，125-10，125-11，125-12，125-13，125-14，125-15，125-16)，其中所述多个存储器单元中的每一个能够编程到第一数据状态、第二数据状态或第三数据状态；以及电路系统(493)，其耦合到所述存储器阵列，其中所述电路系统经配置以：从所述多个存储器单元选择第一存储器单元和第二存储器单元，其中所述第一存储器单元和所述第二存储器单元耦合到所述存储器阵列的同一存取线(110a-0到110a-n，110b-0到110b-n)；以及通过将所述第一存储器单元编程到所述第一数据状态、所述第二数据状态或所述第三数据状态且通过将所述第二存储器单元编程到所述第一数据状态、所述第二数据状态或所述第三数据状态来存储一个数据值，其中：所述一个数据值对应于所述第一存储器单元经编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态和所述第二存储器单元经编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态的组合；且所述第一存储器单元能够编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态和所述第二存储器单元能够编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态的两个组合无资格对应于所述一个数据值。2.根据权利要求1所述的设备，其中所述电路系统经配置以对所述第一存储器单元和所述第二存储器单元执行双极感测操作以确定所述一个数据值。3.根据权利要求2所述的设备，其中执行所述双极感测操作包括：将正感测电压施加到所述第一存储器单元和所述第二存储器单元；以及将负感测电压施加到所述第一存储器单元和所述第二存储器单元。4.根据权利要求1所述的设备，其中所述第一存储器单元和所述第二存储器单元沿着所述同一存取线邻近于彼此定位。5.根据权利要求1所述的设备，其中所述多个存储器单元中的耦合到所述同一存取线的每一存储器单元与所述多个存储器单元中的耦合到所述同一存取线的不同存储器单元形成一对存储器单元。6.根据权利要求1所述的设备，其中无资格对应于所述一个数据值的所述两个组合中的一个对应于所述第一存储器单元能够编程到的所述第一数据状态和所述第二存储器单元能够编程到的所述第一数据状态。7.根据权利要求1所述的设备，其中无资格对应于所述一个数据值的所述两个组合中的一个对应于所述第一存储器单元能够编程到的所述第二数据状态和所述第二存储器单元能够编程到的所述第二数据状态。8.根据权利要求1所述的设备，其中所述多个存储器单元中的每一存储器单元包括硫族化物存储材料。9.根据权利要求1所述的设备，其中所述同一存取线是字线。10.根据权利要求1所述的设备，其中从所述多个存储器单元选择所述第一存储器单元
和所述第二存储器单元包括将第一电压施加到所述存储器阵列的所述同一存取线且将第二电压施加到所述存储器阵列的感测线(120-0到120-m)，其中所述第二电压的量值大于所述第一电压的量值。11.一种用于通过对第一存储器单元和第二存储器单元进行编程来存储一个数据值的方法，所述方法包括：选择存储器装置(492)的第一存储器单元(125-1，125-2，125-3，125-4，125-5，125-6，125-7，125-8，125-9，125-10，125-11，125-12，125-13，125-14，125-15，125-16)和第二存储器单元(125-1，125-2，125-3，125-4，125-5，125-6，125-7，125-8，125-9，125-10，125-11，125-12，125-13，125-14，125-15，125-16)，其中所述第一存储器单元和第二存储器单元耦合到所述存储器装置的同一存取线(110a-0到110a-n，110b-0到110b-n)；以及通过将所述第一存储器单元编程到第一数据状态、第二数据状态或第三数据状态且通过将所述第二存储器单元编程到所述第一数据状态、所述第二数据状态或所述第三数据状态来存储一个数据值，其中：所述一个数据值对应于所述第一存储器单元经编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态和所述第二存储器单元经编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态的组合；且所述第一数据状态、所述第二数据状态和所述第三数据状态的两个组合无资格对应于所述一个数据值。12.根据权利要求11所述的方法，其中所述方法包含在对所述第一存储器单元和所述第二存储器单元进行编程之后对所述第一存储器单元和所述第二存储器单元执行感测操作以确定所述存储的一个数据值。13.根据权利要求11所述的方法，其中所述一个数据值对应于所述第一数据状态、所述第二数据状态和所述第三数据状态的七个有资格的组合中的一个。14.根据权利要求11所述的方法，其中所述方法包含通过以下操作来存储所述一个数据值：将所述第一存储器单元编程到所述第二数据状态且将所述第二存储器单元编程到所述第一数据状态；将所述第一存储器单元编程到所述第二数据状态且将所述第二存储器单元编程到所述第三数据状态；将所述第一存储器单元编程到所述第一数据状态且将所述第二存储器单元编程到所述第二数据状态；将所述第一存储器单元编程到所述第一数据状态且将所述第二存储器单元编程到所述第三数据状态；将所述第一存储器单元编程到所述第三数据状态且将所述第二存储器单元编程到所述第一数据状态；将所述第一存储器单元编程到所述第三数据状态且将所述第二存储器单元编程到所述第二数据状态；或将所述第一存储器单元编程到所述第三数据状态且将所述第二存储器单元编程到所述第三数据状态。
15.根据权利要求11所述的方法，其中所述方法包含：选择所述存储器装置的第三存储器单元(125-1，125-2，125-3，125-4，125-5，125-6，125-7，125-8，125-9，125-10，125-11，125-12，125-13，125-14，125-15，125-16)和第四存储器单元(125-1，125-2，125-3，125-4，125-5，125-6，125-7，125-8，125-9，125-10，125-11，125-12，125-13，125-14，125-15，125-16)，其中所述第三存储器单元和所述第四存储器单元耦合到所述同一存取线；以及通过将所述第三存储器单元和所述第四存储器单元编程到所述第一数据状态、所述第二数据状态或所述第三数据状态来存储额外一个数据值，其中：所述额外一个数据值对应于所述第三存储器单元经编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态和所述第四存储器单元经编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态的组合；且所述第一数据状态、所述第二数据状态和所述第三数据状态的两个组合无资格对应于所述额外一个数据值。

技术总结
公开了用于通过对第一存储器单元和第二存储器单元进行编程来存储一个数据值的设备、方法和系统。所述第一存储器单元和所述第二存储器单元可各自经编程到第一数据状态、第二数据状态或第三数据状态，且所述一个数据值可对应于所述第一存储器单元和所述第二存储器单元经编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态的组合，其中所述第一存储器单元可编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态和所述第二存储器单元可编程到的所述第一数据状态、所述第二数据状态或所述第三数据状态的两个组合无资格对应于所述一个数据值。无资格对应于所述一个数据值。无资格对应于所述一个数据值。


技术研发人员：U
受保护的技术使用者：美光科技公司
技术研发日：2023.02.16
技术公布日：2023/9/13