半导体备用单元的启动方法与流程

1.本技术案主张美国第17/691,264及17/691,932号专利申请案的优先权(即优先权日为“2022年3月10日”)，其内容以全文引用的方式并入本文中。
2.本公开关于一种半导体备用单元的启动方法。


背景技术：

3.熔丝以及电子熔丝通常使用在存储器元件中以启动半导体备用单元(或是冗余存储器胞)。熔丝以及电子熔丝可将该半导体备用单元转换为一正常电路以进行正常操作。对于目前可用的氧化物熔丝而言，其熔断电压/电流取决于制程变化，以使熔断效率随着不准确而降低。此外，目前可用的熔丝在极高电压下被熔断。因此，需要一种具有稳定且熔断电压相对较低的改良型熔丝。
4.上文的“先前技术”说明仅提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。


技术实现要素：

5.本公开的一实施例提供一种熔丝元件。该熔丝元件包括一主动区，包括：一源极区；以及一漏极区，设置在该源极区旁边；一栅极区，设置在该主动区上；以及一浅沟隔离结构，围绕该主动区。此外，该漏极区包括一端子，经配置以接收一应力电压，以便建立经由该漏极区到该源极区的一导电路径。
6.本公开的另一实施例提供一种半导体元件，包括一pmos。该pmos包括一主动区，包括：一源极区；以及一漏极区，设置在该源极区旁边；一栅极区，设置在该主动区上；以及一浅沟隔离结构，设置在该主动区周围。此外，该漏极区包括一端子，经配置以接收一第一电压，以便建立从该漏极区到该源极区的一导电路径，其中当没有外部电压施加在该栅极区上时，该导电路径保持不变。
7.本公开的另一实施例提供一种启动一半导体备用单元的方法。该方法包括提供一熔丝元件以连接到该半导体备用单元。该熔丝元件包括一主动区，包括：一源极区；以及一漏极区，设置在该源极区旁边；一栅极区，设置在该主动区上；以及一浅沟隔离结构，围绕该主动区。该方法亦包括施加一应力电压在该熔丝元件的该漏极区上；累积多个电子在该浅沟隔离结构邻近该主动区的一部分中；产生一导电路径，该导电路径经由该漏极区到该源极区，以使该熔丝元件是导电的；以及经由该熔丝元件而启动该半导体备用单元。
8.本公开提供一种具有类似于一pmos的结构的熔丝元件，以便随着制造技术的发展而可减少熔丝元件的所需面积。本公开的熔丝元件利用施加在其该漏极上的一应力信号来引起一效应以建立经过该漏极到该源极的一导电路径。在该导电路径建立时，该熔丝元件则视为已熔断。意即，无论该栅极是否经配置以为接收一控制信号，该pmos都被导通(turned on)。结果，可以在没有栅极电压的情况下产生该pmos的通道。引起此效应的该应
力信号是低于传统熔丝的应力信号。
9.上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
10.当结合图式考虑时，可以借由参考详细描述以及权利要求来获得对本公开的更完整的理解，其中相同的元件编号在整个图式中是指代类似的元件。
11.图1a及图1b是结构示意图，例示本公开一些实施例用于启动半导体备用单元的半导体元件。
12.图2a是顶视示意图，例示本公开一些实施例的半导体元件。
13.图2b是剖视示意图，例示本公开一些实施例沿图2a的剖线a-a的半导体元件。
14.图2c是剖视示意图，例示本公开一些实施例沿图2a的剖线b-b的半导体元件。
15.图3是结构示意图，例示本公开一些实施例的半导体元件。
16.图4是曲线图，例示本公开一些实施的半导体元件的栅极的电压对流经漏极的电流的曲线图。
17.图5是流程示意图，例示本公开一些实施例启动一半导体备用单元的方法。
18.其中，附图标记说明如下：
19.100：半导体元件
20.110：熔丝元件
21.110a：熔断熔元件
22.120：半导体备用单元
23.200：半导体元件
24.200a：半导体元件
25.200b：半导体元件
26.210：栅极区
27.211：接触点
28.212：金属层
29.220：漏极区
30.221：接触点
31.222：金属层
32.230：源极区
33.231：接触点
34.232：金属层
35.240：浅沟隔离结构
36.250：主动区
37.260：栅极氧化物层
38.265：氧化物层
39.300：半导体元件
40.301：导电路径
41.310：熔丝元件
42.320：半导体备用单元
43.401：线段
44.402：线段
45.500：方法
46.510：步骤
47.520：步骤
48.530：步骤
49.540：步骤
50.550：步骤
51.id：电流
[0052]vb
：电压
[0053]vd
：电压
[0054]vg
：电压
[0055]
vg：电压
[0056]vh
：相对高电压
[0057]vl
：相对低电压
具体实施方式
[0058]
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
[0059]
应当理解，当一个元件被称为“连接到(connected to)”或“耦接到(coupled to)”另一个元件时，则该初始元件可直接连接到或耦接到另一个元件，或是其他中间元件。
[0060]
应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进步性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
[0061]
本文中使用的术语仅是为了实现描述特定实施例的目的，而非意欲限制本发明。如本文中所使用，单数形式“一(a)”、“一(an)”，及“该(the)”意欲亦包括复数形式，除非上下文中另作明确指示。将进一步理解，当术语“包括(comprises)”及/或“包括
(comprising)”用于本说明书中时，该等术语规定所陈述的特征、整数、步骤、操作、元件，及/或组件的存在，但不排除存在或增添一或更多个其他特征、整数、步骤、操作、元件、组件，及/或上述各者的群组。
[0062]
应当理解，在本公开的描述中，使用的术语“大约”(about)改变本公开的成分、组成或反应物的数量，意指例如借由用于制备浓缩物或溶液的典型测量以及液体处理程序而可能发生的数量变化。再者，在测量程序中的疏忽错误、用于制造组合物或实施方法的成分的制造、来源或纯度的差异等可能会导致变化。在一方面，术语“大约”(about)是指在报告数值的10％以内。在另一个方面，术语“大约”(about)是指在报告数值的5％以内。进而，在另一方面，术语“大约”(about)是指在所报告数值的10、9、8、7、6、5、4、3、2或1％以内。
[0063]
图1a及图1b是结构示意图，例示本公开一些实施例用于启动半导体备用单元的半导体元件100。
[0064]
请参考图1a，半导体元件100包括一熔丝元件110以及一半导体备用单元120。在图1a与图1b之间的差异在于在图1b中的半导体元件100包括一熔断熔丝元件110a。在一些实施例中，半导体元件100可为一存储器、一存储器元件、一存储器晶粒或是一存储器芯片。举例来说，存储器可为一动态随机存取存储器(dram)。在一些实施例中，存储器包括一或多个存储器胞(或存储器位元/存储器区块)。在一些实施例中，存储器可包括一正常存储器胞以及一半导体备用单元(一冗余存储器胞)，该半导体备用单元是当该正常存储器胞不可用时的一备援。
[0065]
在些实施例中，该正常存储器可包括多个存储器胞的一阵列(图未示)。每一个存储器胞能够存储信息的一单个位元。在该等正常存储器胞的该阵列内的一特定位元是借由一特别地址所具体指定。类似地，每一个冗余存储器胞能够存储信息的一单个位元。在该等冗余存储器胞的该阵列内的一特定位元是借由一特别地址所具体指定。
[0066]
半导体元件100可仅包括一个冗余存储器胞120，经由熔丝元件110而与其他元件连接。在一些实施例中，熔丝元件110可具有两个端子。熔丝元件110的其中一个端子可经配置以接收相对高电压vh，同时另一个端子可耦接到具有相对低电压v
l
的一节点。
[0067]
熔丝元件110借由一熔丝电路(图未示)而可熔断。在一些实施例中，熔丝元件110可为一反熔丝。熔丝元件110可为一电子熔丝。在另一实施例中，熔丝元件110可为一氧化物熔丝。当熔丝元件110尚未被熔断/熔化时，其将具有一高电阻。熔丝元件110的电阻是高到足以断开冗余存储器胞120的连接。请参考图1b，当熔丝元件110a被熔断/熔化时，其将具有一低电阻。熔断熔丝元件110a的电阻可低到足以建立经由熔断熔丝元件110a的一导电路径，以使冗余存储器胞120可经由熔断熔丝元件110a而连接到在半导体元件100中的其他元件。
[0068]
在一些实施例中，熔丝元件110a可在一熔断操作之后被熔断，然后将冗余存储器胞120连接到在半导体元件100中的其他元件。在连接到在半导体元件100中的其他元件之后，冗余存储器胞120可当作一正常存储器胞进行工作。
[0069]
更详细地，在半导体元件100制造之后，对半导体元件100上执行多个测试以确定如果有的话，是哪个存储器胞具有缺陷。当一些正常存储器胞无法工作时，熔丝元件110可被熔断以将冗余存储器元件120切换到一正常存储器胞。因此，冗余存储器胞可交替地视为一修复电路。
[0070]
图2a是顶视示意图，例示本公开一些实施例的半导体元件200。半导体元件200可包括一熔丝元件。半导体元件200可包括一晶体管。举例来说，半导体元件200可包括一pmos。图2a显示剖线a-a以及b-b，图2b及图2c提供沿这些剖线的剖面的细节。
[0071]
请参考图2a，半导体元件200可包括一栅极区210、一漏极区220、一源极区230、一浅沟隔离结构240以及一氧化物层265。半导体元件200可包括一基底(在图2a中未示)。在一些实施例中，半导体元件200可包括一主动区250(如图2b及图2c所示)。
[0072]
在一些实施例中，主动区250可包括在半导体元件200中的一源极区230。在一些实施例中，主动区250可包括在半导体元件200中的一漏极区220。漏极区220可设置在源极区230旁边。在一些实施例中，漏极区220可与源极区230分隔开。在一些实施例中，漏极区220与源极区230可掺杂有相同掺杂物。举例来说，漏极区220与源极区230可掺杂有p型掺杂物。在一些实施例中，漏极区220可具有不同于源极区230的一面积。举例来说，漏极区220的面积可超过源极区230的面积。漏极区220可具有超过源极区230的一宽度。在另一实施例中，漏极区220可具有超过源极区230的一长度。在一些实施例中，漏极区220可具有相同于源极区230的一面积。在一实施例中，漏极区220的宽度可相同于源极区230的宽度。在一些实施例中，漏极区220的一形状可呈矩形。在一些实施例中，源极区230的形状可呈矩形。在一些实施例中，漏极区220与源极区230可垂直延伸。
[0073]
栅极区210可设置在主动区250上。在一些实施例中，栅极区210可设置在漏极区220与源极区230上。栅极区210可垂直延伸。在一些实施例中，栅极区210可呈矩形。在一些实施例中，栅极区210可设置在邻近漏极区220处。栅极区210可设置在邻近源极区230处。在一些实施例中，栅极区210可设置在漏极区220与源极区230之间。
[0074]
浅沟隔离结构240可设置在主动区250周围。意即，浅沟隔离结构240可设置在源极区230与漏极区220周围。在一些实施例中，浅沟隔离结构240可围绕主动区250。在一些实施例中，栅极区210可设置在浅沟隔离结构240上。在一些实施例中，栅极区210可跨经浅沟隔离结构240而设置。
[0075]
在一些实施例中，氧化物层265可设置在主动区250与浅沟隔离结构240之间。氧化物层265可设置在主动区250周围。意即，氧化物层265可设置在源极区230与漏极区220周围。在一些实施例中，氧化物层265可围绕主动区250。在一些实施例中，栅极区210可设置在氧化物层265上。在一些实施例中，栅极区210可跨经氧化物层265而设置。
[0076]
图2b是剖视示意图，例示本公开一些实施例沿图2a的剖线a-a的半导体元件200。图2b显示一半导体元件200a，其为图2a的半导体元件200的一剖面。半导体元件200a可包括一栅极区210、一漏极区220、一源极区230、一浅沟隔离结构240、一主动区250、一栅极氧化物层260、一氧化物层265、接触点211、221、231以及金属层212、222、232。在一些实施例中，半导体元件200a可为一pmos结构。
[0077]
请参考图2b，主动区250包括漏极区220与源极区230。在一些实施例中，主动区250可掺杂。举例来说，主动区250可掺杂有n型掺杂物。在一些实施例中，漏极区220与源极区230可掺杂有不同于主动区250的掺杂物。举例来说，漏极区220与源极区230可掺杂有p型掺杂物。
[0078]
栅极区210设置在主动区250上。在一些实施例中，栅极区210可设置在漏极区220与源极区230上。在一实施例中，栅极区210的一部分可与漏极区220的一部分重叠。在另一
实施例中，栅极区210的一部分可与源极区230的一部分重叠。在一些实施例中，栅极区210的一边缘部分可与漏极区220的一边缘部分重叠。在一些实施例中，栅极区210的一边缘部分可与源极区230的一边缘部分重叠。
[0079]
在一些实施例中，栅极氧化物层260可设置在栅极区210与主动区250之间。在一些实施例中，栅极氧化物层260可水平地设置在漏极区220与源极区230之间。栅极氧化物层260可具有大致相同于栅极区210的一宽度。在一些实施例中，栅极氧化物层260的宽度可超过栅极区210的宽度。
[0080]
在一些实施例中，栅极氧化物层260可设置在漏极区220与源极区230上。在一实施例中，栅极氧化物层260的一部分可与漏极区220的一部分重叠。在另一实施例中，栅极氧化物层260的一部分可与源极区230的一部分重叠。
[0081]
在一些实施例中，栅极氧化物层260可具有一侧表面，其与漏极区220的一侧表面呈共面。栅极氧化物层260可具有一侧表面，其与源极区230的一侧表面呈共面。意即，栅极氧化物层的宽度可相同于漏极区220与源极区230之间的距离。
[0082]
请参考图2a及图2b，浅沟隔离结构240可设置在主动区250周围。在一些实施例中，浅沟隔离结构240可围绕主动区250。浅沟隔离结构240可具有一上表面，其大致对准主动区250的一上表面。在一些实施例中，浅沟隔离结构240的上表面可与主动区250的上表面未对准。浅沟隔离结构240可与主动区250分隔开一距离。在一些实施例中，浅沟隔离结构240可与漏极区220分隔开一距离。在一些实施例中，浅沟隔离结构240可包括氮化硅(sin)的一材料或是其他适合的材料。
[0083]
氧化物层265设置在主动区250与浅沟隔离结构240之间。在一些实施例中，氧化物层265可围绕主动区250。在一些实施例中，氧化物层265的材料可类似于栅极氧化物层260的材料。在另一实施例中，氧化物层265的材料可不同于栅极氧化物层260的材料。氧化物层265可具有一上表面，其大致对准主动区250的上表面。在一些实施例中，氧化物层265的上表面可与主动区250的上表面未对准。在一些实施例中，氧化物层265可为一侧壁氧化物。侧壁氧化物设置在邻近漏极区220、源极区230或主动区250处。
[0084]
在一些实施例中，接触点211设置在栅极区210上。接触点211可具有一上宽度以及一下宽度。在一实施例中，接触点211的上宽度可相同于下宽度。在另一实施例中，接触点211的上宽度可超过下宽度。换言之，接触点211朝向栅极区210逐渐变细。
[0085]
在一些实施例中，接触点221设置在漏极区220上。接触点221可具有一上宽度以及一下宽度。在一些实施例中，接触点221的上宽度可超过下宽度。换言之，接触点221可朝向漏极区220逐渐变细。
[0086]
在一些实施例中，接触点231设置在源极区230上。接触点231可具有一上宽度以及一下宽度。在一些实施例中，接触点231的上宽度可超过下宽度。换言之，接触点231可朝向源极区230逐渐变细。
[0087]
金属层212可设置在栅极区210上。金属层212经由接触点211而电性连接到栅极区210。在一些实施例中，栅极区210经配置以接收来自金属层212的电信号(电压或电流)。在一些实施例中，可在金属层212处获得栅极区210的一电压vg。
[0088]
金属层222可设置在漏极区220上。金属层222经由接触点221而电性连接到漏极区220。在一些实施例中，漏极区220经配置以接收来自金属层222的电信号(电压或电流)。在
一些实施例中，可在金属层222处获得漏极区220的一电压vd。
[0089]
金属层232可设置在源极区230上。金属层232经由接触点231而电性连接到源极区230。在一些实施例中，源极区230经配置以接收来自金属层232的电信号(电压或电流)。在一些实施例中，可在金属层232处获得源极区230的一电压vb。
[0090]
在一些实施例中，金属层222可与金属层232齐平。在一些实施例中，金属层212可齐平于金属层222。在一些实施例中，金属层212可齐平于金属层232。意即，金属层212、222、232可大致在相同位面上。
[0091]
图2c是剖视示意图，例示本公开一些实施例沿图2a的剖线b-b的半导体元件200。图2c显示一半导体元件200b，其为图2a的半导体元件200的一剖面。半导体元件200b可包括一栅极区210、一浅沟隔离结构240、一主动区250、一栅极氧化物层260以及一氧化物层265。
[0092]
如图2c所示，栅极氧化物层260设置在氧化物层265上。在一些实施例中，栅极氧化物层260可设置在氧化物层265的一部分上。栅极氧化物层260可设置在浅沟隔离结构240上。在一些实施例中，栅极氧化物层260课设置在浅沟隔离结构240的一部分上。在一些实施例中，浅沟隔离结构240可与主动区侧向分隔开一距离。在一些实施例中，氧化物层265可填满在浅沟隔离结构240与主动区250之间。
[0093]
请往回参考图2b，漏极区220的金属层222可经配置以接收一应力电压。在一些实施例中，应力电压可具有一量值，其超过半导体元件(或pmos)200a的一操作电压。举例来说，应力电压的量值可以是操作电压的两倍以上。当pmos 200a的操作电压是-2.5v时，则应力电压可小于-5v。
[0094]
当应力电压施加在漏极区220时，多个电子累积在漏极区220，而漏极区220掺杂有n型掺杂物。在漏极区220中所累积的该等电子可导致多个电洞累积在主动区250的该部分中，而主动区250掺杂有p型掺杂物。在一些实施例中，该等电洞可累积在主动区250邻近漏极区220的该部分中。在一些实施例中，该等电洞累积在主动区250在漏极区220与源极区230之间的该部分中。由于该等电洞累积在主动区250的该部分中(如图2c所示)，因此该等电子可累积在浅沟隔离结构240的该部分中。在一些实施例中，在浅沟隔离结构240的该部分中所累积的该等电子可对应于主动区250所累积的该等电洞的该部分。因此，该等电子累积在浅沟隔离结构240邻近主动区250的部分处的该部分中，其邻近漏极区220。在一些实施例中，该等电子可累积在浅沟隔离结构240邻近漏极区220的哀部分中。
[0095]
在一些实施例中，一旦被主动区250的该部分中的该等电洞所吸引，则该等电子很容易被捕获在浅沟隔离结构240中。即使应力电压不再施加到漏极区220，该等电子仍可被捕获在浅沟隔离结构240中(如图2c所示)。因此，由于浅沟隔离结构240中被捕获的该等电子，该等电洞仍然累积在主动区250的该部分中，以便可建立经由漏极区220到源极区230的一导电路径(如图2b所示)。
[0096]
在pmos 200a的正常操作下，经由在栅极区210上所施加的一栅极电压而可建立经由漏极区220到源极区230的导电路径。反之，在浅沟隔离结构240中捕获该等电子之后，可在没有施加在栅极区上的一电压的情况下建立导电路径。pmos 200a可为在施加应力电压之前具有高电阻的一熔丝元件，其中熔丝元件尚未被熔断。在漏极区220施加应力电压以在浅沟隔离结构240中累积该等电子后，熔丝元件200a可被熔断至较低电阻。
[0097]
为了启动此效应或是为了熔断熔丝元件200，浅沟隔离结构240与主动区250必须
足够接近。举例来说，在浅沟隔离结构240与主动区250之间的距离可小于14nm，借此该等电子可轻易地被捕获在浅沟隔离结构240中。在一些实施例中，pmos 200可为一短通道元件。pmos 200的通道可位在漏极区220与源极区230之间。在一些实施例中，pmos 200的通道的一长度可为在漏极区220与源极区230之间的距离。由于较短的通道，可轻易地熔断pmos 200。举例来说，通道的长度可小于0.20μm。在一些实施例中，通道的长度可小于0.18μm。在一些实施例中，pmos 200可为一平面晶体管。
[0098]
目前可用的氧化物熔丝元件以一极高的电压熔断而击穿栅极氧化物。氧化物熔丝元件的崩溃电压可因制程变化而改变，以便降低氧化物熔丝元件的效率。本公开提供一种可以在相对低电压下熔断的熔丝元件。相较于传统的反熔丝，本公开的熔丝元件需要缩减的面积。
[0099]
图3是结构示意图，例示本公开一些实施例的半导体元件300。半导体元件300包括一熔丝元件310以及一半导体备用单元320。在一些实施例中，半导体备用单元320可对应于在图1a及图1b中的半导体备用单元120。
[0100]
在一些实施例中，熔丝元件310可为所述的熔丝元件200。熔丝元件310可具有一栅极端子、一漏极端子以及一源极端子。在一些实施例中，半导体备用单元320可电性连接到熔丝元件310的源极端子。熔丝元件310的栅极端子、漏极端子以及源极端子可经配置以接收电压或电流。在一些实施例中，源极端子可经配置以接收一电源信号(power signal)。当熔丝元件310尚未熔断时，半导体备用单元320因经过其间的电流不足而无法启动。在熔丝元件310熔断之前，熔丝元件310具有一高电阻漏极端子与源极端子。因此，半导体备用单元320则视为断开连接。
[0101]
为了启动熔丝元件310，应力信号vb(电压或电流)可施加在熔丝元件310的漏极端子上。因此，多个电子累积在熔丝元件310的浅沟隔离结构的一部分中，以便可产生经过漏极端子与源极端子的导电路径301。换言之，熔断熔丝元件310可为导电的。在熔丝元件310熔断之后，其具有经由漏极端子到源极端子的一导电路径301，因此可启动半导体备用单元320。
[0102]
图4是曲线图，例示本公开一些实施的半导体元件的栅极的电压vg对流经漏极的电流id的曲线图。请参考图4，x轴表示以任意单位(a.u.)在图3中的熔丝元件310的栅极的电压vg。y轴表示以任意单位(a.u.)经过图3中的熔丝元件310的漏极的电流id。线段401表示未熔断的熔丝元件310当作一正常pmos进行操作。依据线段401，未熔断的熔丝元件310可具有随着电压vg降低而经过漏极(从源极到漏极)增加的电流id，其中降低的电压意味着更大的电压量值。线段402显示熔断的熔丝元件310是导电的，即使它没有施加在其栅极上的电压。依据线段402，当电压vg为零时，熔断的熔丝元件310具有经过漏极区的电流id。
[0103]
图5是流程示意图，例示本公开一些实施例启动一半导体备用单元的方法500。在一些实施例中，此方法可在图3中的半导体元件300上实现。方法500可使用在启动如图3所示的一半导体备用单元320。在一些实施例中，启动一存储器的一半导体备用单元的方法500可包括步骤510、520、530、540以及550。
[0104]
为了更好地理解，方法500可以参考图2a到图2c以及图3中所示的半导体元件(熔丝元件或pmos)200/200a/200b/310来进行描述。
[0105]
在步骤510中，可提供一熔丝元件在一存储器中。该熔丝元件可连接到该半导体备
用单元(冗余存储器胞或位元)。在一些实施例中，熔丝元件200/200a/200b可包括一主动区、一栅极区以及一浅沟隔离结构，该栅极区设置在该主动区上，该浅沟隔离结构围绕该主动区。在一些实施例中，该主动区包括一源极区以及一漏极区，该漏极区设置在该源极区旁边。
[0106]
在步骤520中，一应力电压可施加在该熔丝元件的该漏极区上。该应力电压的细节在前面已经提供，因此为了清楚起见，则在此予以省略。
[0107]
在步骤s530中，多个电子累积在该浅沟隔离结构邻近该漏极区的一部分中。如图2b及图2c所示，由于该应力电压施加在该漏极区上，因此该等电子可累积在该浅沟隔离结构邻近该主动区与该漏极区的该部分中。
[0108]
在步骤540中，可经由该熔丝元件的该漏极区与该源极区而产生一导电路径，以使该熔丝元件可为导电的。依据与图2b及图2c相关的描述，在该浅沟隔离结构的该部分中累积该等电子的情况下，该熔丝元件可具有经由该漏极区到该源极区的一导电路径。换言之，可产生该pmos的通道以响应在该浅沟隔离结构中所捕获的该等电子。
[0109]
在步骤550中，可经由熔断熔丝元件310而启动半导体备用单元320。在一些实施例中，半导体备用单元320可经由熔断熔丝元件310而电性连接到其他元件。意即，半导体备用单元320可从冗余切换到正常。
[0110]
本公开的一实施例提供一种熔丝元件。该熔丝元件包括一主动区，包括：一源极区；以及一漏极区，设置在该源极区旁边；一栅极区，设置在该主动区上；以及一浅沟隔离结构，围绕该主动区。此外，该漏极区包括一端子，经配置以接收一应力电压，以便建立经由该漏极区到该源极区的一导电路径。
[0111]
本公开的另一实施例提供一种半导体元件，包括一pmos。该pmos包括一主动区，包括：一源极区；以及一漏极区，设置在该源极区旁边；一栅极区，设置在该主动区上；以及一浅沟隔离结构，设置在该主动区周围。此外，该漏极区包括一端子，经配置以接收一第一电压，以便建立从该漏极区到该源极区的一导电路径，其中当没有外部电压施加在该栅极区上时，该导电路径保持不变。
[0112]
本公开的另一实施例提供一种启动一半导体备用单元的方法。该方法包括提供一熔丝元件以连接到该半导体备用单元。该熔丝元件包括一主动区，包括：一源极区；以及一漏极区，设置在该源极区旁边；一栅极区，设置在该主动区上；以及一浅沟隔离结构，围绕该主动区。该方法亦包括施加一应力电压在该熔丝元件的该漏极区上；累积多个电子在该浅沟隔离结构邻近该主动区的一部分中；产生一导电路径，该导电路径经由该漏极区到该源极区，以使该熔丝元件是导电的；以及经由该熔丝元件而启动该半导体备用单元。
[0113]
本公开提供一种具有类似于一pmos的结构的熔丝元件，以便随着制造技术的发展而可减少熔丝元件的所需面积。本公开的熔丝元件利用施加在其该漏极上的一应力信号来引起一效应以建立经过该漏极到该源极的一导电路径。在该导电路径建立时，该熔丝元件则视为已熔断。意即，无论该栅极是否经配置以为接收一控制信号，该pmos都被导通(turned on)。换言之，可以在没有栅极电压的情况下产生该pmos的通道。引起此效应的该应力信号是低于传统熔丝的应力信号。
[0114]
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且
以其他制程或其组合替代上述的许多制程。
[0115]
再者，本技术案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤包含于本技术案的权利要求内。

技术特征：
1.一种半导体备用单元的启动方法，包括：连接一熔丝元件到一半导体备用单元，其中该熔丝元件包括：一主动区，包括：一源极区；以及一漏极区，设置在该源极区旁边；一栅极区，设置在该主动区上；以及一浅沟隔离结构，围绕该主动区；施加一应力电压在该熔丝元件的该漏极区上；累积多个电子在该浅沟隔离结构邻近该主动区的一部分中；以及产生一导电路径，该导电路径经由该漏极区到该源极区，以使该熔丝元件是导电的；以及经由该熔丝元件而启动该半导体备用单元。2.如权利要求1所述的半导体备用单元的启动方法，其中该熔丝元件包括一pmos。3.如权利要求2所述的半导体备用单元的启动方法，其中该pmos是一短通道元件，该短通道元件具有小于0.2μm的一通道长度。4.如权利要求2所述的半导体备用单元的启动方法，其中该应力电压具有一量值，该量值大于该pmos的一操作电压的两倍。5.如权利要求1所述的半导体备用单元的启动方法，其中该应力电压具有一量值，该量值大于5v。6.如权利要求1所述的半导体备用单元的启动方法，其中该浅沟隔离结构与该主动区侧向分隔开一距离。7.如权利要求6所述的半导体备用单元的启动方法，其中在该浅沟隔离结构与该主动区之间的该距离小于14nm。8.如权利要求6所述的半导体备用单元的启动方法，还包括一氧化物层，填满在该浅沟隔离结构与该主动区之间。9.如权利要求1所述的半导体备用单元的启动方法，其中当没有外部电压施加在该栅极区上时，该导电路径保持不变。10.如权利要求1所述的半导体备用单元的启动方法，其中该浅沟隔离结构包括氮化硅的一材料。11.如权利要求1所述的半导体备用单元的启动方法，还包括一栅极氧化物层，设置在该栅极区与该主动区之间。

技术总结
本公开提供一种半导体备用单元的启动方法。该启动方法包括：连接一熔丝元件到一半导体备用单元。该熔丝元件包括一主动区，包括：一源极区；以及一漏极区，设置在该源极区旁边；一栅极区，设置在该主动区上；以及一浅沟隔离结构，围绕该主动区。该方法亦包括施加一应力电压在该熔丝元件的该漏极区上；累积多个电子在该浅沟隔离结构邻近该主动区的一部分中；产生一导电路径，该导电路径经由该漏极区到该源极区，以使该熔丝元件是导电的；以及经由该熔丝元件而启动该半导体备用单元。元件而启动该半导体备用单元。元件而启动该半导体备用单元。


技术研发人员：陈奕儒 饶瑞修
受保护的技术使用者：南亚科技股份有限公司
技术研发日：2023.02.01
技术公布日：2023/9/13