印刷电路板和包括该印刷电路板的半导体封装件的制作方法

印刷电路板和包括该印刷电路板的半导体封装件
1.本技术要求于2022年3月14日在美国专利商标局提交的第63/319,575号美国专利申请和于2022年9月28日提交的第17/954,603号美国专利申请的优先权的权益，其公开内容通过引用全部包含于此。
技术领域
2.本公开涉及一种印刷电路板和包括该印刷电路板的半导体封装件。


背景技术：

3.随着服务器产品的cpu和gpu核的数量迅速增加，已经广泛使用有效地增加核的数量的片分割技术(die-splitting technique)。此外，随着对包括高带宽存储器(hbm)的封装件的需求的增加，用于将具有精细的电路线宽的片与片连接的技术变得必要。为了满足这些技术要求，已经开发了嵌入硅桥接件的技术和使用硅中介件的技术，但是由于价格和复杂的组装工艺，其商业化存在限制。例如，嵌入硅桥接件的技术可能具有对准问题(因为当多个片彼此连接时硅桥接件的对准不同)，并且基板的其上安装有片的前表面上可能发生起伏，从而可能存在封装良率的问题。此外，使用硅中介件的技术昂贵并且制造硅中介件的工艺复杂。


技术实现要素：

4.本公开的一方面在于提供一种印刷电路板以及包括该印刷电路板的半导体封装件，该印刷电路板可解决随着将要安装的半导体芯片的数量增加而可能累积的与互连相关的对准问题。
5.本公开的另一方面在于提供一种印刷电路板以及包括该印刷电路板的半导体封装件，该印刷电路板的其上安装有半导体芯片的前表面的平坦度可以是优异的，使得可提高封装良率。
6.根据本公开的一方面，可通过如下方法制造印刷电路板：预先制造包括彼此分离的多个连接区域的互连结构，将预先制备的互连结构的一部分或全部转移到载体上，通过堆积工艺在其上形成基板结构。
7.根据本公开的一方面，一种印刷电路板包括：基板结构，包括第一绝缘材料、设置在所述第一绝缘材料上或所述第一绝缘材料中的多个第一布线层以及设置在所述第一绝缘材料中的多个第一过孔层；以及互连结构，包括第二绝缘材料、设置在所述第二绝缘材料上或所述第二绝缘材料中的多个第二布线层以及设置在所述第二绝缘材料中的一个或更多个第二过孔层。所述互连结构设置在所述基板结构的上侧上。所述互连结构包括第一连接区域和第二连接区域。所述第一连接区域和所述第二连接区域在所述互连结构中彼此间隔开并且彼此不连接。
8.根据本公开的一方面，一种半导体封装件包括：印刷电路板，包括基板结构和设置在所述基板结构的上侧上的互连结构，其中，所述互连结构包括第一连接区域和第二连接
区域，所述第一连接区域和所述第二连接区域中的每个包括布线层和过孔层，并且所述第一连接区域和所述第二连接区域在所述互连结构中彼此间隔开并且彼此不连接；第一半导体芯片，安装在所述印刷电路板上；第二半导体芯片，安装在所述印刷电路板上并通过所述第一连接区域连接到所述第一半导体芯片；以及第三半导体芯片，安装在所述印刷电路板上并通过所述第二连接区域连接到所述第一半导体芯片。
9.根据本公开的一方面，一种印刷电路板包括：基板结构，包括第一绝缘材料、设置在所述第一绝缘材料上或所述第一绝缘材料中的多个第一布线层以及设置在所述第一绝缘材料中的多个第一过孔层；以及互连结构，包括第二绝缘材料、设置在所述第二绝缘材料上或所述第二绝缘材料中的多个第二布线层以及设置在所述第二绝缘材料中的一个或更多个第二过孔层。所述第二绝缘材料的最上部的侧表面与所述第一绝缘材料接触。所述多个第一过孔层中的一个或更多个过孔从所述多个第二布线层中的一个第二布线层延伸。所述第一绝缘材料和所述第二绝缘材料提供所述印刷电路板的最外表面的部分。
附图说明
10.通过以下结合附图的详细描述，将更清楚地理解本公开的以上和其他方面、特征和优点，在附图中：
11.图1是示出电子装置系统的示例的框图；
12.图2是示出电子装置的示例的立体图；
13.图3是示出其中球栅阵列(bga)封装件安装在电子装置的主板上的示例的截面图；
14.图4是示出其中硅中介件封装件安装在主板上的示例的截面图；
15.图5是示出其中有机中介件封装件安装在主板上的示例的截面图；
16.图6是示出印刷电路板的示例的截面图；
17.图7a至图7h是示出制造图6的印刷电路板的工艺的示例的视图；
18.图8是示出半导体封装件的示例的截面图；
19.图9是示出印刷电路板的另一示例的截面图；
20.图10a至图10h是示出制造图9的印刷电路板的工艺的示例的视图；以及
21.图11是示出半导体封装件的另一示例的截面图。
具体实施方式
22.在下文中，将参照附图如下描述本公开的实施例。
23.图1是示出电子装置系统的示例的框图。
24.参照图1，电子装置1000中可容纳有主板1010。芯片相关组件1020、网络相关组件1030和其他组件1040等可物理连接和/或电连接到主板1010。这些组件可通过各种信号线1090连接到下面将要描述的其他电子组件。
25.芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(dram))、非易失性存储器(例如，只读存储器(rom))或闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(cpu))、图形处理器(例如，图形处理单元(gpu))、数字信号处理器、密码处理器、微处理器或微控制器等；以及逻辑芯片，诸如模数转换器(adc)或专用集成电路(asic)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片
相关组件。此外，芯片相关组件1020可彼此组合。
26.网络相关组件1030可包括与诸如以下的协议兼容或根据诸如以下的协议操作的组件：无线保真(wi-fi)(电气与电子工程师协会(ieee)802.11系列等)、全球微波接入互操作性(wimax)(ieee802.16系列等)、ieee802.20、长期演进(lte)、演进数据优化(ev-do)、高速分组接入+(hspa+)、高速下行链路分组接入+(hsdpa+)、高速上行链路分组接入+(hsupa+)、增强型数据速率gsm演进(edge)、全球移动通信系统(gsm)、全球定位系统(gps)、通用分组无线服务(gprs)、码分多址(cdma)、时分多址(tdma)、增强型数字无绳电信(dect)、蓝牙、第三代移动通信技术(3g)协议、第四代移动通信技术(4g)协议和第五代移动通信技术(5g)协议以及在上述协议之后指定的任何其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括与各种其他无线标准或协议或者有线标准或协议兼容或者根据各种其他无线标准或协议或者有线标准或协议操作的组件。另外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
27.其他组件1040可包括高频率电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(ltcc)组件、电磁干扰(emi)滤波器、多层陶瓷电容器(mlcc)等。然而，其他组件1040不限于此，而是还包括用于各种其他目的的无源组件等。另外，其他组件1040可与芯片相关组件1020和/或网络相关组件1030一起彼此组合。
28.根据电子装置1000的类型，电子装置1000可包括物理连接和/或电连接到主板1010或者不物理连接和/或不电连接到主板1010的其他电子组件。例如，其他电子组件可包括相机1050、天线1060、显示器1070和电池1080。然而，其他电子组件不限于此，而是可包括音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(cd)驱动器、数字通用盘(dvd)驱动器等。根据电子装置1000的类型，电子装置1000还可包括用于各种目的的其他电子组件。
29.电子装置1000可以是智能电话、个人数字助理(pda)、数字摄像机、数码相机、网络系统、计算机、监视器、平板pc、膝上型pc、上网本pc、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而是可以是能够处理数据的任何其他电子装置。
30.图2是示出电子装置的示例的立体图。
31.参照图2，半导体封装件可出于各种目的用在如上所述的各种电子装置1000中。例如，主板1110可容纳在智能电话1100的主体中，并且各种电子组件1120可物理连接和/或电连接到主板1110。另外，可物理连接和/或电连接到主板1110或者可不物理连接和/或不电连接到主板1110的其他电子组件(诸如相机模块1130和/或扬声器1140)可容纳在智能电话1100的主体中。电子组件1120中的一部分可以是芯片相关组件，例如组件封装件1121，但不限于此。组件封装件1121可以是包括有源组件和/或无源组件的电子组件表面安装在其上的印刷电路板的形式。可选地，组件封装件1121可以是有源组件和/或无源组件嵌在其中的印刷电路板的形式。电子装置不必局限于智能电话1100，而是可以是如上所述的其他电子装置。
32.包括中介件的半导体封装件
33.通常，半导体芯片可具有集成在其中的大量微电子电路，但是半导体芯片本身可能不能用作成品半导体产品，并且半导体芯片很可能被外部物理或化学冲击损坏。因此，可封装半导体芯片并在封装状态下在电子装置中使用半导体芯片来代替按原样使用半导体
芯片。
34.在电连接方面，因为半导体芯片的电路宽度和电子装置的主板的电路宽度可能存在差异，因此半导体封装可能是必要的。具体地，在半导体芯片的情况下，连接焊盘的尺寸和连接焊盘之间的间隔可非常精细，而在用于电子装置的主板的情况下，组件安装焊盘的尺寸和组件安装焊盘之间的间隔可相对大于半导体芯片的连接焊盘的尺寸和连接焊盘之间的间隔。因此，可能难以将半导体芯片直接安装在这样的主板上，并且可能需要用于缓解半导体芯片和主板之间的电路宽度差异的封装技术。
35.在下文中，将参照附图更详细地描述通过这样的封装技术制造的包括中介件的半导体封装件。
36.图3是示出其中bga封装件安装在电子装置的主板上的示例的截面图。
37.对于专用集成电路(asic)，诸如半导体芯片中的图形处理单元(gpu)，由于每个芯片的价格可相对高，因此以高良率执行封装可能是重要的。为此，在安装半导体芯片之前，可制备可使数千到数十万个连接焊盘重新分布的球栅阵列(bga)基板2210，随后可使用表面安装技术(smt)将诸如gpu2220的昂贵的半导体芯片安装并封装在bga基板2210上，并且可最终安装在主板2110上。
38.此外，在gpu2220的情况下，可能需要减少与存储器(诸如高带宽存储器(hbm))的信号路径，为此，半导体芯片(诸如hbm2240)可安装在中介件2230上并被封装，并且半导体芯片可以以层叠封装(pop，package on package)的形式被层压在安装有gpu2220的封装件上。然而，在这种情况下，器件的厚度可能过度增加，并且也可能在减少信号路径方面存在限制。
39.图4是示出其中硅中介件封装件安装在主板上的示例的截面图。
40.为了解决上述问题，可考虑使用中介件技术制造包括有机中介件的半导体封装件2310，该中介件技术用于将诸如gpu2220的第一半导体芯片和诸如hbm2240的第二半导体芯片并排表面安装在硅中介件2250上并封装半导体芯片。在这种情况下，具有数千到数十万个连接焊盘的gpu2220和hbm2240可通过硅中介件2250重新分布，并且可通过减少的路径彼此电连接。此外，当包括硅中介件2250的半导体封装件2310再次安装在bga基板2210上并被重新分布时，半导体封装件2310可最终安装在主板2110上。
41.然而，在硅中介件2250的情况下，可能难以形成硅通孔(tsv)，并且制造成本可能也高，这可能不利于实现大面积和降低成本。
42.图5是示出其中有机中介件封装件安装在主板上的示例的截面图。
43.为了解决上述问题，可考虑使用有机中介件2260来替代硅中介件2250。例如，可考虑使用中介件技术(用于将诸如gpu2220的第一半导体芯片和诸如hbm2240的第二半导体芯片并排表面安装在有机中介件2260上并封装半导体芯片)制造包括有机中介件2260的半导体封装件2320。在这种情况下，具有数千到数十万个连接焊盘的gpu2220和hbm2240可通过有机中介件2260重新分布，并且可通过减少的路径彼此电连接。此外，通过在bga基板2210上再次安装包括有机中介件2260的半导体封装件2320并使其重新分布，可最终将半导体封装件2320安装在主板2110上，这可有利于实现大面积和降低成本。
44.然而，在使用有机中介件2260的情况下，半导体芯片(诸如gpu 2220和hbm 2240)需要安装在有机中介件2260上，并且需要再次安装在bga基板2210上，工艺可能变得复杂，
并且封装良率可能降低。
45.包括互连结构和半导体封装件的印刷电路板
46.图6是示出印刷电路板的示例的截面图。
47.参照附图，根据示例的印刷电路板100a可包括基板结构110a和互连结构120a，基板结构110a包括第一绝缘材料111a、设置在第一绝缘材料111a上或第一绝缘材料111a中的多个第一布线层112a和设置在第一绝缘材料111a中的多个第一过孔层113a，互连结构120a设置在基板结构110a的上侧并包括第二绝缘材料121、设置在第二绝缘材料121上或第二绝缘材料121中的多个第二布线层122以及设置在第二绝缘材料121中的一个或更多个第二过孔层123。如图6中所示，多个第一过孔层113a中的一个或更多个过孔可与多个第二布线层122中的一个接触并从其延伸，以使基板结构110a与互连结构120a彼此电连接。
48.在这种情况下，互连结构120a可包括第一连接区域i1和第二连接区域i2，并且第一连接区域i1和第二连接区域i2可在互连结构120a中彼此间隔开并且可不彼此连接。第一连接区域i1和第二连接区域i2中的每个可包括布线层和过孔层。例如，第一连接区域i1和第二连接区域i2可分别包括多个第二布线层122的不同部分以及一个或更多个第二过孔层123的不同部分。
49.如上所述，根据示例的印刷电路板100a可包括彼此分离的多个连接区域i1和i2，使得可解决随着安装的半导体芯片的数量增加而可能累积的与互连相关的对准问题。此外，由于具有这样的结构的互连结构120a设置在基板结构110a的上侧，因此互连结构120a可提供基板的最外安装表面，因此，安装半导体芯片的前表面的平坦度可以是优异的，这可有效地提高封装良率。
50.此外，互连结构120a可嵌在基板结构110a的上侧中。例如，第二绝缘材料121的上表面可从第一绝缘材料111a的上表面暴露，并且第二绝缘材料121的下表面和侧表面中的每个的至少一部分可被第一绝缘材料111a覆盖。例如，第二绝缘材料121在平面上的面积(即，平面面积)可小于第一绝缘材料111a的平面面积。在这种情况下，由于可减小互连结构120a的面积，因此在良率方面可更有利。根据本公开的实施例，第二绝缘材料121的上表面可与第一绝缘材料111a的上表面可彼此共面。
51.此外，互连结构120a可具有比基板结构110a的电路密度高的电路密度。例如，包括在多个第二布线层122中的布线的平均节距可小于包括在多个第一布线层112a中的布线的平均节距。节距可通过用扫描显微镜使印刷电路板100a的切割截面成像来测量，并且平均节距可以是在五个任意点处测量的布线之间的节距的平均值。此外，多个第二布线层122之间的平均层间绝缘距离可小于多个第一布线层112a之间的平均层间绝缘距离。也可通过用扫描显微镜使印刷电路板100a的切割截面成像来测量层间绝缘距离，并且平均层间绝缘距离可以是在五个任意点处测量的相邻布线层之间的层间绝缘距离的平均值。也就是说，包括在多个第二布线层122中的布线可以是高密度电路，该高密度电路的线/间隔(l/s)比包括在多个第一布线层112a中的布线的线/间隔小。作为示例，包括在第一连接区域i1和第二连接区域i2中的每个中的布线的线/间隔可以是大约2μm/2μm，但其示例实施例不限于此。因此，以上构造对于片到片互连可以是有效的。
52.此外，互连结构120a可具有嵌入式迹线基板(ets)结构。例如，设置在多个第二布线层122的最上侧的第二布线层122可嵌在第二绝缘材料121的上侧中，使得其上表面可从
第二绝缘材料121的上表面暴露。当互连结构120a如上以无芯基板的形式形成时，具有精细节距的布线设计可以是可行的。此外，与硅桥接件相比，互连结构120a的制造成本可相对低，并且可简化工艺。
53.此外，互连结构120a的第二绝缘材料121可包括有机绝缘材料。例如，互连结构120a可以是有机桥接件。因此，与硅桥接件不同，即使当互连结构120a设置在基板结构110a的上侧上时，也几乎不会发生由于热膨胀系数(cte)失配引起的可靠性问题。此外，可降低用于形成互连结构120a的工艺难度和成本。可使用光可成像电介质(pid)作为用于形成微电路的有机绝缘材料，但其示例实施例不限于此。
54.在下文中，将参照附图更详细地描述根据示例的印刷电路板100a的组件。
55.基板结构110a可包括第一绝缘材料111a、设置在第一绝缘材料111a上或第一绝缘材料111a中的多个第一布线层112a以及设置在第一绝缘材料111a中的多个第一过孔层113a。如果需要，可进一步包括设置在第一绝缘材料111a下方并具有多个开口的钝化层114，该多个开口用于分别使多个第一布线层112a中的最下面的布线层112d的至少一部分敞开。此外，基板结构110a可实现为无芯基板结构，但其示例实施例不限于此，并且基板结构110a也可实现为芯基板结构。
56.第一绝缘材料111a可包括覆盖互连结构120a的第一绝缘层111a、层压在第一绝缘层111a下方的多个第二绝缘层111b以及层压在第二绝缘层111b的下侧的多个第三绝缘层111c。多个第二绝缘层111b和多个第三绝缘层111c的数量不限于任何特定示例，并且可多于或少于附图中所示的示例，例如，第一绝缘材料111a可包括至少一个第二绝缘层111b且包括至少一个第三绝缘层111c。要素之间的边界可彼此区分，或者如果需要，也可彼此不区分。例如，包括基本相同的绝缘材料的绝缘层之间的边界可能是模糊的，但是包括不同绝缘材料的绝缘层之间的边界可能更容易区分。然而，其示例实施例不限于此，并且边界可以是清楚的，而与绝缘材料无关。
57.第一绝缘层111a、多个第二绝缘层111b和多个第三绝缘层111c中的每个可包括绝缘材料。可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者热固性树脂或热塑性树脂与诸如二氧化硅的无机填料混合的材料、或热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(玻璃布、玻璃织物)的芯材料中的材料(例如，味之素堆积膜(abf)、半固化片等)作为绝缘材料，但是其示例实施例不限于此。作为示例，尽管不限于此，但第一绝缘层111a中的每个和多个第二绝缘层111b中的每个可包括abf，并且多个第三绝缘层111c中的每个可包括半固化片，但其示例实施例不限于此。第一绝缘层111a可与第二绝缘材料121一起提供印刷电路板100a的最外安装表面。多个第二绝缘层111b和多个第三绝缘层111c可为基板结构110a提供堆积绝缘层。多个第三绝缘层111c可为基板结构110a提供更大的刚性。
58.第一绝缘层111a和多个第二绝缘层111b可包括基本相同的绝缘材料。基本相同的绝缘材料可具有相同的品牌名称。多个第三绝缘层111c可包括与以上材料不同的绝缘材料。例如，多个第三绝缘层111c中的每个可包括诸如玻璃纤维的芯材料，而多个第二绝缘层111b和第一绝缘层111a中的每个可不包括诸如玻璃纤维的芯材料。据此，第一绝缘层111a和多个第二绝缘层111b可称为“上部绝缘层”，多个第三绝缘层111c可称为“下部绝缘层”，且上部绝缘层包括至少两个绝缘层，下部绝缘层包括至少一个绝缘层。作为示例，尽管不限
于此，但多个第三绝缘层111c中的每个的弹性模量可大于多个第二绝缘层111b和第一绝缘层111a中的每个的弹性模量。弹性模量可指应力和应变的比，并且作为测量方法，弹性模量可通过例如jis c-6481、ks m3001、ks m527-3、astm d882中规定的标准拉伸试验来测量，但其示例实施例不限于此。
59.多个第一布线层112a可包括：1-1布线层112a，嵌在第一绝缘层111a的上侧中并且其上表面从第一绝缘层111a的上表面暴露；1-2布线层112b，设置在第一绝缘层111a的下表面上；多个1-3布线层112c，设置在多个第二绝缘层111b中的每个的下表面上；以及多个1-4布线层112d，设置在多个第三绝缘层111c中的每个的下表面上。1-1布线层112a可围绕第二绝缘材料121设置。多个1-3布线层112c的数量和多个1-4布线层112d的数量不限于任何特定示例，并且可比附图中所示的示例多或比附图中所示的示例少。
60.1-1布线层112a、1-2布线层112b、多个1-3布线层112c和多个1-4布线层112d中的每个可包括金属材料。金属材料可包括铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金。1-1布线层112a可包括电解镀层(或电解镀铜)。1-2布线层112b、多个1-3布线层112c和多个1-4布线层112d中的每个可包括无电镀层(或化学镀铜)和电解镀层(或电解镀铜)。如果需要，多个第一布线层112a还可包括铜箔。1-1布线层112a、1-2布线层112b、多个1-3布线层112c和多个1-4布线层112d中的每个可根据相应层的设计执行各种功能。例如，可包括接地图案、电力图案和信号图案。这里，信号图案可包括除了接地图案和电力图案之外的各种信号图案，例如，数据信号图案。这些图案中的每个可包括线图案、平面图案和/或焊盘图案。表面处理层可形成在1-1布线层112a的暴露的上表面上。
61.多个第一过孔层113a可包括：1-1过孔层113a，穿过第一绝缘层111a并将1-1布线层112a电连接到1-2布线层112b；1-2过孔层113b，穿过多个第二绝缘层111b中的每个并将1-2布线层112b电连接到多个1-3布线层112c；以及1-3过孔层113c，穿过多个第三绝缘层111c中的每个并将多个1-3布线层112c电连接到多个1-4布线层112d中的每个。多个1-2过孔层113b的数量和多个1-3过孔层113c的数量不限于任何特定示例，并且可比附图中所示的示例多或比附图中所示的示例少。
62.1-1过孔层113a、多个1-2过孔层113b和多个1-3过孔层113c中的每个可包括金属材料。金属材料可包括铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金。1-1过孔层113a、多个1-2过孔层113b和多个1-3过孔层113c可包括无电镀层(或化学镀铜)和电解镀层(或电解镀铜)。1-1过孔层113a、多个1-2过孔层113b和多个1-3过孔层113c中的每个可根据相应层的设计执行各种功能。例如，可包括接地过孔、电力过孔和信号过孔。1-1过孔层113a、多个1-2过孔层113b和多个1-3过孔层113c中的每个过孔可以是其中用金属材料填充通路孔的填充型过孔，但其示例实施例不限于此，并且过孔可以是其中金属材料沿着通路孔的壁表面设置的共形型过孔。1-1过孔层113a、多个1-2过孔层113b和多个1-3过孔层113c中的过孔可具有上表面的宽度窄于下表面的宽度的渐缩形状，并且渐缩形状可在相同方向上的渐缩。
63.钝化层114可设置在基板结构110a的最下侧，并且可保护基板结构110a的内部组件。钝化层114的材料不限于任何特定示例。例如，可使用绝缘材料，并且在这种情况下，可使用阻焊剂作为绝缘材料，但其示例实施例不限于此。例如，也可使用abf。
64.互连结构120a可包括第二绝缘材料121、设置在第二绝缘材料121上或第二绝缘材
料121中的多个第二布线层122以及设置在第二绝缘材料121中的一个或更多个第二过孔层123。互连结构120a可以是使用二氧化硅作为绝缘体通过沉积工艺形成电路层而制造的硅桥接件，也可以是使用有机绝缘材料作为绝缘体通过镀覆工艺形成电路层而制造的有机桥接件，因此互连结构120a可以是如上所述的有机桥接件，但其示例实施例不限于此。
65.第二绝缘材料121可提供互连结构120a的主体。第二绝缘材料121可包括绝缘材料，并且在这种情况下，绝缘材料可以是光可成像电介质(pid)。当光可成像电介质(pid)用作第二绝缘材料121的材料时，可减小第二绝缘材料121的厚度并且可形成光通孔，使得多个第二布线层122和一个或更多个第二过孔层123可容易地设计有高密度。然而，第二绝缘材料121的材料不限于此，并且可使用诸如abf的其他有机绝缘材料。第二绝缘材料121可包括多个绝缘层，并且多个绝缘层的数量不限于任何特定示例。当第二绝缘材料121包括多个绝缘层时，第二绝缘材料121的最上绝缘层可与第一绝缘材料111a的第一绝缘层111a彼此共面。
66.多个第二布线层122可提供片到片互连路径。多个第二布线层122可根据相应层的设计执行各种功能，并且可至少包括信号图案。多个第二布线层122可包括金属材料，诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金。最上面的第二布线层122可包括电解镀层(或电解镀铜)，并且其它的第二布线层122可分别包括无电镀层(或化学镀铜)和电解镀层(或电解镀铜)。多个第二布线层122的数量也不限于任何特定示例。表面处理层可形成在最上面的第二布线层122的暴露的上表面上。另外，多个第二布线层122中的最上面的第二布线层、多个第一布线层112a中的最上面的1-1布线层112a可与第二绝缘材料121的上表面以及第一绝缘材料111a的第一绝缘层111a的上表面共面。
67.一个或更多个第二过孔层123可使形成在不同层中的多个第二布线层122电连接，因此，可在互连结构120a中提供电路径。一个或更多个第二过孔层123可根据相应层的设计执行各种功能，并且可至少包括信号过孔。一个或更多个第二过孔层123的每个过孔可包括金属材料，诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们合金。一个或更多个第二过孔层123中的每个过孔可分别包括无电镀层(或化学镀铜)和电解镀层(或电解镀铜)。一个或更多个第二过孔层123中的每个过孔可以是用金属材料填充通路孔的填充型过孔，但其示例实施例不限于此，并且可以是金属材料沿着通路孔的壁表面设置的共形型过孔。一个或更多个第二过孔层123的每个过孔可具有如下渐缩形状：在截面上，上表面的宽度窄于下表面的宽度，并且该渐缩形状可在相同的方向上渐缩。第二过孔层123的数量也不限于任何特定示例。
68.图7a至图7h是示出制造图6的印刷电路板的工艺的示例的视图。
69.参照图7a，可制备第一载体210。第一载体210可以是玻璃载体，但其示例实施例不限于此。
70.参照图7b，可使用无芯工艺在第一载体210上形成包括第二绝缘材料121、多个第二布线层122和多个第二过孔层123的互连结构120a(ets结构)的前体。第一绝缘层111a的第一前体111a-1可设置在互连结构120a的前体上，并且可保护多个第二布线层122。
71.参照图7c，可使用锯切工艺将互连结构120a的前体切割成合适的尺寸，从而形成互连结构120a。此后，可将互连结构120a与第一载体210分离。
72.参照图7d，可制备第二载体220。第二载体220可以是有机载体，并且铜箔m可设置
在第二载体220的两个表面上。此后，可通过镀覆工艺在铜箔m上形成1-1布线层112a，可使1-1布线层112a嵌在第一绝缘层111a的第二前体111a-2中，并且可在第一绝缘层111a的第二前体111a-2中形成腔h。此后，可将预先制造的互连结构120a设置成与腔h对准。如果需要，可进一步形成用于形成第一绝缘层111a的附加绝缘层。
73.参照图7e，可通过在第一绝缘层111a中加工通路孔并执行镀覆工艺来形成1-2布线层112b和1-1过孔层113a。
74.参照图7f，可通过在第一绝缘层111a上层压多个第二绝缘层111b和多个第三绝缘层111c，并且分别在多个第二绝缘层111b和多个第三绝缘层111c中执行通路孔工艺和镀覆工艺来形成多个1-3布线层112c、多个1-4布线层112d、多个1-2过孔层113b和多个1-3过孔层113c。此后，如果需要，可通过涂覆阻焊剂或层压abf而在最外侧上形成钝化层114，并且可通过光刻工艺或激光处理在钝化层114中形成多个开口。通过一系列工艺，可在铜箔m上形成基板结构110a。
75.参照图7g，可将铜箔m与第二载体220分离。互连结构120a和使互连结构120a嵌在其中的基板结构110a可设置在分离的铜箔m上。
76.参照图7h，可通过蚀刻工艺去除铜箔m。通过一系列工艺，可制造根据上述示例的印刷电路板100a。然而，其示例实施例不限于此，并且可通过与上述示例不同的工艺制造根据上述示例的印刷电路板100a。
77.根据上述制造工艺，通过首先使用玻璃载体形成精细布线层，将布线层按原样转移到有机载体，并在其上形成基板材料，可有效地解决由于线清洁度引起的污染和基板处理的问题。
78.此外，其他内容(例如，关于根据上述示例的印刷电路板100a描述的内容)可适用于此，只要其不与以上描述相矛盾即可，并且将不提供其重复描述。
79.图8是示出半导体封装件的示例的截面图。
80.参照附图，半导体封装件500a可包括根据上述示例描述的印刷电路板100a、安装在印刷电路板100a上的第一半导体芯片131、安装在印刷电路板100a上并通过第一连接区域i1电连接到第一半导体芯片131的第二半导体芯片132以及安装在印刷电路板100a上并通过第二连接区域i2电连接到第一半导体芯片131的第三半导体芯片133。第一半导体芯片131、第二半导体芯片132和第三半导体芯片133可分别通过第一凸块131b、第二凸块132b和第三凸块133b安装在印刷电路板100a上。第一半导体芯片131、第二半导体芯片132和第三半导体芯片133可覆盖有模制材料140。
81.第一半导体芯片131、第二半导体芯片132和第三半导体芯片133中的每个可包括数百至数百万个器件集成在芯片中的集成电路(ic)片。在这种情况下，集成电路可被实现为逻辑芯片，诸如中央处理器(例如，cpu)、图形处理器(例如，gpu)、现场可编程门阵列(fpga)、数字信号处理器、密码处理器、微处理器、微控制器、应用处理器(例如，ap)、模数转换器、专用ic(asic)，但其示例实施例不限于此，并且集成电路可实现为诸如易失性存储器(例如，dram)、非易失性存储器(例如，rom)、闪存、高带宽存储器(hbm)的存储器芯片或诸如电源管理ic(pmic)的另一存储器芯片。例如，第一半导体芯片131可包括诸如gpu的逻辑芯片，并且第二半导体芯片132和第三半导体芯片133可包括诸如hbm的存储器芯片。可选地，第一半导体芯片131、第二半导体芯片132和第三半导体芯片133可以是通过片分割而划分
的具有不同核的划分逻辑芯片。
82.第一半导体芯片131、第二半导体芯片132和第三半导体芯片133中的每个可基于有效晶圆形成，并且在这种情况下，硅(si)、锗(ge)、砷化镓(gaas)可用作包括在每个主体中的基体材料。可在主体中形成各种电路。可在每个主体上形成连接焊盘，并且连接焊盘可包括诸如铝(al)或铜(cu)的导电材料。第一半导体芯片131、第二半导体芯片132和第三半导体芯片133可以是裸片，并且在这种情况下，金属凸块可设置在连接焊盘上。第一半导体芯片131、第二半导体芯片132和第三半导体芯片133可以是封装的片。在这种情况下，可在连接焊盘上形成附加的重新分布层，并且可在重新分布层上设置金属凸块。
83.第一半导体芯片131、第二半导体芯片132和第三半导体芯片133可分别通过第一凸块131b、第二凸块132b和第三凸块133b安装在印刷电路板100a上。例如，第一半导体芯片131可通过第一凸块131b电连接到包括在互连结构120a的第一连接区域i1和第二连接区域i2中的最上面的第二布线层122。此外，第二半导体芯片132可通过第二凸块132b电连接到包括在互连结构120a的第一连接区域i1中的最上面的第二布线层122和基板结构110a的左侧的1-1布线层112a。此外，第三半导体芯片133可通过第三凸块133b电连接到包括在互连结构120a的第二连接区域i2中的最上面的第二布线层122和基板结构110a的右侧的1-1布线层112a。
84.第一凸块131b、第二凸块132b和第三凸块133b中的每个可利用低熔点金属(例如，诸如锡(sn)-铝(al)-铜(cu)的焊料)形成，但其示例实施例不限于此，并且材料不限于任何特定示例。第一凸块131b、第二凸块132b和第三凸块133b中的每个可形成为多层或单层。当第一凸块131b、第二凸块132b和第三凸块133b中的每个形成为多层时，凸块可包括铜柱和焊料，并且当凸块形成为单层时，凸块可包括锡银焊料或铜，但其示例实施例不限于此。
85.模制材料140可保护第一半导体芯片131、第二半导体芯片132和第三半导体芯片133。模制材料140的材料不限于任何特定示例，并且可使用通常使用的模制材料(诸如环氧模制料(emc))。
86.此外，其他内容(例如，关于根据上述示例的印刷电路板100a描述的内容)可适用于此，只要其不与以上描述相矛盾即可，并且将不提供其重复描述。
87.图9是示出印刷电路板的另一示例的截面图。
88.参照附图，类似于根据示例的印刷电路板100a，根据另一示例的印刷电路板100b可包括基板结构110b和互连结构120b，基板结构110b包括第一绝缘材料111b、设置在第一绝缘材料111b上或第一绝缘材料111b中的多个第一布线层112b以及设置在第一绝缘材料111b中的多个第一过孔层113b，互连结构120b设置在基板结构110b的上侧，并且包括第二绝缘材料121、设置在第二绝缘材料121上或第二绝缘材料121中的多个第二布线层122以及设置在第二绝缘材料121中的一个或更多个第二过孔层123。
89.然而，与根据示例的印刷电路板100a不同，互连结构120b可层压在基板结构110b的上侧上。因此，可不设置第一绝缘层111a、1-1布线层112a、1-2布线层112b和1-1过孔层113a。例如，第二绝缘材料121的下表面的至少一部分可被第一绝缘材料111b覆盖，并且第二绝缘材料121的侧表面可从第一绝缘材料111b的侧表面暴露。例如，第一绝缘材料111b和第二绝缘材料121可在平面上具有基本相同的面积，即，第一绝缘材料111b和第二绝缘材料121可具有基本相同的平面面积。基本相同的平面面积可指面积在误差范围内可以是相同
的，并且可包括平面面积完全相同或者几乎相同的示例。在这种情况下，由于可仅互连结构120b的第二绝缘材料121提供其上安装半导体芯片的最外安装表面，因此前表面的平坦度可更优异，因此可进一步提高封装良率。
90.此外，互连结构120b还可包括第三连接区域i3、第四连接区域i4和第五连接区域i5，并且第一连接区域至第五连接区域i1、i2、i3、i4和i5可彼此间隔开并且可在互连结构120b内彼此不连接。第一连接区域至第五连接区域i1、i2、i3、i4和i5中的每个可包括布线层和过孔层。例如，第一连接区域至第五连接区域i1、i2、i3、i4和i5可分别包括多个第二布线层122的不同部分和多个第二过孔层123的不同部分。在这种情况下，半导体芯片之间的电连接和半导体芯片与基板结构110b之间的电连接可通过彼此区分开的多个连接区域i1、i2、i3、i4和i5同时解决，因此，可有效地解决与互连相关的对准问题。
91.此外，其他内容(例如，关于根据上述示例的印刷电路板100a描述的内容)可适用于此，只要其不与以上描述相矛盾即可，并且将不提供其重复描述。
92.图10a至图10h是示出制造图9的印刷电路板的工艺的示例的视图。
93.参照图10a，可制备第一载体210。
94.参照图10b，可使用无芯工艺在第一载体210上形成包括第二绝缘材料121、多个第二布线层122和多个第二过孔层123的互连结构120b(ets结构)的前体。多个第二绝缘层111b的一部分可设置在互连结构120b的前体上，并且可保护多个第二布线层122。
95.参照图10c，可通过使用锯切工艺将互连结构120b的前体切割成合适的尺寸而形成互连结构120b。此后，可将互连结构120b与第一载体210分离。
96.参照图10d，可制备第二载体220，并且铜箔m可设置在第二载体220的两个表面上。此后，可在铜箔m上设置预先制备的互连结构120b。
97.参照图10e，可在第二绝缘层111b中加工通路孔，可执行镀覆工艺，从而形成1-3布线层112c和1-2过孔层113b。
98.参照图10f，可在第一绝缘层111a上进一步层压多个第二绝缘层111b和多个第三绝缘层111c，并且可通过执行通路孔工艺和镀覆工艺进一步形成多个1-3布线层112c、多个1-4布线层112d、多个1-2过孔层113b和多个1-3过孔层113c。此后，如果需要，可通过涂覆阻焊剂或层压abf在最外侧上形成钝化层114，并且可通过光刻工艺或激光工艺在钝化层114中形成多个开口。通过一系列工艺，可在互连结构120b上形成基板结构110b。
99.参照图10g，可将铜箔m与第二载体220分离。互连结构120b和层压在互连结构120b上的基板结构110b可设置在分离的铜箔m上。
100.参照图10h，可通过蚀刻工艺去除铜箔m。通过一系列工艺，可制造根据上述另一示例的印刷电路板100b。然而，其示例实施例不限于此，并且根据上述另一示例的印刷电路板100b可通过不同的工艺制造。
101.其他内容(例如，关于根据上述示例的印刷电路板100a和100b描述的内容)可适用于此，只要其不与以上描述相矛盾即可，并且将不提供其重复描述。
102.图11是示出半导体封装件的另一示例的截面图。
103.参照附图，根据另一示例的半导体封装件500b可包括：印刷电路板100b；第一半导体芯片131，安装在印刷电路板100b上并通过连接区域i3电连接到基板结构110b；第二半导体芯片132，安装在印刷电路板100b上并且通过第一连接区域i1电连接到第一半导体芯片
131并通过第四连接区域i4电连接到基板结构110b；第三半导体芯片133，安装在印刷电路板100b上，通过第二连接区域i2电连接到第一半导体芯片131并通过第五连接区域i5电连接到基板结构110b。第一半导体芯片131、第二半导体芯片132和第三半导体芯片133可分别通过第一凸块131b、第二凸块132b和第三凸块133b安装在印刷电路板100b上。第一半导体芯片131、第二半导体芯片132和第三半导体芯片133可覆盖有模制材料140。
104.这样，在根据另一示例的半导体封装件500b中，第一半导体芯片131、第二半导体芯片132和第三半导体芯片133可通过互连结构120b的第三连接区域i3、第四连接区域i4和第五连接区域i5电连接到基板结构110b的多个第一布线层112b的不同部分。
105.其他内容(例如，关于根据上述示例的印刷电路板100a和100b描述的内容)可适用于此，只要其不与以上描述相矛盾即可，并且将不提供其重复描述。
106.根据前述示例实施例，可提供一种印刷电路板以及包括该印刷电路板的半导体封装件，该印刷电路板可解决随着待安装的半导体芯片的数量增加而可能累积的与互连相关的对准问题。
107.此外，可提供一种印刷电路板以及包括该印刷电路板的半导体封装件，该印刷电路板的其上安装有半导体芯片的前表面的平坦度可以是优异的，使得可提高封装良率。
108.在本公开中，截面上的含义可表示当物体被竖直切割时的截面形状，或者当从侧视角度观察物体时的截面形状。此外，平面上的含义可以是当物体被水平切割时的形状，或者是当从俯视角度或仰视角度观察物体时的平面形状。
109.在本公开中，为方便起见，下部、下侧、下表面等用于表示基于附图的截面朝向包括有机中介件的半导体封装件的安装表面的方向，并且使用上部、上侧、上表面等表示与上述方向相反的方向。然而，不言而喻，该方向是为了便于描述而定义的，并且权利要求的范围不限于通过该方向的描述的任何特定示例。
110.在示例实施例中，术语“连接”不仅可指“直接连接”，而且还可包括“间接连接”，例如，通过粘合剂层等的“间接连接”。此外，术语“电连接”可包括要素“物理连接”的情况和要素“未物理连接”的情况两者。此外，术语“第一”、“第二”等可用于将一个要素与另一要素区分开，并且可不限制与要素相关的顺序和/或重要性等。在一些情况下，在不脱离示例实施例的权利范围的情况下，第一要素可被称为第二要素，并且类似地，第二要素可被称为第一要素。
111.在示例实施例中，术语“示例实施例”可不是指一个相同的示例实施例，并且可被提供以描述和强调每个示例实施例的不同的独特特征。可实现以上建议的示例实施例，并且不排除以上建议的示例实施例与其他示例实施例的特征组合的可能性。例如，即使在一个示例性实施例中描述的特征未在另一示例性实施例中描述，除非另有说明，否则该描述可被理解为与另一示例实施例相关。
112.使用单数的表达可包括复数表达，除非其在上下文中具有明显不同的含义。
113.虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员来说将显而易见的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

技术特征：
1.一种印刷电路板，包括：基板结构，包括第一绝缘材料、设置在所述第一绝缘材料上或所述第一绝缘材料中的多个第一布线层及设置在所述第一绝缘材料中的多个第一过孔层；以及互连结构，包括第二绝缘材料、设置在所述第二绝缘材料上或所述第二绝缘材料中的多个第二布线层及设置在所述第二绝缘材料中的一个或更多个第二过孔层，其中，所述互连结构设置在所述基板结构的上侧上，其中，所述互连结构包括第一连接区域和第二连接区域，并且其中，所述第一连接区域和所述第二连接区域彼此间隔开。2.根据权利要求1所述的印刷电路板，其中，所述第一连接区域和所述第二连接区域分别包括所述多个第二布线层的不同部分和所述一个或更多个第二过孔层的不同部分。3.根据权利要求1所述的印刷电路板，其中，所述互连结构还包括第三连接区域、第四连接区域和第五连接区域，并且其中，所述第一连接区域至所述第五连接区域彼此间隔开。4.根据权利要求3所述的印刷电路板，其中，所述第一连接区域至所述第五连接区域分别包括所述多个第二布线层的不同部分和所述一个或更多个第二过孔层的不同部分。5.根据权利要求1所述的印刷电路板，其中，包括在所述多个第二布线层中的布线的平均节距小于包括在所述多个第一布线层中的布线的平均节距。6.根据权利要求5所述的印刷电路板，其中，所述多个第二布线层之间的平均层间绝缘距离小于所述多个第一布线层之间的平均层间绝缘距离。7.根据权利要求1所述的印刷电路板，其中，设置在所述多个第二布线层的最上侧的第二布线层嵌在所述第二绝缘材料的上侧中，并且具有从所述第二绝缘材料的上表面暴露的上表面。8.根据权利要求1所述的印刷电路板，其中，所述第二绝缘材料的上表面从所述第一绝缘材料的上表面暴露，并且所述第二绝缘材料的下表面和侧表面中的每个的至少一部分被所述第一绝缘材料覆盖。9.根据权利要求8所述的印刷电路板，其中，所述第二绝缘材料的平面面积小于所述第一绝缘材料的平面面积。10.根据权利要求8所述的印刷电路板，其中，所述多个第一布线层中的设置在最上侧的第一布线层和所述多个第一过孔层中的设置在最上侧的第一过孔层围绕所述第二绝缘材料设置，并且其中，所述多个第一布线层中的设置在最上侧的所述第一布线层嵌在所述第一绝缘材料的上侧中并且具有从所述第一绝缘材料的所述上表面暴露的上表面。11.根据权利要求1所述的印刷电路板，其中，所述第二绝缘材料的下表面的至少一部分被所述第一绝缘材料覆盖，并且所述第二绝缘材料的侧表面从所述第一绝缘材料暴露。12.根据权利要求11所述的印刷电路板，其中，所述第一绝缘材料和所述第二绝缘材料具有基本相同的平面面积。13.根据权利要求1-12中任一项所述的印刷电路板，其中，所述第一绝缘材料包括上部绝缘层和层压在所述上部绝缘层的下侧的下部绝缘层，所述上部绝缘层包括至少两个绝缘层，所述下部绝缘层包括至少一个绝缘层，并且
其中，所述上部绝缘层和所述下部绝缘层包括不同的绝缘材料。14.根据权利要求13所述的印刷电路板，其中，所述下部绝缘层中的每个绝缘层的弹性模量大于所述上部绝缘层中的每个绝缘层的弹性模量。15.根据权利要求1-12中任一项所述的印刷电路板，其中，所述第一绝缘材料包括覆盖所述互连结构的第一绝缘层、层压在所述第一绝缘层下侧的第二绝缘层和层压在所述第二绝缘层下侧的第三绝缘层，其中，所述第一绝缘层和所述第二绝缘层包括相同的绝缘材料，所述第三绝缘层包括与所述第一绝缘层和所述第二绝缘层不同的绝缘材料，并且其中，所述第三绝缘层的弹性模量大于所述第一绝缘层和所述第二绝缘层的弹性模量。16.根据权利要求1所述的印刷电路板，其中，所述第一连接区域和所述第二连接区域在所述互连结构中彼此不连接。17.一种半导体封装件，包括：印刷电路板，包括基板结构和设置在所述基板结构的上侧上的互连结构，其中，所述互连结构包括第一连接区域和第二连接区域，所述第一连接区域和所述第二连接区域中的每个包括布线层和过孔层，并且所述第一连接区域和所述第二连接区域彼此间隔开；第一半导体芯片，安装在所述印刷电路板上；第二半导体芯片，安装在所述印刷电路板上并通过所述第一连接区域连接到所述第一半导体芯片；以及第三半导体芯片，安装在所述印刷电路板上并通过所述第二连接区域连接到所述第一半导体芯片。18.根据权利要求17所述的半导体封装件，其中，所述互连结构还包括第三连接区域、第四连接区域和第五连接区域，并且其中，所述第一连接区域至所述第五连接区域彼此间隔开。19.根据权利要求18所述的半导体封装件，其中，所述基板结构包括多个布线层和多个过孔层，并且其中，所述第一半导体芯片、所述第二半导体芯片和所述第三半导体芯片分别通过所述第三连接区域、所述第四连接区域和所述第五连接区域连接至所述基板结构的所述多个布线层的不同部分。20.根据权利要求17-19中任一项所述的半导体封装件，其中，所述互连结构提供所述印刷电路板的最外安装表面，所述第一半导体芯片、所述第二半导体芯片和所述第三半导体芯片安装在所述最外安装表面上。21.一种印刷电路板，包括：基板结构，包括第一绝缘材料、设置在所述第一绝缘材料上或所述第一绝缘材料中的多个第一布线层以及设置在所述第一绝缘材料中的多个第一过孔层；以及互连结构，包括第二绝缘材料、设置在所述第二绝缘材料上或所述第二绝缘材料中的多个第二布线层以及设置在所述第二绝缘材料中的一个或更多个第二过孔层，其中，所述第二绝缘材料的最上部的侧表面与所述第一绝缘材料接触，其中，所述多个第一过孔层中的一个或更多个过孔从所述多个第二布线层中的一个第
二布线层延伸，并且其中，所述第一绝缘材料和所述第二绝缘材料提供所述印刷电路板的最外表面的部分。22.根据权利要求21所述的印刷电路板，其中，包括在所述多个第二布线层中的布线的平均节距小于包括在所述多个第一布线层中的布线的平均节距。23.根据权利要求21所述的印刷电路板，其中，所述多个第二布线层之间的平均层间绝缘距离小于所述多个第一布线层之间的平均层间绝缘距离。24.根据权利要求21-23中任一项所述的印刷电路板，其中，所述第一绝缘材料包括多个绝缘层，所述第二绝缘材料包括多个绝缘层，并且其中，所述第一绝缘材料的最上绝缘层和所述第二绝缘材料的最上绝缘层彼此共面。25.根据权利要求24所述的印刷电路板，其中，所述多个第一布线层中的最上布线层和所述多个第二布线层中的最上布线层与所述第一绝缘材料的所述最上绝缘层和所述第二绝缘材料的所述最上绝缘层共面。

技术总结
本公开提供一种印刷电路板和包括该印刷电路板的半导体封装件，所述印刷电路板包括：基板结构，包括第一绝缘材料、设置在所述第一绝缘材料上或所述第一绝缘材料中的多个第一布线层以及设置在所述第一绝缘材料中的多个第一过孔层；以及互连结构，包括第二绝缘材料、设置在所述第二绝缘材料上或所述第二绝缘材料中的多个第二布线层以及设置在所述第二绝缘材料中的一个或更多个第二过孔层。所述互连结构设置在所述基板结构的上侧上。所述互连结构包括第一连接区域和第二连接区域。所述第一连接区域和所述第二连接区域彼此间隔开。连接区域和所述第二连接区域彼此间隔开。连接区域和所述第二连接区域彼此间隔开。


技术研发人员：戈帕尔
受保护的技术使用者：三星电机株式会社
技术研发日：2023.03.13
技术公布日：2023/9/14