扫描驱动电路、显示面板及显示装置的制作方法

1.本技术涉及液晶显示技术领域，尤其涉及一种扫描驱动电路、显示面板及显示装置。


背景技术：

2.液晶显示器(liquid crystal display，lcd)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(pda)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。tft(thin film transistor，薄膜晶体管)型的液晶显示器通常基于gdl(gate driver less，较少闸极驱动)技术作为水平扫描线的驱动。在水平方向的同一条扫描线上，所有的tft的栅极连接在一起，所以施加的电压是联动的，在扫描线上施加足够大的正电压，则这条扫描线上的所有tft全部打开，此时这条扫描线上的像素电极，会和垂直方向的数据线连接，由垂直数据线送入对应的视频信号，以将像素电极充电至适当的电压，再由扫描线上施加足够大的负电压，关闭tft，直到下次再重新写入信号，期间使得电荷保存在液晶电容上；此时再启动下一条水平扫描线，送入对应的视频信号，完成逐行依次扫描。然而，当视频信号data为高电平时，给第n行像素电极充电，第n行亮，视频信号data为低电平时，第n+1行像素电极不充电，第n+1行暗，以此类推第n+2行亮，第n+3行暗
……
因此通过data信号的高低电平切换，输出亮暗交替画面即h-line画面，所以此时由于data信号需要不断切换高低电平，就会产生较高的功耗，温度升高，容易使显示面板损坏。
3.针对输出h-line画面的视频信号需要不断切换高低电平导致功耗较高，容易损坏显示面板的问题，目前尚未提出有效的解决方案。


技术实现要素：

4.本技术提供了一种扫描驱动电路、显示面板及显示装置，以解决输出h-line画面的视频信号需要不断切换高低电平导致功耗较高，容易损坏显示面板的技术问题。
5.根据本技术实施例的一个方面，本技术提供了一种扫描驱动电路，所述扫描驱动电路包括多个级联的驱动单元，所述驱动单元包括：第一上拉节点、第二上拉节点、与所述第一上拉节点连接的第一控制模块和第一输出模块、与所述第二上拉节点连接的第二控制模块和第二输出模块；其中：所述第一控制模块用于在第一时刻控制所述第一上拉节点处于可上拉状态，所述第一上拉节点用于在可上拉状态下给所述第一输出模块提供栅极电压，所述第一输出模块用于根据所述栅极电压和第一时钟信号输出第一扫描信号；所述第二控制模块用于在第二时刻控制所述第二上拉节点处于可上拉状态，所述第二上拉节点用于在可上拉状态下给所述第二输出模块提供栅极电压，所述第二输出模块用于根据所述栅极电压和第二时钟信号输出第二扫描信号；所述第一时刻和所述第二时刻为相邻时刻，所述第一上拉节点和所述第二上拉节点在同一时刻的被控制状态相反，在所述第一上拉节点或所述第二上拉节点处于不可上拉状态时，持续无法提供所述栅极电压；所述第一时钟信
号、所述第二时钟信号均由时序控制电路提供，所述时序控制电路与所述扫描驱动电路通过时钟信号线连接；所述第一扫描信号、所述第二扫描信号用于驱动两行相邻的像素单元发光。
6.可选地，所述第一控制模块包括第一薄膜晶体管，所述第一薄膜晶体管的源极与所述第一上拉节点连接，所述第一薄膜晶体管的漏极与低电平输出端连接，所述第一薄膜晶体管的栅极与第一控制端连接，其中：所述第一控制端用于用于输出目标低电平，以使所述第一薄膜晶体管关断，以将所述第一上拉节点与所述低电平输出端断开，使所述第一上拉节点处于可上拉状态；或者，所述第一控制端用于输出目标高电平，以使所述第一薄膜晶体管导通，以将所述第一上拉节点与所述低电平输出端连接，使所述第一上拉节点处于不可上拉状态。
7.可选地，所述第二控制模块包括第二薄膜晶体管，所述第二薄膜晶体管的源极与所述第二上拉节点连接，所述第二薄膜晶体管的漏极与低电平输出端连接，所述第二薄膜晶体管的栅极与第二控制端连接，其中：所述第二控制端用于输出目标高电平，以使所述第二薄膜晶体管导通，以将所述第二上拉节点与所述低电平输出端连接，使所述第二上拉节点处于不可上拉状态；或者，所述第二控制端用于用于输出目标低电平，以使所述第二薄膜晶体管关断，以将所述第二上拉节点与所述低电平输出端断开，使所述第二上拉节点处于可上拉状态。
8.可选地，所述第二时钟信号的上升沿在所述第一时钟信号的上升沿之后，所述第一时钟信号的下降沿在所述第二时钟信号的下降沿之前。
9.可选地，所述驱动单元还包括：第一上拉模块和第二上拉模块；其中：所述第一上拉模块与所述第一上拉节点连接，所述第一上拉模块用于根据第一级传信号对所述第一上拉节点进行预充电；所述第二上拉模块与所述第二上拉节点连接，所述第二上拉模块用于根据第二级传信号对所述第二上拉节点进行预充电，所述第一级传信号的高电平先于所述第二级传信号的高电平。
10.可选地，所述驱动单元还包括：第一上拉控制模块、第一下拉维持模块、第二上拉控制模块、第二下拉维持模块、第一下拉节点和第二下拉节点；其中：所述第一上拉控制模块和所述第一下拉维持模块均与所述第一下拉节点连接，所述第一上拉控制模块用于根据第三级传信号对所述第一下拉节点的电平进行控制，所述第一下拉维持模块用于根据第一电源信号对所述第一下拉节点的电平进行控制；所述第二上拉控制模块和所述第二下拉维持模块均与所述第二下拉节点连接，所述第二上拉控制模块用于根据所述第三级传信号对所述第二下拉节点的电平进行控制，所述第二下拉维持模块用于根据第二电源信号对所述第二下拉节点的电平进行控制；所述第三级传信号的高电平信号先于所述第一级传信号和所述第二级传信号，所述第一电源信号和所述第二电源信号均由所述时序控制电路提供，所述第一电源信号的电平信号和所述第二电源信号的电平信号相反。
11.可选地，所述驱动单元还包括：第一下拉模块、第二下拉模块、第三下拉模块、第四下拉模块；其中：所述第一下拉模块、所述第四下拉模块均与所述第一下拉节点连接；所述第二下拉模块、所述第三下拉模块均与所述第二下拉节点连接；所述第一下拉模块和所述第二下拉模块用于对所述第一输出模块的输出信号进行下拉，所述第三下拉模块和所述第四下拉模块用于对所述第二输出模块的输出信号进行下拉。
12.可选地，所述驱动单元还包括：第一下拉控制模块、第二下拉控制模块、第一复位模块、第二复位模块；其中：所述第一下拉控制模块与所述第一上拉节点连接，所述第一下拉控制模块用于根据第四级传信号对所述第一上拉节点进行拉低控制；所述第二下拉控制模块与所述第二上拉节点连接，所述第二下拉控制模块用于根据第五级传信号对所述第二上拉节点进行拉低控制，所述第四级传信号的高电平先于所述第五级传信号的高电平；所述第一复位模块与所述第一上拉节点连接，所述所述第一复位模块用于对所述第一上拉节点进行复位；所述第二复位模块与所述第二上拉节点连接，所述所述第二复位模块用于对所述第二上拉节点进行复位。
13.根据本技术实施例的另一方面，本技术提供了一种显示面板，包括阵列基板、彩膜基板以及设置于所述阵列基板和所述彩膜基板之间的液晶层，阵列基板具有上述的扫描驱动电路。
14.根据本技术实施例的又一方面，本技术提供了一种显示装置，包括背光模组以及上述的显示面板，背光模组设于阵列基板的背光侧，用于向显示面板提供光源。
15.本技术实施例提供的上述技术方案与相关技术相比具有如下优点：
16.本技术提供了一种扫描驱动电路，所述扫描驱动电路包括多个级联的驱动单元，所述驱动单元包括：第一上拉节点、第二上拉节点、与所述第一上拉节点连接的第一控制模块和第一输出模块、与所述第二上拉节点连接的第二控制模块和第二输出模块；其中，所述第一控制模块用于在第一时刻控制所述第一上拉节点处于可上拉状态，所述第一上拉节点用于在可上拉状态下给所述第一输出模块提供栅极电压，所述第一输出模块用于根据所述栅极电压和第一时钟信号输出第一扫描信号；所述第二控制模块用于在第二时刻控制所述第二上拉节点处于可上拉状态，所述第二上拉节点用于在可上拉状态下给所述第二输出模块提供栅极电压，所述第二输出模块用于根据所述栅极电压和第二时钟信号输出第二扫描信号；所述第一时刻和所述第二时刻为相邻时刻，所述第一上拉节点和所述第二上拉节点在同一时刻的被控制状态相反，在所述第一上拉节点或所述第二上拉节点处于不可上拉状态时，持续无法提供所述栅极电压；所述第一时钟信号、所述第二时钟信号均由时序控制电路提供，所述时序控制电路与所述扫描驱动电路通过时钟信号线连接；所述第一扫描信号、所述第二扫描信号用于驱动两行相邻的像素单元发光。本技术通过对第一上拉节点和第二上拉节点的电压进行控制，可以取消h-line画面时视频信号的高低切换，使视频信号可以一直保持在高电平，降低面板在h-line的功耗，解决了输出h-line画面的视频信号需要不断切换高低电平导致功耗较高，容易损坏显示面板的技术问题。
附图说明
17.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并与说明书一起用于解释本技术的原理。
18.为了更清楚地说明本技术实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
19.图1为本技术实施例提供的一种可选的扫描驱动电路模块框图；
20.图2为本技术实施例提供的一种可选的扫描驱动电路示意图；
21.图3为本技术实施例提供的一种可选的扫描驱动电路对应的时序图；
22.图4为本技术实施例提供的一种可选的显示面板的结构示意图；
23.图5为本技术实施例提供的一种可选的显示装置的结构示意图。
24.附图标记：1第一控制模块；2、第一输出端；3、第二控制模块；4、第二输出端；5、第一上拉模块；6、第二上拉模块；7、第一上拉控制模块；8、第一下拉维持模块；9、第二上拉控制模块；10、第二下拉维持模块；11、第一下拉模块；12、第二下拉模块；13、第三下拉模块；14、第四下拉模块；15、第一下拉控制模块；16、第二下拉控制模块；17、第一复位模块；18、第二复位模块；100、阵列基板；200、背光模组；300、彩膜基板；400、液晶层。
具体实施方式
25.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
26.在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本技术的说明，其本身并没有特定的意义。因此，“模块”与“部件”可以混合地使用。
27.相关技术中，在水平方向的同一条扫描线上，所有的tft的栅极连接在一起，所以施加的电压是联动的，在扫描线上施加足够大的正电压，则这条扫描线上的所有tft全部打开，此时这条扫描线上的像素电极，会和垂直方向的数据线连接，由垂直数据线送入对应的视频信号，以将像素电极充电至适当的电压，再由扫描线上施加足够大的负电压，关闭tft，直到下次再重新写入信号，期间使得电荷保存在液晶电容上；此时再启动下一条水平扫描线，送入对应的视频信号，完成逐行依次扫描。然而，当视频信号data为高电平时，给第n行像素电极充电，第n行亮，视频信号data为低电平时，第n+1行像素电极不充电，第n+1行暗，以此类推第n+2行亮，第n+3行暗
……
因此通过data信号的高低电平切换，输出h-line画面，所以此时由于data信号需要不断切换高低电平，就会产生较高的功耗，温度升高，容易使显示面板损坏。
28.为了解决背景技术中提及的问题，根据本技术实施例的一方面，提供了一种扫描驱动电路的实施例。如图1和图2所示，所述扫描驱动电路包括多个级联的驱动单元，所述驱动单元包括：第一上拉节点q(n)、第二上拉节点q(n+1)、与所述第一上拉节点q(n)连接的第一控制模块1和第一输出模块2、与所述第二上拉节点q(n+1)连接的第二控制模块3和第二输出模块4；其中，
29.所述第一控制模块1用于在第一时刻控制所述第一上拉节点q(n)处于可上拉状态，所述第一上拉节点q(n)用于在可上拉状态下给所述第一输出模块2提供栅极电压，所述第一输出模块2用于根据所述栅极电压和第一时钟信号clk(n)输出第一扫描信号gount(n)；
30.所述第二控制模块3用于在第二时刻控制所述第二上拉节点q(n+1)处于可上拉状态，所述第二上拉节点q(n+1)用于在可上拉状态下给所述第二输出模块4提供栅极电压，所述第二输出模块4用于根据所述栅极电压和第二时钟信号clk(n+1)输出第二扫描信号
gount(n+1)；
31.所述第一时刻和所述第二时刻为相邻时刻，所述第一上拉节点q(n)和所述第二上拉节点q(n+1)在同一时刻的被控制状态相反，在所述第一上拉节点q(n)或所述第二上拉节点q(n+1)处于不可上拉状态时，持续无法提供所述栅极电压；
32.所述第一时钟信号clk(n)、所述第二时钟信号clk(n+1)均由时序控制电路提供，所述时序控制电路与所述扫描驱动电路通过时钟信号线连接；所述第一扫描信号gount(n)、所述第二扫描信号gount(n+1)用于驱动两行相邻的像素单元发光。
33.在一个可选的实施例中，所述第一控制模块1包括第一薄膜晶体管，所述第一薄膜晶体管的源极与所述第一上拉节点q(n)连接，所述第一薄膜晶体管的漏极与低电平输出端vss2连接，所述第一薄膜晶体管的栅极与第一控制端vgh1连接，其中，
34.所述第一控制端vgh1用于用于输出目标低电平，以使所述第一薄膜晶体管关断，以将所述第一上拉节点q(n)与所述低电平输出端vss2断开，使所述第一上拉节点q(n)处于可上拉状态；
35.或者，所述第一控制端vgh1用于输出目标高电平，以使所述第一薄膜晶体管导通，以将所述第一上拉节点q(n)与所述低电平输出端vss2连接，使所述第一上拉节点q(n)处于不可上拉状态。
36.在一个可选的实施例中，所述第二控制模块3包括第二薄膜晶体管，所述第二薄膜晶体管的源极与所述第二上拉节点q(n+1)连接，所述第二薄膜晶体管的漏极与低电平输出端vss2连接，所述第二薄膜晶体管的栅极与第二控制端vgh2连接，其中，
37.所述第二控制端vgh2用于输出目标高电平，以使所述第二薄膜晶体管导通，以将所述第二上拉节点q(n+1)与所述低电平输出端vss2连接，使所述第二上拉节点q(n+1)处于不可上拉状态；
38.或者，所述第二控制端vgh2用于用于输出目标低电平，以使所述第二薄膜晶体管关断，以将所述第二上拉节点q(n+1)与所述低电平输出端vss2断开，使所述第二上拉节点q(n+1)处于可上拉状态。
39.相关技术中，输出h-line画面时视频信号data需要不断切换高低电平，由此会产生较高的功耗，温度升高，容易使显示面板损坏。
40.本技术实施例中，通过设置第一薄膜晶体管对应的第一控制模块1和第二薄膜晶体管对应的第二控制模块3，能够使得第一上拉节点q(n)在第一时刻处于可上拉状态，第二上拉节点q(n+1)在第一时刻处于不可上拉状态，从而第一上拉节点q(n)可持续为第一输出端2提供栅极电压，而此时第二上拉节点q(n+1)无法为第二输出模块提供栅极电压，那么如图3所示，在视频信号data处于高电平时，第一输出端2能够根据栅极电压和第一时钟信号clk(n)输出第一扫描信号gount(n)，与第一输出端2连接的像素电源发光，而第二输出端4由于接收不到栅极电压，因此即使视频信号data一直处于高电平状态，第二输出端4也无法输出第二扫描信号gount(n+1)，与第二输出端4连接的像素电源不发光。同样的，在第一时刻的下一时刻，即第二时刻下，第一控制模块1和第二控制模块3能够使得第一上拉节点q(n)在第二时刻处于不可上拉状态，第二上拉节点q(n+1)在第二时刻处于可上拉状态，从而第一上拉节点q(n)无法为第一输出端2提供栅极电压，而此时第二上拉节点q(n+1)则可持续为第二输出模块提供栅极电压，那么在视频信号data处于高电平时，第一输出端2由于接
收不到栅极电压，因此即使视频信号data一直处于高电平状态，第一输出端2也无法输出第一扫描信号gount(n)，与第一输出端2连接的像素电源不发光，而第二输出端4能够根据栅极电压和第二时钟信号clk(n+1)输出第二扫描信号gount(n+1)，与第二输出端4连接的像素电源发光。
41.因此，本技术通过对第一上拉节点和第二上拉节点的电压进行控制，可以取消h-line画面时视频信号的高低切换，使视频信号可以一直保持在高电平，降低面板在h-line的功耗，解决了输出h-line画面的视频信号需要不断切换高低电平导致功耗较高，容易损坏显示面板的技术问题。
42.在一个可选的实施例中，所述第二时钟信号clk(n+1)的上升沿在所述第一时钟信号clk(n)的上升沿之后，所述第一时钟信号clk(n)的下降沿在所述第二时钟信号clk(n+1)的下降沿之前。
43.本技术实施例中，可以对时序控制电路输出的第一时钟信号clk(n)、第二时钟信号clk(n+1)的时序进行调整，并且基于第一控制端vgh1和第二控制端vgh2输出的控制信号，使得第一时钟信号clk(n)、第二时钟信号clk(n+1)以及第一控制端vgh1、第二控制端vgh2的时序关系满足图3所示的时序关系。这样，如图3所示，在第一控制端vgh1持续输出目标低电平、第二控制端vgh2持续输出目标高电平时，第一时钟信号clk(n)的上升沿到来时，第一上拉节点q(n)的电压能够被拉起，进而在第一上拉模块5的作用下给第一输出模块2提供栅极电压，那么第一输出模块2能够根据栅极电压和视频信号data输出第一扫描信号gout(n)。而第二时钟信号clk(n+1)即使上升沿到来，第二上拉节点q(n+1)由于与vss2连接，无法被拉起，因此即使第二上拉模块6作用下第二上拉节点q(n+1)也无法给第二输出端4提供栅极电压，那么第二输出模块2即使在视频信号data一直处于高电平，也无法输出第二扫描信号gout(n+1)。
44.在一个可选的实施例中，所述驱动单元还包括：第一上拉模块5和第二上拉模块6；
45.其中，所述第一上拉模块5与所述第一上拉节点q(n)连接，所述第一上拉模块5用于根据第一级传信号对所述第一上拉节点q(n)进行预充电；
46.所述第二上拉模块6与所述第二上拉节点q(n+1)连接，所述第二上拉模块6用于根据第二级传信号对所述第二上拉节点q(n+1)进行预充电，所述第一级传信号的高电平先于所述第二级传信号的高电平。
47.本技术实施例中，可以通过第一上拉模块5和第一级传信号对第一上拉节点q(n)进行预充电。具体而言，当第一级传信号输出高电平时，可以使得第一上拉模块5中的薄膜晶体管导通，进而对第一上拉节点q(n)进行预充电。同理，可以通过第二上拉模块6和第二级传信号对第二上拉节点q(n+1)进行预充电。具体而言，当第二级传信号输出高电平时，可以使得第二上拉模块6中的薄膜晶体管导通，进而对第二上拉节点q(n+1)进行预充电。
48.这样，可以方便在第一上拉节点q(n)和第二上拉节点q(n+1)进入预充电状态后，随着时钟信号的输入，第一上拉节点q(n)和第二上拉节点q(n+1)的电压经过耦合进入高电平状态，进而控制对应的输出模块输出扫描信号。
49.在一个可选的实施例中，所述驱动单元还包括：第一上拉控制模块7、第一下拉维持模块8、第二上拉控制模块9、第二下拉维持模块10、第一下拉节点qb(n)和第二下拉节点qb(n+1)；
50.其中，所述第一上拉控制模块7和所述第一下拉维持模块8均与所述第一下拉节点qb(n)连接，所述第一上拉控制模块7用于根据第三级传信号对所述第一下拉节点qb(n)的电平进行控制，所述第一下拉维持模块8用于根据第一电源信号vdd_o对所述第一下拉节点qb(n)的电平进行控制；
51.所述第二上拉控制模块9和所述第二下拉维持模块10均与所述第二下拉节点qb(n+1)连接，所述第二上拉控制模块9用于根据所述第三级传信号对所述第二下拉节点qb(n+1)的电平进行控制，所述第二下拉维持模块10用于根据第二电源信号vdd_e对所述第二下拉节点qb(n+1)的电平进行控制；
52.所述第三级传信号的高电平信号先于所述第一级传信号和所述第二级传信号，所述第一电源信号和所述第二电源信号均由所述时序控制电路提供，所述第一电源信号的电平信号和所述第二电源信号的电平信号相反。
53.本技术实施例中，可以通过第一上拉控制模块7和第一下拉维持模块8对第一下拉节点qb(n)的电平进行控制，并通过第二上拉控制模块9和第二下拉维持模块10对第二下拉节点qb(n+1)的电平进行控制。具体地，当第三级传信号的高电平同时输入至第一上拉控制模块7和第二上拉控制模块9时，第一上拉控制模块7和第二上拉控制模块9中的薄膜晶体管导通，使得第一下拉节点qb(n)和第二下拉节点qb(n+1)的电平拉低至vss2，这样可以使得与第一下拉节点qb(n)和第二下拉节点qb(n+1)相连的下拉模块不工作，确保后续第一上拉模块5和第二上拉模块6能够正常输出，对应的2个输出模块也能正常输出。当第一电源信号或者第二电源信号输出高电平时，可以使得第一下拉节点qb(n)或者第二下拉节点qb(n+1)获得高电平，以启动对应的下拉模块工作，从而实现下拉维持的作用。
54.在一个可选的实施例中，所述驱动单元还包括：第一下拉模块11、第二下拉模块12、第三下拉模块13、第四下拉模块14；
55.其中，所述第一下拉模块11、所述第四下拉模块14均与所述第一下拉节点qb(n)连接；
56.所述第二下拉模块12、所述第三下拉模块13均与所述第二下拉节点qb(n+1)连接；
57.所述第一下拉模块11和所述第二下拉模块12用于对所述第一输出模块2的输出信号进行下拉，所述第三下拉模块13和所述第四下拉模块14用于对所述第二输出模块4的输出信号进行下拉。
58.本技术实施例中，上述第一电源信号和第二电源信号交替输出高电平，即当第一电源信号输出高电平时，第二电源信号输出低电平；当第一电源信号输出低电平时，第二电源信号输出高电平。由于第一下拉模块11、所述第四下拉模块14均与所述第一下拉节点qb(n)连接，且第二下拉模块12、所述第三下拉模块13均与所述第二下拉节点qb(n+1)连接，因而无论是第一电源信号为高电平，还是第二电源信号为高电平，均可对第一输出模块2的输出信号、第二输出模块4的输出信号进行下拉，从而实现各输出信号下拉作用。之所以设置第一电源信号和第二电源信号交替输出高电平，是为了避免第一电源信号或者第二电源信号长时间输出高电平，导致第一下拉维持模块8或者第二下拉维持模块10烧坏。
59.在实际电路工作中，当第一扫描信号gount(n)、第二扫描信号gount(n+1)、输出完毕后，假设将第二电源信号输出为高电平，此时第二下拉维持模块10持续工作，将第二下拉节点qb(n+1)保持为高电平，此时第二下拉模块12、第四下拉模块14正常工作，可以将第一
扫描信号gount(n)、第二扫描信号gount(n+1)、以及第一上拉节点q(n)的电压和第二上拉节点q(n+1)的电压持续拉低为vss1/vss2。而在第一上拉节点q(n)和第二上拉节点q(n+1)进行预充电之前，可以将第三级传信号作为上拉控制信号输入，此时第二上拉控制模块9会将第二下拉节点qb(n+1)的信号拉低为vss2，此时对应的第二下拉模块12、第四下拉模块14不工作，且由于第一电源信号为低电平，因而第一下拉模块11、第三下拉模块13也不工作。这样可以确保后续第一上拉模块5和第二上拉模块6能够正常输出，对应的2个输出模块也能正常输出。
60.在一个可选的实施例中，所述驱动单元还包括：第一下拉控制模块15、第二下拉控制模块16、第一复位模块17、第二复位模块18；
61.其中，所述第一下拉控制模块15与所述第一上拉节点q(n)连接，所述第一下拉控制模块15用于根据第四级传信号对所述第一上拉节点q(n)进行拉低控制；
62.所述第二下拉控制模块16与所述第二上拉节点q(n+1)连接，所述第二下拉控制模块16用于根据第五级传信号对所述第二上拉节点q(n+1)进行拉低控制，所述第四级传信号的高电平先于所述第五级传信号的高电平；
63.所述第一复位模块17与所述第一上拉节点q(n)连接，所述所述第一复位模块17用于对所述第一上拉节点q(n)进行复位；
64.所述第二复位模块18与所述第二上拉节点q(n+1)连接，所述所述第二复位模块18用于对所述第二上拉节点q(n+1)进行复位。
65.本技术实施例中，还可以通过第一下拉控制模块15对第一上拉节点q(n)的电压进行控制，并通过第二下拉控制模块16对第二上拉节点q(n+1)的电压进行控制。具体而言，当第四级传信号输出高电平时，可以将第一下拉控制模块15中的薄膜晶体管导通，这样第一上拉节点q(n)可以通过第一下拉控制模块15拉低至vss2。同理，当第五级传信号输出高电平时，可以将第二下拉控制模块16中的薄膜晶体管导通，这样第二上拉节点q(n+1)可以通过第二下拉控制模块16拉低至vss2。这样，可以对第一上拉节点q(n)和第二上拉节点q(n+1)进行拉低，避免电路漏电聚集。
66.本技术通过对第一上拉节点和第二上拉节点的电压进行控制，可以取消h-line画面时视频信号的高低切换，使视频信号可以一直保持在高电平，降低面板在h-line的功耗，解决了输出h-line画面的视频信号需要不断切换高低电平导致功耗较高，容易损坏显示面板的技术问题。
67.根据本技术实施例的一方面，提供了一种显示面板的实施例，如图4所示，该显示面板包括阵列基板100、彩膜基板300以及设置于阵列基板100和彩膜基板300之间的液晶层400。阵列基板具有上述的扫描驱动电路。
68.根据本技术实施例的又一方面，本技术提供了一种显示装置，如图5所示，所述显示装置包括包括背光模组200以及上述的液晶面板，背光模组200设于阵列基板100的背光侧，用于向液晶面板提供光源。
69.以上所述仅是本技术的具体实施方式，使本领域技术人员能够理解或实现本技术。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本技术的精神或范围的情况下，在其它实施例中实现。因此，本技术将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一
致的最宽的范围。

技术特征：
1.一种扫描驱动电路，其特征在于，所述扫描驱动电路包括多个级联的驱动单元，所述驱动单元包括：第一上拉节点、第二上拉节点、与所述第一上拉节点连接的第一控制模块和第一输出模块、与所述第二上拉节点连接的第二控制模块和第二输出模块；其中：所述第一控制模块用于在第一时刻控制所述第一上拉节点处于可上拉状态，所述第一上拉节点用于在可上拉状态下给所述第一输出模块提供栅极电压，所述第一输出模块用于根据所述栅极电压和第一时钟信号输出第一扫描信号；所述第二控制模块用于在第二时刻控制所述第二上拉节点处于可上拉状态，所述第二上拉节点用于在可上拉状态下给所述第二输出模块提供栅极电压，所述第二输出模块用于根据所述栅极电压和第二时钟信号输出第二扫描信号；所述第一时刻和所述第二时刻为相邻时刻，所述第一上拉节点和所述第二上拉节点在同一时刻的被控制状态相反，在所述第一上拉节点或所述第二上拉节点处于不可上拉状态时，持续无法提供所述栅极电压；所述第一时钟信号、所述第二时钟信号均由时序控制电路提供，所述时序控制电路与所述扫描驱动电路通过时钟信号线连接；所述第一扫描信号、所述第二扫描信号用于驱动两行相邻的像素单元发光。2.根据权利要求1所述的电路，其特征在于，所述第一控制模块包括第一薄膜晶体管，所述第一薄膜晶体管的源极与所述第一上拉节点连接，所述第一薄膜晶体管的漏极与低电平输出端连接，所述第一薄膜晶体管的栅极与第一控制端连接，其中：所述第一控制端用于用于输出目标低电平，以使所述第一薄膜晶体管关断，以将所述第一上拉节点与所述低电平输出端断开，使所述第一上拉节点处于可上拉状态；或者，所述第一控制端用于输出目标高电平，以使所述第一薄膜晶体管导通，以将所述第一上拉节点与所述低电平输出端连接，使所述第一上拉节点处于不可上拉状态。3.根据权利要求1所述的电路，其特征在于，所述第二控制模块包括第二薄膜晶体管，所述第二薄膜晶体管的源极与所述第二上拉节点连接，所述第二薄膜晶体管的漏极与低电平输出端连接，所述第二薄膜晶体管的栅极与第二控制端连接，其中：所述第二控制端用于输出目标高电平，以使所述第二薄膜晶体管导通，以将所述第二上拉节点与所述低电平输出端连接，使所述第二上拉节点处于不可上拉状态；或者，所述第二控制端用于用于输出目标低电平，以使所述第二薄膜晶体管关断，以将所述第二上拉节点与所述低电平输出端断开，使所述第二上拉节点处于可上拉状态。4.根据权利要求1所述的扫描驱动电路，其特征在于，所述第二时钟信号的上升沿在所述第一时钟信号的上升沿之后，所述第一时钟信号的下降沿在所述第二时钟信号的下降沿之前。5.根据权利要求1所述的扫描驱动电路，其特征在于，所述驱动单元还包括：第一上拉模块和第二上拉模块；其中：所述第一上拉模块与所述第一上拉节点连接，所述第一上拉模块用于根据第一级传信号对所述第一上拉节点进行预充电；所述第二上拉模块与所述第二上拉节点连接，所述第二上拉模块用于根据第二级传信号对所述第二上拉节点进行预充电，所述第一级传信号的高电平先于所述第二级传信号的高电平。
6.根据权利要求5所述的扫描驱动电路，其特征在于，所述驱动单元还包括：第一上拉控制模块、第一下拉维持模块、第二上拉控制模块、第二下拉维持模块、第一下拉节点和第二下拉节点；其中：所述第一上拉控制模块和所述第一下拉维持模块均与所述第一下拉节点连接，所述第一上拉控制模块用于根据第三级传信号对所述第一下拉节点的电平进行控制，所述第一下拉维持模块用于根据第一电源信号对所述第一下拉节点的电平进行控制；所述第二上拉控制模块和所述第二下拉维持模块均与所述第二下拉节点连接，所述第二上拉控制模块用于根据所述第三级传信号对所述第二下拉节点的电平进行控制，所述第二下拉维持模块用于根据第二电源信号对所述第二下拉节点的电平进行控制；所述第三级传信号的高电平信号先于所述第一级传信号和所述第二级传信号，所述第一电源信号和所述第二电源信号均由所述时序控制电路提供，所述第一电源信号的电平信号和所述第二电源信号的电平信号相反。7.根据权利要求6所述的扫描驱动电路，其特征在于，所述驱动单元还包括：第一下拉模块、第二下拉模块、第三下拉模块、第四下拉模块；其中：所述第一下拉模块、所述第四下拉模块均与所述第一下拉节点连接；所述第二下拉模块、所述第三下拉模块均与所述第二下拉节点连接；所述第一下拉模块和所述第二下拉模块用于对所述第一输出模块的输出信号进行下拉，所述第三下拉模块和所述第四下拉模块用于对所述第二输出模块的输出信号进行下拉。8.根据权利要求1所述的扫描驱动电路，其特征在于，所述驱动单元还包括：第一下拉控制模块、第二下拉控制模块、第一复位模块、第二复位模块；其中：所述第一下拉控制模块与所述第一上拉节点连接，所述第一下拉控制模块用于根据第四级传信号对所述第一上拉节点进行拉低控制；所述第二下拉控制模块与所述第二上拉节点连接，所述第二下拉控制模块用于根据第五级传信号对所述第二上拉节点进行拉低控制，所述第四级传信号的高电平先于所述第五级传信号的高电平；所述第一复位模块与所述第一上拉节点连接，所述所述第一复位模块用于对所述第一上拉节点进行复位；所述第二复位模块与所述第二上拉节点连接，所述所述第二复位模块用于对所述第二上拉节点进行复位。9.一种显示面板，包括阵列基板、彩膜基板以及设置于所述阵列基板和所述彩膜基板之间的液晶层，其特征在于，所述阵列基板具有如权利要求1至8任一所述的扫描驱动电路。10.一种显示装置，其特征在于，包括背光模组以及如权利要求9所述的显示面板，所述背光模组设于所述阵列基板的背光侧，用于向所述显示面板提供光源。

技术总结
本申请涉及一种扫描驱动电路、显示面板及显示装置。该扫描驱动电路包括多个级联的驱动单元，驱动单元包括：第一上拉节点、第二上拉节点、与第一上拉节点连接的第一控制模块和第一输出模块、与第二上拉节点连接的第二控制模块和第二输出模块；其中，第一控制模块用于在第一时刻控制第一上拉节点处于可上拉状态，第二控制模块用于在第二时刻控制第二上拉节点处于可上拉状态，第一时刻和第二时刻为相邻时刻，第一上拉节点和第二上拉节点在同一时刻的被控制状态相反，在第一上拉节点或第二上拉节点处于不可上拉状态时，持续无法提供所述栅极电压。本申请解决了输出H-LINE画面的视频信号需要不断切换高低电平导致功耗较高，容易损坏显示面板的技术问题。显示面板的技术问题。显示面板的技术问题。


技术研发人员：王越 袁海江
受保护的技术使用者：惠科股份有限公司
技术研发日：2023.06.30
技术公布日：2023/9/14