一种电路时序修复的方法、计算机设备、存储介质与流程

1.本公开实施例涉及但不限于集成电路(ic)设计领域，具体涉及一种电路时序修复的方法、计算机设备、存储介质。


背景技术：

2.在集成电路设计时，要求芯片具有较好的时序收敛效果。静态时序分析(statictiming analysis，sta)是通过对最大路径和最小路径延时分析，检查信号的建立(setup)时间和保持(hold)时间是否满足时序要求。
3.在静态时序分析(sta)后，输出时序分析报告，当时序分析报告结果不满足时序要求时，通过报告中记载的违例信息，对电路进行修改，使得电路的时序性能得到满足。


技术实现要素：

4.本公开实施例提供了一种电路时序修复的方法、计算机设备、存储介质，可以避免在一些场景下时序修复失败的问题。
5.本公开实施例提供了一种电路时序修复的方法，用于对芯片进行时序修复，所述方法包括：
6.在建立时间的约束环境下对路径进行静态时序分析，得到静态时序分析的第一分析结果，判断所述第一分析结果中的最差负时序裕量的路径的逻辑级数是否超过第一阈值且无修复余量，如果是，则更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树，如果不是，则在当前建立时间的约束环境下进行时序修复，当修复完成后，判断修复结果如果不满足预设要求，则更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树。
7.本公开实施例还提供了一种计算机设备，包括处理器以及存储有可在处理器上运行的计算机程序的存储器，所述处理器执行所述程序时实现上述电路时序修复方法中的步骤。
8.本公开实施例还提供一种非瞬态计算机可读存储介质，存储有程序指令，当该程序指令被执行时可实现上述电路时序修复方法。
9.采用本公开实施例方案，通过判断所述第一分析结果中的最差负时序裕量的路径的级数超过第一阈值时，选择新的环境参数重新生成时钟树，针对目前的时间修复方法在一些应用场景下无法有效的修复时间违例而导致修复失败的问题，给出了解决方案，提高了时间修复方法的适用范围。
10.本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
11.附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
12.图1为本公开实施例提供的一种时序修复方法的流程图；
13.图2为本公开实施例示例的一种对称的网格结构的示例；
14.图3为本公开实施例提供的另一种时序修复方法的流程图；
15.图4为本公开实施例计算机设备结构示意图。
具体实施方式
16.本公开描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本公开所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
17.本公开包括并设想了与本领域普通技术人员已知的特征和元件的组合。本公开已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的方案。任何实施例的任何特征或元件也可以与来自其它方案的特征或元件组合，以形成另一个由权利要求限定的独特的方案。因此，应当理解，在本公开中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
18.此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本公开实施例的精神和范围内。
19.静态时序分析是指检查建立时间(setup time)和保持时间(hold time)是否满足设计要求，包括提取电路的时序路径，计算和评估信号在时序路径上的延迟与时序约束是否存在冲突。时序约束是指建立时间是否足够。通过对所有时序路径的分析，可以得到集成电路中违反时序约束的时序路径(即违例路径)。时序路径包括一个起点(start point)和一个终点(end point)，起点是指数据信号由一时钟信号控制加载的点，终点是指数据信号被同一或另一时钟信号控制加载的点。
20.芯片在工作时，不同的工艺、电压、温度会影响芯片的性能，不能保证所有芯片都工作在相同的环境中。一般说来，只需要检查几个极端的环境，让芯片工作最快的时候和最慢的时候都满足要求，这些极端的环境称为约束环境(corner)。一般建立时间(setup)检查要对应最快的corner，保持时间(hold)检查要对应最慢的corner。但是发明人发现，目前在建立时间的约束环境下生成时钟树(clock tree)时，例如在经常采用的约束环境——dc_
func.ssg0p63vm40c.cworst_ccworst_t_-40.setup corner下生成时钟树时，对元件(cell)的约束会很紧(即每一个cell在此corner下计算的延迟(delay)值比较大)，由此导致在数据路径(data path)上插入很多的缓冲器(buffer)和逆变器(inverter)，从而造成setup的时序违规(timing violation)。也即在该建立时间的约束环境下建立时钟树可能会出现无法修复电路的现象，造成整体电路的时序性能无法得到满足。
21.为此，本公开实施例提供了一种电路时序修复的方法，用于对芯片进行时序修复，如图1所示，所述方法包括：
22.步骤10，在建立时间的约束环境下对路径进行静态时序分析，得到静态时序分析的第一分析结果；
23.步骤20，判断所述第一分析结果中的最差负时序裕量(wns)的路径的逻辑级数是否超过第一阈值且无修复余量，如果是，则执行步骤30，如果不是，则执行步骤40；
24.步骤30，更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树；
25.步骤40，在当前建立时间的约束环境下进行时序修复，当修复完成后，判断修复结果如果不满足预设要求，则更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树(同步骤30)。
26.采用本公开实施例方案，通过判断所述第一分析结果中的最差负时序裕量的路径的级数超过第一阈值时，选择新的环境参数重新生成时钟树，针对目前的时间修复方法在一些应用场景下无法有效的修复时间违例而导致修复失败的问题，给出了解决方案，提高了时间修复方法的适用范围。
27.在示例性实施例中，所述步骤40中，在当前建立时间的约束环境下进行时序修复包括：将数据路径中插入的元件的电压替换为超低阈值电压；以及将元件尺寸替换为预设最大尺寸。可选地，当采用上述方式修复完成后，可以进一步判断转换时间如果超过第三阈值，则更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树，如果未超过第三阈值，则停止修复。转换时间过大说明修复后仍不满足要求，此时可以通过更换约束环境以得到进行时序修复的目的。
28.在示例性实施例中，上述步骤30和步骤40中提到的：更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树，具体包括如下步骤：
29.1)将建立时间的约束环境修改为保持时间的约束环境；
30.2)在所述保持时间的约束环境下重新进行静态时序分析，得到第二分析结果，当判断所述第二分析结果中的最差负时序裕量如果大于第二阈值且违例路径逻辑级数如果减小，则在所述保持时间的约束环境下生成时钟树；当判断所述第二分析结果中的最差负时序裕量如果小于第二阈值，或违例路径逻辑级数如果未减小，则对时序进行优化。
31.上述判断违例路径逻辑级数是否减小可以采用以下方式任意一种或多种：
32.对比所述第二分析结果中的最差负时序裕量路径的逻辑级数是否小于所述第一分析结果中的逻辑级数；
33.对比所述第一分析结果中的最差负时序裕量路径的逻辑级数在所述第二分析结果中是否减小。
34.上述对时序进行优化，包括：为网格结构中的块添加路径群组，进而重新进行位置
布局，以减少有交互的且距离大于预设值的寄存器之间的距离。可选地，在对时序进行优化后，还可以重新进行静态时序分析，得到新的wns最差负时序裕量，判断所述新的最差负时序裕量未超过第二阈值，则设置目标时钟偏差，并在所述保持时间的约束环境下重新构建时钟树。
35.下面通过一实施例对电路时序修复方法进行具体说明。
36.芯片包括多个网格(mesh)结构，每个mesh里包括多个块(block)结构，一个block中有多个计算单元。对每个block分别进行静态时序分析，对需要进行修复的block采用本实施例的时序修复方法进行修复，将时序修复后的block，根据端口信息拼接在一起，再对每个mesh进行时序分析，对block端口之间的违例修复，仍可以使用本实施例的时序修复方法。由于mesh呈中心对称结构，可以将时钟修复后的电路可以复用到多个mesh的电路中。
37.以图2所示mesh结构为例，图中mesh呈中心对称结构，mesh10-b1与mesh11-b1结构相同，当对mesh10-b1进行时序修复后，mesh11-b1也可以采用与mesh10-b1相同的结构。
38.本实施例的时序修复方法如图3所示，包括以下步骤：
39.步骤1、获取电路参数，在建立时间的约束环境下对路径进行时序分析，分析报告中至少包括wns(worst negative slack，最差负时序裕量，可理解为最严重的一条违例)、tns(total negative slack，总的负时序裕量，可理解为总的违例)和num(违例数量，即总的违例的条数)等信息；
40.对路径进行时序分析，可以得到多条时序路径，选取其中建立时间违例的路径，即违例路径。违例路径的路径松弛(slack)为负，路径松弛是表示路径的时序松弛时间值的参数。
41.步骤2，获取分析报告wns(最严重违例)的path的逻辑级数(以下简称级数)，判断最差路径的级数是否超过第一阈值且无可修复余量，如果是，执行步骤3，如果不是，执行步骤5；
42.由于wns表示了芯片的最差性能，该值可以反映出与设计时序的差异。当该值为正值时，表示能达到时序要求，当该值为负值时，则说明时序达不到要求。在本示例中，寻找wns最差的路径，判断该路径的级数，当该路径的级数过长，则势必会导致时序违例，因此从最差路径开始修复。
43.逻辑级数表示路径中所通过的串联的逻辑门的数量。
44.在时序修复中，修复余量指的是在满足时序要求的前提下，电路还有多少时间可以进行优化、缩短延迟或者增加时钟频率等操作。将总体延迟与时序约束进行比较，如果总体延迟小于时序约束，则说明有修复余量，否则需要进行时序修复以满足时序要求。
45.一个block的时序是否还有修复余量的判定标准包括以下条件之一：
46.条件一：假如一条路径有建立时间时序违例，判断此条路径的保持时间如果是正值，说明有修复余量，因为修复建立时间会让保持时间变差，只有保持时间为正值，才能给建立时间留出修复的余量(margin)；
47.条件二：判断这条path上的cell是否已经为ulvt或者是否已经是最大驱动的cell，如果是，说明没有可以修复的余量。
48.步骤3，选择新的约束环境，具体地，将建立时间的约束环境修改为保持时间的约束环境，即dc_func.xxx.setup变成dc_func.xxx.hold，执行步骤4；
49.例如将dc_func.ssg0p63vm40c.cworst_ccworst_t_-40.setup改变为dc_func.ffg0p77v125c.rcworst_ccworst_125.hold corner。
50.步骤4，当更换为保持时间的约束环境后，重新在该保持时间的约束环境下进行时序分析，获取分析结果中的wns，对比wns是否大于第二阈值且违例路径级数是否减小，如果wns大于第二阈值且路径级数减小，则在新的保持时间的约束环境下生成时钟树，如果不是，则对时序进行优化。
51.所述第二阈值例如可以是0ns，时序违例大于等于0用于表示时序修复完成，在其他示例中，第二阈值也可略小于0，例如为-0.010ns。所述第二阈值可以与第一阈值相同，也可以不同。
52.具体地，对比违例路径级数是否减小可以是：对比当前时序分析结果中wns路径的级数是否小于该路径上一次时序分析中得到的级数，和/或，对比上一次时序分析结果中的wns路径的级数在本次时序分析结果中是否减小，如果路径级数减小，则说明路径时序变好，可以停止修复，并在新的保持时间的约束环境下生成时钟树。
53.所述对时序进行优化包括：为block添加路径群组(path group)，进而重新进行位置(place)布局，以减少有交互的且距离大于预设值的寄存器之间的距离，以使建立时间更容易满足要求。
54.可选地，在进行上述优化操作之后，可以重新进行静态时序分析，得到新的wns，判断该新的wns是否超过第二阈值，如果不超过，则设置目标时钟偏差(target skew)，并重新构建时钟树，让时序更容易满足。生成时钟树的方法可采用现有技术实现，本技术对此不做限制。所述目标时钟偏差是指时钟信号在时钟树中沿不同路径传播所产生的时钟偏差。为了优化时钟树的性能，可以设置目标时钟偏差，即规定时钟信号在到达任何两个元件之间的延迟时间之差不能超过一定值，这样可以限制时钟偏差的大小。
55.通过在新的约束环境下生成时钟树，可降低时钟树长度，更容易满足建立时间违例的要求。通过上述修复过程使wns为正值，使得在当前环境(corner)下，cell的约束变松，计算得到的delay较小，从而避免造成setup的时序违例。
56.步骤5，当在建立时间约束环境下进行时序分析得到的wns的path级数未超过第一阈值，则判断数据路径(data path)插入的cell的电压是否为超低阈值电压(ultra low voltage threshold，ulvt)，如果是，则说明cell的电压已经无可以修复的余量，则执行步骤6，如果不是，则将该cell的电压替换为ulvt，执行步骤6；
57.将元件电压替换为ulvt，虽然会增大功耗，但是可以修复建立时间违例(setup violation)，因为ulvt的延迟更小；
58.在一些实施例中，可以先将cell的电压替换为低阈值电压(low voltage threshold，lvt)，如果修复效果不够再改成ulvt，ulvt高于lvt，其延迟也小于lvt。
59.芯片当中可使用的cell的ulvt值、以及芯片当中可使用的cell的lvt值可以预先进行设置。
60.步骤6，判断cell尺寸是否小于预设最大尺寸，如果是，执行步骤7，如果等于最大尺寸，说明cell尺寸已经没有可以修复的余量，执行步骤8；
61.芯片当中可使用的cell的最大尺寸可以预先进行设置，所述cell包括但不限于以下一种或多种：buffer和inverter。
62.步骤7，将cell的尺寸以步进式替换为最大尺寸以进行时序修复，修复后，返回步骤2，重复静态时序分析过程；
63.所述步进式替换为最大尺寸是指按照预设步长向最大尺寸方向进行增加。
64.在本示例中，通过增加cell尺寸，例如增加buffer和inverter的尺寸，可使得驱动能力变强，同时cell的延迟会变小，从而可以达到修复时间违例的效果。
65.步骤8、判断转换(transition)时间是否超过第三阈值，如果是，返回步骤3，如果不是，则停止修复；
66.转换时间是指从高电压(逻辑1)到低电压(逻辑0)或者从低电压(逻辑0)到高电压(逻辑1)的转换时间，理想的时间是0，也就是信号都是理想的方波信号，但是实际这是不可能的，因此一个cell的delay是由输入转换(input transition)和输出延迟(output delay)决定的，转换时间的减小可以让cell的delay减小，从而修复建立时间。
67.在本示例中，通过设置不同的约束环境(corner)进行时序修复，生成时钟树，从而避免出现时序违规的现象。以图2所示mesh结构为例，对于block mesh00-b1，当采用约束环境：dc_func.ssg0p63vm40c.cworst_ccworst_t_-40.setup corner生成时钟树时，对cell的约束会很紧(即每一个cell在此约束环境下计算得到的延迟值比较大)，导致会在数据路径上插入很多的buffer和/或inverter，从而造成建立时间的时序违规。其wns为-0.101ns，tns为-3.745ns，num为170条。观察最差的一条路径发现，路径的级数很长，为53级，且为ulvt和大驱动cell，无可修复的余量。于是针对以上情况，将dc_func.ssg0p63vm40c.cworst_ccworst_t_-40.setup改变为dc_func.ffg0p77v125c.rcworst_ccworst_125.hold corner，每一个cell在此保持时间的约束环境下计算得到的延迟值比较小，长路径的约束比较松。相对于之前时序分析时的最差的那一条数据路径，其级数为29级，且其时序情况明显好转，其wns为-0.075ns，tns为-0.336ns，num仅为15条。
68.本公开实施例根据建立时间的分析情况，可以选择的采用setup时序分析结果修复电路还是hold时序分析结果修复电路，针对目前的时间修复方法在一些应用场景下无法有效的修复时间违例而导致修复失败的问题，给出了解决方案，提高了时间修复方法的适用范围。
69.在本公开一示例性实施例中，还提供了一种计算机设备。所述计算机设备可包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时可实现本公开实施例中的电路时序修复方法。
70.如图4所示，在一个示例中，计算机设备100可包括：处理器110、存储器120、总线系统130和收发器140，其中，该处理器110、该存储器120和该收发器140通过该总线系统130相连，该存储器120用于存储指令，该处理器110用于执行该存储器120存储的指令，以控制该收发器140发送信号。
71.应理解，处理器110可以是中央处理单元(central processing unit，简称为“cpu”)，处理器110还可以是其他通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现成可编程门阵列(fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
72.存储器120可以包括只读存储器和随机存取存储器，并向处理器110提供指令和数据。存储器120的一部分还可以包括非易失性随机存取存储器。例如，存储器120还可以存储设备类型的信息。
73.总线系统130除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图4中将各种总线都标为总线系统130。
74.在实现过程中，终端设备所执行的处理可以通过处理器110中的硬件的集成逻辑电路或者软件形式的指令完成。即本公开实施例所公开的方法的步骤可以体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等存储介质中。该存储介质位于存储器120，处理器110读取存储器120中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。
75.在本技术中，“两个以上”包括两个，“多个”与“两个以上”含义相同。
76.本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于ram、rom、eeprom、闪存或其他存储器技术、cd-rom、数字多功能盘(dvd)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
77.虽然本技术所揭露的实施方式如上，但所述的内容仅为便于理解本技术而采用的实施方式，并非用以限定本技术。任何本技术所属领域内的技术人员，在不脱离本技术所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本技术的专利保护范围，仍须以所附的权利要求书所界定为准。

技术特征：
1.一种电路时序修复的方法，其特征在于，用于对芯片进行时序修复，所述方法包括：在建立时间的约束环境下对路径进行静态时序分析，得到静态时序分析的第一分析结果，判断所述第一分析结果中的最差负时序裕量的路径的逻辑级数是否超过第一阈值且无修复余量，如果是，则更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树，如果不是，则在当前建立时间的约束环境下进行时序修复，当修复完成后，判断修复结果如果不满足预设要求，则更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树。2.根据权利要求1所述的方法，其特征在于，所述在当前建立时间的约束环境下进行时序修复包括：将数据路径中插入的元件的电压替换为超低阈值电压；将元件尺寸替换为预设最大尺寸。3.根据权利要求2所述的方法，其特征在于，所述当修复完成后，判断修复结果如果不满足预设要求，则更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树，包括：判断转换时间如果超过第三阈值，则更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树，如果未超过第三阈值，则停止修复。4.根据权利要求1或3所述的方法，其特征在于，所述更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树，包括：将建立时间的约束环境修改为保持时间的约束环境；在所述保持时间的约束环境下重新进行静态时序分析，得到第二分析结果，判断所述第二分析结果中的最差负时序裕量如果大于第二阈值且违例路径逻辑级数如果减小，则在所述保持时间的约束环境下生成时钟树。5.根据权利要求4所述的方法，其特征在于，采用以下方式判断违例路径逻辑级数是否减小：对比所述第二分析结果中的最差负时序裕量路径的逻辑级数是否小于所述第一分析结果中的逻辑级数；和/或对比所述第一分析结果中的最差负时序裕量路径的逻辑级数在所述第二分析结果中是否减小。6.根据权利要求4所述的方法，其特征在于，判断所述第二分析结果中的最差负时序裕量如果小于第二阈值，或违例路径逻辑级数如果未减小，所述方法还包括：采用以下方式对时序进行优化：为网格结构中的块添加路径群组，进而重新进行位置布局，以减少有交互的且距离大于预设值的寄存器之间的距离。7.根据权利要求6所述的方法，其特征在于，在对时序进行优化后，所述方法还包括：重新进行静态时序分析，得到新的最差负时序裕量，判断所述新的最差负时序裕量未超过第二阈值，则设置目标时钟偏差，并在所述保持时间的约束环境下重新构建时钟树。8.根据权利要求1所述的方法，其特征在于，采用以下方式之一判断是否有修复余量：判断有建立时间时序违例的路径的保持时间如果是正值，说明有修复余量；判断有时序违例的路径上的元件的电压如果是超低阈值电压或者是最大驱动的元件，
则说明没有修复余量。9.一种非瞬态计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行权利要求1-8中任一项所述的方法。10.一种计算机设备，包括处理器以及存储有可在处理器上运行的计算机程序的存储器，其中，所述处理器执行所述程序时实现如权利要求1-8中任一项所述时序修复方法的步骤。

技术总结
本公开实施例提供了一种电路时序修复的方法、计算机设备、存储介质，所述电路时序修复的方法，用于对芯片进行时序修复，所述方法包括：在建立时间的约束环境下对路径进行静态时序分析，得到静态时序分析的第一分析结果，判断所述第一分析结果中的最差负时序裕量的路径的逻辑级数是否超过第一阈值且无修复余量，如果是，则更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树，如果不是，则在当前建立时间的约束环境下进行时序修复，当修复完成后，判断修复结果如果不满足预设要求，则更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树。钟树。钟树。


技术研发人员：葛观明 欧昭聪 潘成超
受保护的技术使用者：声龙（新加坡）私人有限公司
技术研发日：2023.06.29
技术公布日：2023/9/19