场效应晶体管及其制备方法、终端设备与流程

1.本技术涉及半导体技术领域，尤其涉及到一种场效应晶体管及其制备方法、终端设备。


背景技术：

2.随着半导体器件的发展，对晶体管的功耗提出了更高的要求。金属氧化物半导体场效应晶体管(metal oxide semiconductor)是目前芯片中较为常用的开关单元，其开关效率决定了芯片的响应速度和功耗。受限于载流子的玻尔兹曼分布，金属氧化物半导体场效应晶体管会因为热激发形成漏电流，使得电流的栅控效率在常温下无法突破60mv/dec的亚阈值摆幅(subthreshold swing，ss)，无法进一步降低芯片和电子器件的功耗。
3.为了降低半导体晶体管功耗，现有技术提出了隧穿场效应晶体管(tunneling field-effect transistor，tfet)和冷源晶体管(cold source field effect transistor，csfet)。隧穿场效应晶体管具有更低功耗，但是难以做到陡峭掺杂，且存在界面缺陷严重和能带断裂隧穿效率低的问题，使得隧穿场效应晶体管难以在较大范围内实现超低亚阈值摆幅，也不能提供足够大的驱动电流，无法大规模应用。对于冷源晶体管，存在电子/空穴热化风险，使得超低亚阈值摆幅难以实现。


技术实现要素：

4.本技术提供了一种场效应晶体管及其制备方法、终端设备，以在较大电流范围内实现超陡亚阈值摆幅。
5.第一方面，本技术提供了一种场效应晶体管。该场效应晶体管是一种栅控晶体管，具体包括衬底结构、源极、漏极及栅极。其中，衬底结构具有源区、漏区以及位于源区和漏区之间的沟道区，源区包括能够提供冷载流子的三维材料。源极耦合于源区，漏极耦合于漏区，栅极设置于沟道区上。源区与沟道区材质不同，且源区与沟道区之间具有金属-半导体接触。该金属-半导体接触指的是金属与半导体接触，使得金属与半导体之间可以形成肖特基势垒。上述场效应晶体管，通过对源区进行材质选择，可以将载流子能量限制在比较小的范围内。源区的载流子呈“冷”的状态，即冷载流子。在栅极电压不够高时，冷载流子无法越过源区和沟道区之间的肖特基势垒，可以防止源区冷载流子扩散，使得器件的漏电流很小；当栅极电压增大，沟道区势垒降低使得上述冷载流子可以越过肖特基势垒，沟道电流很快提升，表现出超低的亚阈值摆幅和较高的开态电流，可以进一步降低能耗，提升场效应晶体管的开关性能。该场效应晶体管受热化影响小，且源区的材质包括三维材料，能够适应更多的应用场景。
6.具体地，在栅极与衬底结构之间可以设置有介质层。介质层具体为多晶硅或金属层，有利于栅极形成。一般地，在介质层与衬底结构之间还设置有高介电常数的绝缘层，以将介质层与沟道区绝缘隔离。绝缘层的材质可以为二氧化硅、氧化铪等。
7.一些可能实现的方式中，上述三维材料为冷金属或半金属，该三维材料可以直接
与沟道区接触形成肖特基势垒。冷金属具体指的是载流子能量较低、费米面靠近能带边缘的金属，例如硅化锰(mnsi2)、锰掺杂的硅化铁(fesi2)中的至少一种；半金属指的是在三维栋梁空间中表现出先行色散关系的金属，例如铋化钠(na3bi)、砷化镉(cd3as2)中的至少一种。
8.另一些可能实现的方式中，上述三维材料为异质结构，且在源区与沟道区之间设置有介质插层，该介质插层可以与沟道区接触形成肖特基势垒。为了便于制备，介质插层相对衬底结构倾斜设置，具体地，可以将介质插层设置为介质插层所在平面平行于衬底结构中晶体的111面。该介质插层较薄，其厚度可以选择2-5nm。
9.上述沟道区不掺杂，也可以轻掺杂。当沟道区c为浅掺杂，可以为n型轻掺杂，也可以为p型轻掺杂。当沟道区为n型轻掺杂，介质插层可以为硅化物或具有高功函数的金属材料。当沟道区为p型轻掺杂，介质插层可以为具有导电功能的化合物或具有低功函数的金属材料。
10.在一些可能实现的方式中，源区和漏区关于栅极对称。具体地，漏区也包括能够提供冷载流子的三维材料；漏区与沟道区材质不同，且漏区与沟道区之间具有肖特基接触。
11.第二方面，本技术还提供一种终端设备，该终端设备可以是电源、功率器件等。该终端设备包括电路板和芯片，芯片通过芯片贴装工艺耦合于电路板。芯片包括上述技术方案提供的任意一种场效应晶体管。由于该场效应晶体管具有超低亚阈值摆幅和较高的开态电流，能够提高芯片的效率，进而提高终端设备的性能。
12.第三方面，本技术还提供一种场效应晶体管制备方法，具体包括以下步骤：
13.提供衬底结构；
14.在衬底结构上设置栅极；
15.在衬底结构上形成源区、漏区以及位于源区和漏区之间的沟道区；源区由第一材料形成，第一材料为能够提供冷载流子的三维材料；沟道区由第二材料形成，第一材料和第二材料材质不同，使源区与沟道区之间具有肖特基接触；
16.在源区设置源极，在漏区设置漏极。
17.栅极与沟道区之间层叠设置有绝缘层和介质层，绝缘层与衬底结构接触，介质层与栅极接触。基于此，上述在衬底结构上设置栅极包括以下步骤：
18.在衬底结构上生长绝缘层；
19.在绝缘层上设置介质层；
20.在介质层上设置栅极。
21.根据不同的场效应晶体管的结构，在衬底结构上形成源区、漏区以及位于源区和漏区之间的沟道区具有不同的实施方式。
22.在一些可能实现的方式中，在衬底结构上形成源区、漏区以及位于源区和漏区之间的沟道区，包括以下步骤：
23.向位于栅极一侧的衬底结构掺杂离子以形成漏区；
24.刻蚀位于栅极远离漏区一侧的衬底结构以形成源端；
25.在源端设置第一材料以形成源区。
26.可能地，在刻蚀位于栅极远离漏区一侧的衬底结构以形成源端之后、在源端设置第一材料以形成源区之前，还包括以下步骤：
27.在衬底结构背离漏区的一侧设置与衬底结构接触的介质插层。
28.在一些可能实现的方式中，漏区包括能够提供冷载流子的三维材料；漏区与沟道区材质不同，且漏区与沟道区之间形成具有肖特基接触。在这种结构中，在衬底结构上形成源区、漏区以及位于源区和漏区之间的沟道区，包括以下步骤：
29.刻蚀位于栅极两侧的衬底结构以分别形成源端和漏端；
30.在源端和漏端分别设置第一材料以形成源区和漏区。
31.可能地，在刻蚀位于栅极远离漏区一侧的衬底结构以形成源端之后、在源端设置第一材料以形成源区之前，还包括以下步骤：
32.在衬底结构关于栅极对称的两侧分别设置介质插层。
附图说明
33.图1a和图1b为本技术实施例提供的一种场效应晶体管的结构示意图；
34.图2a和图2b为本技术实施例提供的一种场效应晶体管漏区重掺的结构示意图；
35.图3为一般材料的载流子能态分布示意图；
36.图4为本技术实施例提供的一种场效应晶体管中源区提供的冷载流子能态分布示意图；
37.图5a和图5b为本技术实施例提供的一种场效应晶体管在开/关的能带示意图；
38.图6a和图6b为本技术实施例提供的一种场效应晶体管在开/关的能带示意图；
39.图7a和图7b为本技术实施例提供的一种场效应晶体管在开/关的能带示意图；
40.图8为不同晶体管的电流电压转移特性曲线；
41.图9a为本技术实施例提供的一种场效应晶体管的结构示意图；
42.图9b为本技术实施例提供的一种场效应晶体管的能带示意图；
43.图10为本技术实施例提供的一种场效应晶体管的能带示意图；
44.图11a和图11b为本技术实施例提供的一种场效应晶体管的结构示意图；
45.图12为本技术实施例提供的一种场效应晶体管的结构示意图；
46.图13为本技术实施例提供的一种场效应晶体管的能带示意图；
47.图14为本技术实施例提供的一种场效应晶体管的结构示意图；
48.图15为本技术实施例提供的一种场效应晶体管制备方法流程图；
49.图16为本技术实施例提供的一种场效应晶体管的衬底结构的结构示意图；
50.图17为本技术实施例提供的一种场效应晶体管制备方法流程图；
51.图18a至图18c为本技术实施例提供的一种场效应晶体管制备过程中的结构变化示意图；
52.图19为本技术实施例提供的一种场效应晶体管制备方法流程图；
53.图20a至图20c为本技术实施例提供的一种场效应晶体管制备过程中的结构变化示意图；
54.图21为本技术实施例提供的一种场效应晶体管制备方法流程图；
55.图22a至图22d为本技术实施例提供的一种场效应晶体管制备过程中的结构变化示意图；
56.图23为本技术实施例提供的一种场效应晶体管制备方法流程图；
57.图24为本技术实施例提供的一种场效应晶体管制备过程中的结构示意图；
58.图25为本技术实施例提供的一种场效应晶体管制备方法流程图；
59.图26a至图26d为本技术实施例提供的一种场效应晶体管制备过程中的结构变化示意图；
60.图27为本技术实施例提供的一种终端设备的结构示意图。
具体实施方式
61.晶体管的开关性能直接影响到芯片与电子器件的功耗大小，而晶体管的开关性能可以参照晶体管的亚阈值摆幅和开态电流。现有技术中的晶体管不能同时兼顾较大的开态电流与超陡的亚阈值摆幅，无法进一步降低芯片和电子器件的功耗。
62.基于此，本技术实施例提供一种场效应晶体管及其制备方法、具有该场效应晶体管的半导体器件。
63.首先，对本技术实施例中可能涉及到的一些专业名词介绍如下。
64.亚阈值摆幅：衡量晶体管开启与关断状态之间相互转换速率的性能指标，其单位为mv/dec。它代表源漏电流变化十倍所需要栅电压的变化量，又称为s因子，s越小意味着开启关断速率越快。
65.费米面：最高占据能级的等能面，是当温度为绝对零度时，电子占据态与非占据态的分界面。
66.半金属(semimetal)：介于金属和非金属之间的物质。从电学性质方面将，半金属是费米面附近低能态电子/空穴密度小于金属且远大于半导体的金属。半金属的电子能态没有能隙。
67.为了使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术作进一步地详细描述。
68.以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本技术的限制。如在本技术的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。
69.在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本技术的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
70.如图1a所示，本技术实施例所提供的一种场效应晶体管10包括衬底结构1、源极2、漏极3以及栅极4。衬底结构1具体包括基底11以及位于基底11上的外延层12，外延层12形成有源区s、漏区d以及位于源区s与漏区d之间的沟道区c，源极2耦合于源区s，漏极3耦合于漏区d，栅极4设置于沟道区c之上。在源区s与沟道区c之间具有金属-半导体接触，该金属半导体接触指的是金属与半导体接触，二者的接触界面会形成肖特基势垒。应当理解，此处的外延层12指的是一个层状的区域，即沿垂直于衬底结构1的方向，栅极4与基底11之间的层状
结构。在一些实施例中，如图1b所示，栅极4与沟道区c之间设置有介质层7，介质层7具体为多晶硅或金属层。介质层7有利于栅极4的形成。介质层7与沟道区c之间设置有绝缘层9，绝缘层9可以将介质层7与沟道区c绝缘隔离。绝缘层9的材质可以选择高介电常数的二氧化硅(sio2)、氧化铪(hfo2)等。
71.以图1a所示例的场效应晶体管10为例，衬底结构1的基底11具体可以为硅衬底结构。沟道区c可以为单晶硅(si)、绝缘体上硅(silicon on insulator，soi)，还可以是锗(ge)、锗硅(sige)、氮化镓(gan)、铟镓砷(ingaas)等半导体材料中的一种或多种。沟道区c(即源区s与漏区d之间的外延层12)可以不掺杂，也可以轻掺杂。当沟道区c为浅掺杂，可以为n型轻掺杂，也可以为p型轻掺杂。以沟道区c为单晶硅或绝缘体上硅为例，漏区d为n型重掺杂的结构可以如图2a所示，漏区d为p型重掺杂的结构可以如图2b所示。
72.应当理解，当沟道区是n型轻掺时，晶体管为增强模式；当沟道掺杂为p型轻掺时，晶体管为反型模式。晶体管运行时的载流子都是电子。在后文的实施例中，本技术以电子为载流子的n型场效应晶体管10为例进行说明。
73.场效应晶体管10相当于开关，在其关闭状态下，源极2和漏极3之间绝缘，源区s的载流子无法通过沟道区c到达漏区d。向栅极4施加足够高的电压，源区s的载流子可以越过肖特基势垒经在沟道区c内移动至漏区d。此时，源极2与漏极3之间实现电流导通。
74.载流子指可以自由移动的带有电荷的物质微粒，如电子和离子，载流子可以在电场作用下作定向运动。在金属中，载流子为电子。半导体中，载流子包括电子和空穴。一般材料提供的载流子能态分布可以参照图3所示，高能态的载流子具备更多能量能够轻易发生跃迁，低能态的载流子能量较低不容易发生跃迁。在材料稳定状态下，载流子的分布呈图3所示的状态，可以看出，高能态载流子最少，低能态载流子最多。本技术实施例中的源区s的材质包括能够提供冷载流子(cold carrier，cc)的三维材料，该冷载流子的能量分布可以参照图4所示。与图3相比，冷载流子相当于“削减”了能态较高的一部分载流子之后的载流子，冷载流子具有很小的范围。如图5a所示，本技术实施例所提供的场效应晶体管10中的源区s可以将载流子的能量分布限制在沟道区c的导带a与价带b之间的禁带c范围内，实现“冷”的效果，源区s即相当于冷源，源区s提供的载流子相当于冷载流子。
75.继续参照图5a，由于冷载流子中的高能态载流子较少，不容易发生载流子跃迁，因此在栅极电压不够高的时候，源区s提供的冷载流子没有足够的高能态电子可以越过源区s与沟道区c之间的肖特基势垒，场效应晶体管10体现出较小的漏电流。当栅极电压足够大，如图5b所示，可以将沟道区c的导带a下压至冷载流子可以越过肖特基势垒，冷载流子进入沟道区c并经沟道区c到达漏区d，实现源极2与漏极3之间的电流流通。此时，由于冷载流子呈现图4所示的分布，当冷载流子可以越过肖特基势垒时，进入沟道区c的载流子数量较大且可以迅速通过形成较大的电流，表现出超低的亚阈值摆幅。
76.示例性地，以漏区d为n型重掺杂、沟道区c为n型轻掺杂的场效应晶体管10为例，图6a示出了该场效应晶体管10在关闭状态的能带示意图，源区s提供的冷载流子的能量分布限制在沟道区c的导带a与价带b之间的禁带c范围内。图6b示出了该场效应晶体管10在开通状态的能带示意图。沟道区c的导带a下压至冷载流子可以越过肖特基势垒，冷载流子可以进入沟道区c形成电流。
77.以漏区d为n型重掺杂、沟道区c为p型轻掺杂的场效应晶体管10为例，图7a示出了
该场效应晶体管10在关闭状态的能带示意图，源区s提供的冷载流子的能量分布限制在沟道区c的导带a与价带b之间的禁带c范围内。图7b示出了该场效应晶体管10在开通状态的能带示意图。沟道区c的导带a下压至冷载流子可以越过肖特基势垒，冷载流子可以进入沟道区c形成电流。
78.图8示例出了不同晶体管的电流电压转移特性曲线。其中，本技术实施例提供的场效应晶体管10用实线表示，现有技术中的隧穿晶体管用虚线表示，传统场效应晶体管(冷源晶体管)用断线表示，横坐标vg为晶体管的栅极电压，纵坐标logid为亚阈值摆幅。可以看出，隧穿晶体管具有较小的亚阈值摆幅，但是其开态电流低。传统场效应晶体管无法实现超低(低于60mv/dec)的亚阈值摆幅；而冷源晶体管由于热化问题的存在，在极端情况下的电流电压表现与传统场效应晶体管的曲线相差不大。与隧穿晶体管相比，本技术实施例所提供的场效应晶体管10电流密度更大，能够获得足够高的开态电流，有利于大规模应用。与冷源晶体管相比，本技术实施例所提供的场效应晶体管10基本不存在热化问题，工艺更加简单，可以在较大电流范围内实现超低的亚阈值摆幅。
79.其中，源区s需要提供冷载流子，为了防止冷载流子受热化影响，源区s采用与沟道区c不同的材质，且源区s由包括三维材料的材质形成，能够适应更多的应用场景。此处的三维材料可包括三维结晶材料以及分层材料，在分层材料的片或层之间应当发生一些共价键合。应当理解，三维材料区别于层状的二维材料。
80.具体地，本技术实施例中源区s的三维材料可以有多种选择。
81.一些实施例中，三维材料为冷金属。这种场效应晶体管10的结构可以参照图9a所示，衬底结构1包括基底11以及设置于基底11上的外延层12，外延层12形成上述源区s、沟道区c及漏区d。沟道区c用于设置栅极4的表面设置有绝缘层9，栅极4设置于绝缘层9上，且栅极4与绝缘层9之间设置有介质层7。绝缘层9可以有效地抑制短沟道效应，并保持良好的亚阈值摆幅。
82.源区s包括三维结构的冷金属，冷金属的“冷”相当于冷载流子中的“冷”，即冷金属中的载流子能量较低，具有较小范围的能量分布。例如硅化锰、锰掺杂的硅化铁中的至少一种。冷金属材料自身的载流子能态分布如图9b阴影部分所示，冷金属的费米面离价带b边缘比较靠近，费米面附近的能态密度迅速下降，冷金属自身相当于一个可以提供冷载流子的“冷源”，使得肖特基势垒源区s一侧的载流子的分布可以呈图4所示状态。
83.另一些实施例中，三维材料为半金属。这种场效应晶体管10的结构可以参照图9a所示，此处不再图示说明。
84.源区s包括三维结构的半金属，半金属材料比如铋化钠、砷化镉等三维狄拉克半金属。如图10所示，以这些材料为作为源区s，源区s的导带a和价带b在狄拉克点o接触，并且在三维动量空间中表现出线性色散关系，根据能量和动量的线性色散关系，其载流子能态密度在费米面附近也迅速降低，可以作为冷源，使得肖特基势垒源区s一侧的载流子的分布可以呈图4所示状态。
85.又一些实施例中，三维材料为异质结构。如图11a所示的一种场效应晶体管10中，源区s的材质为异质结构，且源区s与沟道区d之间设置有介质插层5，介质插层5与沟道区d直接接触形成肖特基势垒。其中，异质结构指的是该材料不同于沟道区c的材质。例如以硅(si)为沟道材料，异质材料可选用iii-v族化合物，具体指元素周期表中iii族的硼(b)、铝
(al)、镓(ga)、铟(in)和v族的氮(n)、磷(p)、砷(as)、锑(sb)形成的化合物，主要包括砷化镓(gaas)、磷化铟(inp)和氮化镓(gan)等。需要强调的是，异质结构需要重掺杂，以提供足够的“冷”载流子。具体地，如图11b所示，沟道区c用于设置栅极4的表面设置有绝缘层9，栅极4设置于绝缘层9上，且栅极4与绝缘层9之间设置有介质层7。
86.基于图11b所示的场效应晶体管10的结构，为了方便制备源区s，如图12所示，介质插层5可以倾斜设置。具体地，介质插层5可以以平行于衬底结构1的111的面方式相对衬底结构1倾斜，具体指的是衬底结构1中基底11的晶体的111面。此处，对介质插层5相对衬底结构1的倾斜角度不做限定。源区s设置于介质插层5上，也相对衬底结构1倾斜，可以在基底11上设置一垫块8，对源区s的结构起到支撑作用。在源区s设置源极2后，源极2也可以以垫块8作为支撑。
87.其中，介质插层5的厚度较小，以保证足够高的透射和低的热化率。具体地，介质插层5的厚度可以选择2-5nm。
88.介质插层5需要直接与沟道区c接触形成肖特基势垒，从而沟道区c可以通过形成半导体-绝缘体-导体形成场效应控制。介质插层5与沟道区c的直接接触，可以削减甚至消除冷载流子的热化问题，维持冷载流子“冷”的状态。对于不同的沟道区c，介质插层5的材质选择不同。以场效应晶体管10中沟道区c为n型轻掺杂为例，介质插层5可以选择具有高功函数金属材料，例如金(au)、镍(ni)、铂(pt)、钯(pd)、钌(ru)、铱(ir)。对于硅半导体器件，介质插层5还可以选择硅化物，例如硅化镍(nisi2)、硅化铂(pt2si)、硅化钯(pd2si)、硅化铱(irsi)。以场效应晶体管10中沟道区c为p型轻掺杂为例，介质插层5可以选择具有导电功能的化合物，例如氮化钽(tan)、镍氮化钽(tasini)；介质插层5还可以选择具有低功函数的金属材料，例如铝、钽(ta)、钛(ti)。
89.图11a所示的场效应晶体管10的能带示意图可以参照图13所示。由于介质插层5的存在，异质结构的源区s与沟道区c之间导带a和价带b之间存在能带错位，利用该能带错位将费米面到价带b顶部或导带a底部范围外的载流子过滤，使得肖特基势垒源区s一侧的载流子的分布可以呈图4所示状态，达到冷源的目的。介质插层5还可以降低掺杂扩散，进而扩大材料界面的容忍范围以提升晶体管性能。应当理解，当介质插层5选择为金属，在场效应晶体管10打开时，介质插层5还可以充当导体，使得源区s的冷载流子借助介质插层5迅速进入沟道区c，进一步提高开态电流。也就是说，金属材质的介质插层5可以改变晶体管电流的导通机制，进而提高晶体管的性能。
90.以图12所示例的一种场效应晶体管10为参考，可能地，漏区d与沟道区c之间的结构类似于源区s与沟道区c之间的结构。具体地，漏区d包括能够提供冷载流子的三维材料，漏区d与沟道区c材质不同，且漏区d与沟道区c之间也具有肖特基接触，使得漏区d与沟道区c之间形成肖特基势垒。
91.如图14所示，该场效应晶体管10包括衬底结构1、源极2、漏极3以及栅极4。衬底结构1具体包括基底11以及位于基底11上的外延层12，外延层12形成有源区s、漏区d以及位于源区s与漏区d之间的沟道区c，源极2耦合于源区s，漏极3耦合于漏区d，栅极4设置于沟道区c之上。这种晶体管当漏区d的材质选择为异质结构，且漏区d与沟道区c之间也设置有介质插层5。为了与图12所示的结构区分，可以将源区s与沟道区c之间的介质插层5定义为第一介质插层5a，漏区d与沟道区c之间的介质插层5为第二介质插层5b。第二介质插层5b与沟道
区c直接接触形成肖特基势垒。这种场效应晶体管10呈对称结构，制备时工艺更为简单；在使用时，可以不用区分源极2和漏极3，应用场景更限制更小，且维护更为方便。在这种场效应晶体管10中，漏区d的材质、结构以及性能都可以参照上述实施例中对源区s的描述，此处不再进行说明。
92.应当理解，上述实施例中以沟道区c为n型轻掺杂的场效应晶体管10为例进行说明。当实施以空穴为载流子的为p型场效应晶体管时，本领域技术人员可以轻松通过半导体极性、金属功函数或冷金属、半金属极性更改或替换来实施，此处不再赘述。
93.综上，本技术实施例所提供的场效应晶体管10能够降低源端掺杂扩散，通过不同的源区s材料选择，更好地维持冷载流子在晶体管打开时进入沟道区c。从而在达到超低亚阈值摆幅的同时，具有较高的开态电流，且能够与大多数硅基衬底匹配，具备大规模应用的优势。应当理解，上述实施例提供的场效应晶体管10的结构可以具体为金属氧化物半导体场效应晶体管(metal oxide-semiconductor field effect transistor，mosfet)、鳍式场效应晶体管(fin field effect transistor，finfet)、全环绕栅极晶体管(gate all around field effect transistor，gaa fet)等各种栅控晶体管中。
94.本技术实施例还提供一种场效应晶体管制备方法，如图15所示，该制备方法可以用于制备上述实施例提供的场效应晶体管10。如图15所示，该制备方法包括以下步骤：
95.s1：提供衬底结构。
96.此处的衬底结构1具体可以包括基底11和形成于基底11上的外延层12。因此，s1具体包括在基底11上形成外延层12得到图16所示的结构。其中，外延层12可以选择为p型轻掺杂或n型轻掺杂，掺杂浓度可以选择1
×
10
18
cm-3
。
97.s2：在衬底结构上设置栅极。
98.结合图1b所示例的场效应晶体管的结构，栅极4与衬底结构1(具体指外延层12)之间还设置有绝缘层9以及介质层7。因此，如图17所示，该步骤s2具体包括以下步骤：
99.s21：在衬底结构上生长绝缘层；得到图18a所示的结构。
100.s22：在绝缘层上设置介质层；得到图18b所示的结构。
101.s23：在介质层上设置栅极；得到图18c所示的结构。
102.应当理解，栅极4、介质层7以及绝缘层9可以仅设置在预定范围内，该预定范围可以参照该场效应晶体管10的栅极4设计位置。
103.s3：在衬底结构上形成源区、漏区以及位于源区和漏区之间的沟道区；源区由第一材料形成，第一材料包括能够提供冷载流子的三维材料；沟道区由第二材料形成，第一材料与第二材料材质不同，使源区与沟道区之间具有肖特基接触。
104.具体地，源区s可能有多种实现方式，源区s的选择不同，源区s、漏区d沟道区c的形成方式不同。
105.结合图1b所示的场效应晶体管，上述在衬底结构上形成源区、漏区以及位于源区和漏区之间的沟道区如图19所示，具体可以包括以下步骤：
106.s311：向位于栅极一侧的衬底结构掺杂离子以形成漏区。
107.若上述栅极4、介质层7、绝缘层9仅设置在设计的栅极4所在位置，则可以直接实施该步骤。若栅极4、介质层7、绝缘层9对设计的漏区d有遮挡，需要先通过掩膜版刻蚀栅极4、介质层7、绝缘层9至露出外延层12(该露出的外延层12的位置对应于漏极3的位置，即漏
端)，然后实施该步骤。
108.示例性地，向露出的外延层12重掺n型掺杂离子形成n型掺杂区，得到如图20a所示的结构。其中，n型掺杂区的掺杂浓度为1
×
10
20
cm-3
，该n型掺杂区即漏区d。
109.s312：刻蚀位于栅极远离漏区一侧的衬底结构以形成源端。
110.具体地，如图20b所示，刻蚀栅极4远离漏区d一侧的衬底结构1至露出基底11，该位置即源端。
111.s313：在源端设置第一材料以形成源区得到如图20c所示的结构。在图20c中，源区s与漏区d之间的外延层12即沟道区c。在图20c所示的结构中，源区s可以包括冷金属或半金属。
112.在另一些实施例中，结合图11b或图12所示的场效应晶体管的结构。源区s包括异质结构，在源区s与沟道区c之间设置有介质插层5。如图21所示，上述步骤s312和s313还需要增加如下步骤：
113.s312’：在衬底结构背离漏区的一侧设置与衬底结构接触的介质插层。
114.具体地，以图12所示的介质插层5相对衬底结构1倾斜的结构进行示例，在进行源端刻蚀时，如图22a所示，将外延层12背离漏区d的一侧刻蚀为相对基底11倾斜的斜面，该斜面为衬底结构1的111面。接着，如图22b所示，在外延层12背离漏区d的斜面上沉积金属或硅化物得到介质插层5。介质插层5相对基底11倾斜，将要设置在介质插层5背离漏区d的一侧源区s也会相对基底11倾斜。为了方便设置源区s，可以如图22c所示，在源端设置一垫块8，垫块8的材质可以与基底11的材质保持一致。然后，如图22d所示，依靠垫块8，在介质插层5背离漏区d的一侧设置包括异质结构的第一材料，例如iii-v族半导体。第一材料形成源极s在介质插层5与漏区d之间的外延层12相当于沟道区c。
115.总而言之，形成源区s的第一材料可以为半金属、冷金属或相对沟道区c材质不同的异质结构。形成沟道区c的第二材料可以有多种选择，只要能够保证源区s和沟道区c材质不同即可。
116.在一些实施例中，漏区d与沟道区c之间的结构类似于源区s与沟道区c之间的结构。具体地，漏区d包括能够提供冷载流子的三维材料，漏区d与沟道区c材质不同，且漏区d与沟道区c之间也具有肖特基接触。这些结构的场效应晶体管10中，源区s、漏区d沟道区c的形成可以如图23所示，包括以下步骤：
117.s321：刻蚀位于栅极两侧的衬底结构以分别形成源端和漏端，得到图24所示的结构。
118.若上述栅极4、介质层7、绝缘层9仅设置在设计的栅极4所在位置，则可以直接实施该步骤。若栅极4、介质层7、绝缘层9对设计的漏区d有遮挡，需要先通过掩膜版刻蚀栅极4、介质层7、绝缘层9至露出栅极4两侧的基底11，然后实施该步骤。应当理解，该露出的基底11的两个位置分别对应于漏极3和源极2的位置，即漏端和源端。其中，源端和漏端关于栅极4对称。其位置可以相互调换，不做限定。
119.s322：在源端和漏端分别设置第一材料以形成源区和漏区；可以得到图20c所示的结构。
120.结合图14所示的场效应晶体管的结构，当源区s为异质结构、源区s与沟道区c之间设置有第一介质插层5a、漏区d与沟道区c之间设置有第二介质插层5b。如图25所示，在上述
步骤s321和s322之间，还包括以下步骤：
121.s321’：在衬底结构关于栅极对称的两侧分别设置介质插层。
122.此处以介质插层5相对衬底结构1倾斜且辅助介质插层5相对衬底结构1倾斜的结构进行示例。在进行源端、漏端刻蚀时，如图26a所示，将栅极4与基底11之间的外延层12刻蚀为具有两个相对基底11倾斜的斜面，两个斜面可以关于栅极4对称。接着，如图26b所示，在源端的斜面上沉积金属或硅化物得到第一介质插层5a，在漏端的斜面上沉积金属或硅化物得到第二介质插层5b。为了方便设置源区s和漏区d，可以如图26c所示，在源端设置一垫块8，在漏端也设置一垫块8，垫块8的材质可以与基底11的材质保持一致。然后，如图26d所示，依靠源端的垫块8，在第一介质插层5a背离一侧设置包括异质结构的第一材料形成源区s。依靠漏端的垫块8，在第二介质插层5b背离漏区d的一侧设置包括异质结构的第一材料形成漏区d。在第一介质插层5a与第二介质插层5b之间的外延层12相当于沟道区c。
123.在图24和图26a至图26d所示的制备过程中，由于源区s和漏区d的结构对称，可以同时制备源区s的漏区d的结构，简化工艺。
124.s4：在源区设置源极，在漏区设置漏极。
125.基于图20c或24的结构，在源区s设置源极2，在漏区d设置漏极3，可以得到如图9a所示的场效应晶体管10。
126.基于图22d的结构，在源区s设置源极2，在漏区d设置漏极3，可以得到如图12所示的场效应晶体管10。
127.基于图26d的结构，在源区s设置源极2，在漏区d设置漏极3，可以得到如图14所示的场效应晶体管10。
128.另外，本技术实施例还提供一种终端设备，该终端设备可以是电源等设备。以电源为例，如图27所示例，该终端设备包括电路板20以及芯片30。电路板20上设置有引线框架201，芯片30可以通过芯片贴装技术贴装焊接在引线框架201上，芯片30具体包括上述任意一种场效应晶体管10。在引线框架201上还可以耦合有无源器件40，例如功率电感、输入电容、输出电容、电阻等。由于该场效应晶体管10具有更低的亚阈值摆幅和开态电流，使得该电源模块能够实现快速开关，提高效率。
129.以上，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以权利要求的保护范围为准。

技术特征：
1.一种场效应晶体管，其特征在于，包括：衬底结构、源极、漏极及栅极；所述衬底结构具有源区、漏区以及位于所述源区和所述漏区之间的沟道区，所述源区包括能够提供冷载流子的三维材料；所述源极耦合于所述源区，所述漏极耦合于所述漏区，所述栅极设置于所述沟道区上；所述源区与所述沟道区材质不同，且所述源区与所述沟道区之间具有金属-半导体接触。2.根据权利要求1所述的场效应晶体管，其特征在于，所述三维材料为冷金属或半金属，所述三维材料与所述沟道区接触。3.根据权利要求2所述的场效应晶体管，其特征在于，所述冷金属包括硅化锰、锰掺杂的硅化铁中的至少一种。4.根据权利要求2所述的场效应晶体管，其特征在于，所述半金属包括铋化钠、砷化镉中的至少一种。5.根据权利要求1所述的场效应晶体管，其特征在于，所述三维材料为异质结构，且所述源区与所述沟道区之间设置有介质插层，所述介质插层与所述沟道区接触。6.根据权利要求5所述的场效应晶体管，其特征在于，所述介质插层的厚度为2-5nm。7.根据权利要求5或6所述的场效应晶体管，其特征在于，所述沟道区为n型轻掺杂，所述介质插层为硅化物或具有高功函数的金属材料。8.根据权利要求5或6所述的场效应晶体管，其特征在于，所述沟道区为p型轻掺杂，所述介质插层为具有导电功能的化合物或具有低功函数的金属材料。9.根据权利要求5-8中任一项所述的场效应晶体管，其特征在于，所述介质插层相对所述衬底结构倾斜设置。10.根据权利要求1-9中任一项所述的场效应晶体管，其特征在于，所述栅极与所述衬底结构之间层叠设置有介质层和绝缘层，所述介质层与所述栅极接触，所述绝缘层与所述衬底结构接触。11.根据权利要求1-10中任一项所述的场效应晶体管，其特征在于，所述漏区包括能够提供冷载流子的三维材料；所述漏区与所述沟道区材质不同，且所述漏区与所述沟道区之间具有肖特基接触。12.一种终端设备，其特征在于，包括电路板和芯片，所述芯片耦合于所述电路板；所述芯片包括如权利要求1-9中任一项所述的场效应晶体管。13.一种场效应晶体管制备方法，其特征在于，包括：提供衬底结构；在所述衬底结构上设置栅极；在所述衬底结构上形成源区、漏区以及位于所述源区和所述漏区之间的沟道区；所述源区由第一材料形成，所述第一材料包括能够提供冷载流子的三维材料；所述沟道区由第二材料形成，所述第一材料与所述第二材料材质不同，所述源区与所述沟道区之间具有肖特基接触；在所述源区设置源极，在所述漏区设置漏极。14.根据权利要求13所述的场效应晶体管制备方法，其特征在于，所述在所述衬底结构上设置栅极包括：在所述衬底结构上生长绝缘层；
在所述绝缘层上设置介质层；在所述介质层上设置栅极。15.根据权利要求13或14所述的场效应晶体管制备方法，其特征在于，所述在所述衬底结构上形成源区、漏区以及位于所述源区和所述漏区之间的沟道区，包括：向位于所述栅极一侧的衬底结构掺杂离子以形成漏区；刻蚀位于所述栅极远离所述漏区一侧的所述衬底结构以形成源端；在所述源端设置所述第一材料以形成所述源区。16.根据权利要求15所述的场效应晶体管制备方法，其特征在于，在刻蚀位于所述栅极远离所述漏区一侧的所述衬底结构以形成源端之后、在所述源端设置所述第一材料以形成所述源区之前，还包括：在所述衬底结构背离所述漏区的一侧设置与所述衬底结构接触的介质插层。17.根据权利要求13或14所述的场效应晶体管制备方法，其特征在于，所述漏区包括能够提供冷载流子的三维材料；所述漏区与所述沟道区材质不同，且所述漏区与所述沟道区之间具有肖特基接触；所述在所述衬底结构上形成源区、漏区以及位于所述源区和所述漏区之间的沟道区，包括：刻蚀位于所述栅极两侧的所述衬底结构以分别形成源端和漏端；在所述源端和所述漏端分别设置所述第一材料以形成所述源区和所述漏区。18.根据权利要求17所述的场效应晶体管制备方法，其特征在于，在刻蚀位于所述栅极两侧的所述衬底结构以分别形成源端和漏端之后、在所述源端和所述漏端分别设置所述第一材料以形成所述源区和所述漏区之前，还包括：在所述衬底结构关于所述栅极对称的两侧分别设置介质插层。

技术总结
本申请提供了一种场效应晶体管及其制备方法、终端设备。该场效应晶体管包括衬底结构、源极、漏极及栅极。其中，衬底结构具有源区、漏区以及位于源区和漏区之间的沟道区，源区包括能够提供冷载流子的三维材料。源极耦合于源区，漏极耦合于漏区，栅极设置于沟道区上。源区与沟道区的材质不同，且源区与沟道区之间具有肖特基势接触。该场效应晶体管能够降低源端掺杂扩散，通过不同的源区材料选择，更好地维持冷载流子在晶体管打开时进入沟道区。从而在达到超低亚阈值摆幅的同时，具有较高的开态电流，且能够与大多数硅基衬底匹配，具备大规模应用的优势。应用的优势。应用的优势。


技术研发人员：张强 侯朝昭 李伟 王嘉乐 许俊豪
受保护的技术使用者：华为技术有限公司
技术研发日：2022.03.11
技术公布日：2023/9/20