晶体管栅极隔离结构及其形成方法与流程

1.本公开涉及晶体管栅极隔离结构及其形成方法。


背景技术：

2.半导体器件用于各种电子应用，例如个人计算机、手机、数码相机和其他电子设备。半导体器件通常通过以下方式制造：在半导体衬底之上按顺序沉积绝缘层或电介质层、导电层和半导体材料层，并且使用光刻对各种材料层进行图案化以在其上形成电路组件和元件。
3.半导体行业通过不断减小最小特征尺寸来不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件被集成到给定区域中。然而，随着最小特征尺寸的减小，出现了应解决的其他问题。


技术实现要素：

4.根据本公开的一个方面，提供了一种半导体器件，包括：隔离区域；第一栅极结构，位于所述隔离区域上；第二栅极结构，位于所述隔离区域上；以及栅极隔离结构，在第一截面中位于所述第一栅极结构和所述第二栅极结构之间，所述栅极隔离结构的上部具有第一浓度的元素，所述栅极隔离结构的下部具有第二浓度的所述元素，所述第一浓度与所述第二浓度不同，所述下部沿着所述第一栅极结构的侧壁、在所述上部之下、以及沿着所述第二栅极结构的侧壁连续地延伸。
5.根据本公开的另一方面，提供了一种半导体器件，包括：第一鳍，延伸得高于半导体衬底的表面；第二鳍，延伸得高于所述半导体衬底的表面；鳍隔离结构，位于所述第一鳍和所述第二鳍之间；第一栅极结构，位于所述鳍隔离结构和所述第一鳍上；第二栅极结构，位于所述鳍隔离结构和所述第二鳍上；以及栅极隔离结构，位于所述第一栅极结构和所述第二栅极结构之间，所述栅极隔离结构的最低点在距离上比所述第一栅极结构的最低点和所述第二栅极结构的最低点更靠近所述表面，所述栅极隔离结构的最低点和所述鳍隔离结构的最高点位于不同的水平面上，所述栅极隔离结构的上部具有比所述栅极隔离结构的下部更大的氧浓度，所述下部设置在所述上部和所述第一栅极结构之间，所述下部设置在所述上部和所述第二栅极结构之间。
6.根据本公开的又一方面，提供了一种形成半导体器件的方法，包括：通过在第一栅极结构中蚀刻开口，将所述第一栅极结构划分为第二栅极结构；在所述开口中沉积隔离层，所述隔离层包括可膨胀电介质材料；通过处理所述可膨胀电介质材料在所述开口中膨胀所述隔离层；以及去除所述隔离层的在所述第二栅极结构之上的部分，所述隔离层的在所述开口中的剩余部分在所述第二栅极结构之间形成栅极隔离结构。
附图说明
7.当结合附图阅读时，通过下面的具体实施方式可以最好地理解本公开的各方面。
要注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了讨论的清楚，各种特征的尺寸可能被任意增大或减小。
8.图1示出了根据一些实施例的鳍式场效应晶体管(finfet)的示例。
9.图2-图19c是根据一些实施例的制造finfet的中间阶段的视图。
10.图20-图21是根据一些其他实施例的制造finfet的中间阶段的视图。
11.图22-图23是根据一些其他实施例的制造finfet的中间阶段的视图。
具体实施方式
12.下面的公开内容提供了用于实施本公开的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不旨在进行限制。例如，在下面的描述中，在第二特征之上或在第二特征上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征不直接接触的实施例。此外，本公开在各个示例中可以重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身不表示所讨论的各个实施例和/或配置之间的关系。
13.此外，本文中可以使用空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以易于描述图中所示的一个要素或特征与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用中或工作中的处于除了附图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文使用的空间相关描述符同样可以相应地进行解释。
14.根据各种实施例，栅极结构(包括栅极电介质和栅极电极)被划分(或“切割”)成多个栅极结构。划分栅极结构包括形成延伸穿过栅极结构以便将栅极结构切割成多个栅极结构的隔离结构。隔离结构通过以下方式形成：在栅极结构中图案化开口，在开口中形成电介质材料，并且然后处理电介质材料。处理电介质材料会缩小隔离结构中可能存在的任何接缝或空隙(即减小其宽度和/或高度)。缩小隔离结构中的接缝/空隙可以降低在后续处理期间在接缝/空隙中形成导电材料的风险，这可以有助于降低器件的源极/漏极区域短路的风险。因此，可以提高所得器件的可靠性。
15.图1示出了根据一些实施例的鳍式场效应晶体管(finfet)的示例。图1是三维视图，其中为了图示的清楚性而省略了finfet的一些特征。finfet包括延伸得高于衬底50(例如，半导体衬底)的主表面的鳍52，其中鳍52充当finfet的沟道区域58。隔离区域56(例如，浅沟槽隔离(sti)区域)设置在相邻的鳍52之间，鳍52可以从相邻的隔离区域56之间突出得高于隔离区域56。位于鳍52之间的隔离区域56是鳍隔离结构。尽管隔离区域56被描述/图示为与衬底50分隔开，但如本文所使用的，术语“衬底”可以指的是单独的半导体衬底或半导体衬底和隔离区域的组合。此外，尽管鳍52的底部部分被示出为与衬底50成单一连续材料，但鳍52的底部部分和/或衬底50可以包括单一材料或多种材料。
16.栅极电介质112沿着鳍52的侧壁以及位于鳍52的顶表面之上。栅极电极114位于栅极电介质112之上。源极/漏极区域88设置在鳍52的关于栅极电介质112和栅极电极114的相反侧。(一个或多个)源极/漏极区域88可以单独地或共同地指代源极或漏极，这取决于上下文。栅极间隔件82将源极/漏极区域88与栅极电介质112和栅极电极114分隔开。层间电介质
(ild)94形成在源极/漏极区域88之上。到源极/栅极区域88的接触件(随后描述)将穿过ild 94形成。源极/源极区域88可以在各种鳍52之间共享。例如，相邻的源极/漏极区域88可以电连接，例如通过经由外延生长将源极/源极区域88合并，或者通过将源极和漏极区域88与同一源极/漏极接触件耦合。
17.图1进一步示出了后续图中使用的参考截面。截面a-a’沿着鳍52的纵轴，并且在例如finfet的源极/漏极区域88之间的电流流动的方向上。截面b-b’垂直于截面a-a’，并且沿着栅极电极114的纵轴。截面c/d-c/d’平行于截面b-b’，并且延伸穿过finfet的源极/漏极区域。为了清楚起见，后续附图参考了这些参考截面。
18.本文讨论的一些实施例在使用后栅极工艺形成的finfet的上下文中讨论。在其他实施例中，可以使用先栅极工艺。
19.图2-图19c是根据一些实施例的制造finfet的中间阶段的视图。图2、图3、图4和图5是显示与图1类似的三维视图的三维视图。图6a、图7a、图8a、图9a、图10a、图11a、图12a、图13a、图14a、图15a、图16a、图17a、图18a和图19a是沿着与图1中的参考截面a-a’类似的截面示出的截面图。图6b、图7b、图8b、图9b、图10b、图11b、图12b、图13b、图14b、图15b、图16b、图17b、图18b和图19b是沿着与图1中的参考截面b-b’类似的截面示出的截面图。图7c和图7d是沿着与图1中的参考截面c/d-c/d’类似的截面示出的截面图。图13c、图14c、图15c、图16c、图17c、图18c和图19c是沿着栅极结构的自上而下的视图，其中为了图示的清楚性而省略或以虚线示出一些特征。
20.在图2中，提供了衬底50。衬底50可以是半导体衬底，例如体半导体、绝缘体上半导体(soi)衬底等，其可以是掺杂的(例如，用p型或n型掺杂剂)或未掺杂的。衬底50可以是晶圆，例如硅晶圆。通常，soi衬底是在绝缘体层上形成的半导体材料层。绝缘体层可以是例如埋置氧化物(box)层、氧化硅层等。绝缘体层设置在衬底上，通常为硅衬底或玻璃衬底。还可以使用其他衬底，例如多层衬底或梯度衬底。在一些实施例中，衬底50的半导体材料可以包括：硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟和/或磷砷化镓铟；或它们的组合。
21.衬底50具有n型区域50n和p型区域50p。n型区域50n可以用于形成诸如nmos晶体管之类的n型器件，例如n型finfet。p型区域50p可以用于形成诸如pmos晶体管之类的p型器件，例如p型finfet。n型区域50n可以与p型区域50p实体分隔开(未单独示出)，并且任何数量的器件特征(例如，其他有源器件、掺杂区域、隔离结构等)可以设置在n型区域50n和p型区域50p之间。尽管示出了一个n型区域50n和一个p型区域50p，但可以提供任何数量的n型区域50n和p型区域50p。
22.鳍52形成在衬底50中。鳍52是半导体条带，并且也可以称为半导体鳍。鳍52可以通过在衬底50中蚀刻沟槽而形成在衬底50中。蚀刻可以是任何可接受的蚀刻工艺，例如反应离子蚀刻(rie)、中性束蚀刻(nbe)等、或其组合。蚀刻工艺可以是各向异性的。
23.鳍52可以通过任何合适的方法图案化。例如，可以使用一个或多个光刻工艺(包括双图案化或多图案化工艺)来图案化鳍52。通常，双图案化或多图案化工艺将光刻和自对准工艺相结合，从而允许图案被创建具有例如比以其他方式使用单一直接光刻工艺可获得的间距更小的间距。例如，在一个实施例中，牺牲层形成在衬底之上，并且使用光刻工艺进行
图案化。使用自对准工艺沿着图案化牺牲层形成间隔件。然后去除牺牲层，并且然后可以使用剩余的间隔件对鳍进行图案化。在一些实施例中，掩模(或其他层)可以保留在鳍52上。
24.绝缘材料54形成在衬底50之上并位于相邻的鳍52之间。绝缘材料54可以是氧化物(例如，氧化硅)、氮化物等、或其组合，并且可以通过化学气相沉积(cvd)工艺形成，例如高密度等离子体化学气相沉积(hdp-cvd)、可流动cvd(fcvd)(例如，远程等离子体系统中的基于cvd的材料沉积和后固化以使其转化为另一种材料，例如氧化物)等、或其组合。可以使用通过任何可接受的工艺形成的其他绝缘材料。在一些实施例中，绝缘材料54是通过fcvd工艺形成的氧化硅。一旦形成绝缘材料，就可以执行退火工艺。尽管绝缘材料54被示为单层，但一些实施例可以利用多层。例如，在一些实施例中，可以首先沿着衬底50和鳍52的表面形成内衬(未示出)。此后，可以在内衬之上形成填充材料，例如先前描述的绝缘材料之一。
25.在实施例中，形成绝缘材料54以使得多余的绝缘材料54覆盖鳍52。对绝缘材料54应用去除工艺，以去除鳍52之上的多余绝缘材料54。在一些实施例中，使用平坦化工艺，例如化学机械抛光(cmp)、回蚀工艺、其组合等。平坦化工艺暴露鳍52，使得在平坦化工艺完成之后，鳍52和绝缘材料54的顶表面基本上共面(在工艺变化内)。在掩模保留在鳍52上的实施例中，平坦化工艺可以暴露掩模或去除掩模，使得在平坦化工艺完成之后，掩模或鳍52的顶表面分别与绝缘材料54基本上共面(在工艺变化内)。
26.前述工艺仅是可以如何形成鳍52的一个示例。在一些实施例中，鳍52可以通过外延生长工艺形成。例如，可以在衬底50的顶表面之上形成电介质层，并且可以穿过电介质层蚀刻沟槽以暴露下面的衬底50。可以在沟槽中外延生长同质外延结构以形成鳍52。另外，在一些实施例中，异质外延结构可以用于鳍52。例如，可以使鳍52凹陷，并且与鳍52不同的材料可以在凹陷的鳍52之上外延生长。在这样的实施例中，鳍52包括凹陷的材料以及设置在凹陷的材料之上的外延生长材料。在更进一步的实施例中，电介质层可以形成在衬底50的顶表面之上，并且可以穿过电介质层蚀刻沟槽。然后可以使用不同于衬底50的材料在沟槽中外延生长异质外延结构以形成鳍52。在外延生长同质外延或异质外延结构的一些实施例中，外延生长的材料可以在生长期间被原位掺杂，这可以避免先前和随后的注入，但原位掺杂和注入掺杂可以一起使用。
27.更进一步地，在n型区域50n(例如，nmos区域)中外延生长的材料不同于p型区域50p(例如，pmos区域)的材料可能是有利的。在各种实施例中，鳍52的上部可以由硅锗(si
x
ge
1-x
，其中x可以在0到1的范围内)、碳化硅、纯锗或基本纯锗、iii-v族化合物半导体、ii-vi族化合物半导体等形成。例如，用于形成iii-v族化合物半导体的可用材料包括但不限于砷化铟、砷化铝、砷化镓、磷化铟、氮化镓、砷化铟镓、砷化铟铝、锑化镓、锑化铝、磷化铝、磷化镓等。
28.在图3中，绝缘材料54被凹陷以形成sti区域56。绝缘材料54被凹陷为使得鳍52的上部从相邻的sti区域56之间突出。此外，sti区域的顶表面可以具有如图所示的平坦表面、凸面、凹面(例如碟形)或其组合。sti区域56的顶表面可以通过适当的蚀刻被形成为平坦的、凸的和/或凹的。可以使用可接受的蚀刻工艺(例如，对绝缘材料54的材料有选择性的蚀刻工艺(例如，以比蚀刻鳍52的材料更快的速率蚀刻绝缘材料54的材料))使sti区域56凹陷。例如，可以使用稀氢氟酸(dhf)进行氧化物去除。
29.此外，可以在鳍52和/或衬底50中形成适当的阱(未单独示出)。阱的导电类型可以
与随后将在n型区域50n和p型区域50p中的每一个中形成的源极/漏极区域的导电类型相反。在一些实施例中，在n型区域50n中形成p型阱，并且在p型区域50p中形成n型阱。在一些实施例中，在n型区域50n和p型区域50p两者中形成p型阱或n型阱。
30.在具有不同阱类型的实施例中，n型区域50n和p型区域50p的不同注入步骤可以使用掩模(未单独示出)(例如光致抗蚀剂)来实现。例如，可以在n型区域50n中的鳍52和sti区域56之上形成光致抗蚀剂。光致抗蚀剂被图案化以暴露衬底50的p型区域50p。光致抗蚀剂可以通过使用旋涂技术形成，并且可以使用可接受的光刻技术进行图案化。一旦光致抗蚀剂被图案化，就在p型区域50p中执行n型杂质注入，并且光致抗抗蚀剂可以充当掩模以基本上防止n型杂质被注入n型区域50n中。n型杂质可以是注入该区域中的磷、砷、锑等，其浓度等于或小于10
18
cm-3
，例如在约10
16
cm-3
到约10
18
cm-3
之间。在注入之后，例如通过可接受的灰化工艺去除光致抗蚀剂。
31.在p型区域50p的注入之后或之前，在p型区域50中的鳍52和sti区域56之上形成掩模(未单独示出)，例如光致抗蚀剂。光致抗蚀剂被图案化以暴露衬底50的n型区域50n。光致抗蚀剂可以通过使用旋涂技术形成，并且可以使用可接受的光刻技术进行图案化。一旦光致抗蚀剂被图案化，就可以在n型区域50n中执行p型杂质注入，并且光致抗蚀剂可以充当掩模以基本上防止p型杂质被注入p型区域50p中。p型杂质可以是注入该区域中的硼、氟化硼、铟等，其浓度等于或小于10
18
cm-3
，例如在约10
16
cm-3
到约10
18
cm-3
之间。在注入之后，例如通过可接受的灰化工艺去除光致抗蚀剂。
32.在对n型区域50n和p型区域50p进行注入之后，可以执行退火以修复注入损伤并激活注入的p型和/或n型杂质。在针对鳍52外延生长外延结构的一些实施例中，生长的材料可以在生长期间原位掺杂，这可以避免先前和随后的注入，但原位掺杂和注入掺杂可以一起使用。
33.在图4中，虚设电介质层62形成在鳍52上。虚设电介质层62可以由电介质材料形成，例如氧化硅、氮化硅、其组合等，其可以根据可接受的技术进行沉积或热生长。虚设栅极层64形成在虚设电介质层62之上，并且掩模层66形成在虚设栅极层64之上。虚设栅极层64可以沉积在虚设电介质层62之上，并且然后例如通过cmp进行平坦化。掩模层66可以沉积在虚设栅极层64之上。虚设栅极层64可以由导电或非导电材料形成，例如非晶硅、多晶硅(polysilicon)、多晶硅锗(poly-sige)、金属、金属氮化物、金属硅化物、金属氧化物等、cvd等。虚设栅极层64可以由对绝缘材料(例如，sti区域56和/或虚设电介质层62)具有高蚀刻选择性的材料形成。掩模层66可以由电介质材料(例如，氮化硅、氮氧化硅等)形成。在该示例中，在n型区域50n和p型区域50p上形成单个虚设栅极层64和单个掩模层66。在所示实施例中，虚设电介质层62覆盖鳍52和sti区域56，使得虚设电介质层62在sti区域52之上并且在虚设栅极层64和sti区域56之间延伸。在另一实施例中，虚设电介质层62仅覆盖鳍52。
34.在图5中，掩模层66使用可接受的光刻和蚀刻技术被图案化以形成掩模76。然后，通过任何可接受的蚀刻技术将掩模76的图案转移到虚设栅极层64，以形成虚设栅极74。可选地可以通过任何可接受的蚀刻技术将掩模76的图案进一步转移到虚设电介质层62，以形成虚设电介质72。虚设栅极74覆盖鳍52的相应的沟道区域58。掩模76图案可以用于将相邻的虚设栅极74实体分隔开。虚设栅极74还可以具有基本上垂直于(在工艺变化范围内)鳍52的纵向方向的纵向方向。掩模76可以在对虚设栅极74进行图案化期间被去除，或者可以在
后续处理期间被去除。
35.图6a-图19c示出了制造实施例器件的各种附加步骤。图6a-图19c示出了n型区域50n和p型区域50p中的任一者的特征。例如，所示的结构可以适用于n型区域50n和p型区域50p两者。在每个附图随附的描述中解释了n型区域50n和p型区域50p的结构中的差异(如果有的话)。
36.在图6a-图6b中，栅极间隔件82形成在鳍52之上以及掩模76(如果存在)、虚设栅极74和虚设电介质72的暴露侧壁上。栅极间隔件82可以通过共形地沉积一种或多种电介质材料并随后蚀刻该(一种或多种)电介质材料来形成。可接受的电介质材料可以包括氮化硅、碳氮化硅、氮氧化硅、碳氮氧化硅等，其可以通过共形沉积工艺(例如，化学气相沉积(cvd)、原子层沉积(ald)等)形成。可以使用通过任何可接受的工艺形成的其他电介质材料。可以执行任何可接受的蚀刻工艺(例如，干法蚀刻、湿法蚀刻等或其组合)以图案化该(一种或多种)电介质材料。蚀刻可以是各向异性的。在被蚀刻时，(一种或多种)电介质材料在虚设栅极74的侧壁上留下一些部分(从而形成栅极间隔件82，参见图6a)。在一些实施例中，用于形成栅极间隔件82的蚀刻被调整以使得在被蚀刻时，(一种或多种)电介质材料还在鳍52的侧壁上的留下一些部分(从而形成鳍间隔件84，参见图7c-图7d)。在蚀刻之后，鳍间隔件84(如果存在)和栅极间隔件82可以具有笔直的侧壁(如图所示)或者可以具有圆形的侧壁(未单独示出)。
37.此外，可以执行注入以在鳍52中形成轻掺杂源极/漏极(ldd)区域(未单独示出)。在具有不同器件类型的实施例中，类似于针对前述阱的注入，可以在n型区域50n之上形成掩模(未单独示出)，例如光致抗蚀剂，同时暴露p型区域50p，并且可以将适当类型(例如，p型)的杂质注入到暴露在p型区域50p中的鳍52中。然后可以去除掩模。随后，可以在p型区域50p之上形成掩模(未单独示出)，例如光致抗蚀剂，同时暴露n型区域50n，并且可以将适当类型(例如，n型)的杂质注入暴露到暴露在n型区域50中的鳍52中。然后可以去除掩模。n型杂质可以是前述的任何n型杂质，并且p型杂质可以是前述的任何p型杂质。在注入期间，沟道区域58保持被虚设栅极74覆盖，使得沟道区域56保持基本上不含注入的杂质，以形成ldd区域。ldd区域的杂质浓度可以在10
15
cm-3
至10
19
cm-3
的范围内。可以使用退火来修复注入损伤并激活注入的杂质。
38.要注意的是，先前的公开总体上描述了形成间隔件和ldd区域的工艺。可以使用其他工艺和顺序。例如，可以使用更少或更多的间隔件，可以使用不同的步骤顺序，可以形成和去除间隔件等等。此外，可以使用不同的结构和步骤形成n型和p型器件。
39.在图7a-图7b中，外延源极/漏极区域88形成在鳍52中。外延源极/漏极区域88形成在鳍52中以使得每个虚设栅极74设置在相应的外延源极区域/漏极区域88的相邻对之间。在一些实施例中，外延漏极/源极区域88可以延伸到鳍52中，并且还可以穿透鳍52。在一些实施例中，栅极间隔件82用于将外延源极/漏极区域88与虚设栅极74分隔开适当的横向距离，使得外延源极和漏极区域82不会使所得finfet的随后形成的栅极短路。可以选择外延源极/漏极区域88的材料以在相应的沟道区域58中施加应力，从而提高性能。
40.n型区域50n中的外延源极/漏极区域88可以通过掩蔽p型区域50p，并且在n型区域50n中蚀刻鳍52的源极/源极区域以在鳍52中形成凹部来形成。然后，n型区域50n中的外延源极/漏极区域88在凹部中外延生长。外延源极/漏极区域88可以包括适合于n型器件的任
何可接受的材料。例如，如果鳍52是硅，则n型区域50n中的外延源极/漏极区域88可以包括在沟道区域58上施加拉伸应变的材料，例如硅、碳化硅、磷掺杂硅、磷掺杂碳化硅、硅磷等。n型区域50n中的外延源极/漏极区域88可以称为“n型源极/源极区域”。n型区域50中的外延栅极/漏极区域88可以具有从鳍52的相应表面凸起的表面，并且可以具有小平面。
41.p型区域50p中的外延源极/漏电区域88可以通过掩蔽n型区域50n，并且在p型区域50p中蚀刻鳍52的源极/漏极区域以在鳍52中形成凹部来形成。然后，p型区域50p中的外延漏极/源极区域88在凹部中外延生长。外延源极/漏极区域88可以包括适合于p型器件的任何可接受的材料。例如，如果鳍52是硅，则p型区域50p中的外延源极/漏极区域88可以包括在沟道区域58上施加压缩应变的材料，例如硅锗、硼掺杂硅锗、锗、锗锡等。p型区域50p中的外延源极/漏极区域88可以称为“p型源极/源极区域”。p型区域50中的外延漏极/源极区域88可以具有从鳍52的相应表面凸起的表面，并且可以具有小平面。
42.外延源极/漏极区域88和/或鳍52可以注入掺杂剂以形成源极/漏电区域，类似于先前讨论的用于形成轻掺杂源极/源极区域的工艺，随后进行退火。源极/漏极区域的杂质浓度可以在10
19
cm-3
到10
21
cm-3
之间。源极/漏极区域的n型和/或p型杂质可以是先前讨论的任何杂质。在一些实施例中，外延源极/漏极区域88可以在生长期间被原位掺杂。
43.作为用于形成外延源极/漏极区域88的外延工艺的结果，外延源极/漏极区域的上表面具有横向向外扩展超过鳍52侧壁的小平面。在一些实施例中，这些小平面使得相邻的外延源极或漏极区域88合并，如图7c所示。在一些实施例中，如图7d所示，在外延工艺完成之后，相邻的外延源极/漏极区域88保持分隔开。在所示实施例中，鳍间隔件84被形成为覆盖鳍52的侧壁的延伸得高于sti区域56的部分，从而阻止外延生长。在另一实施例中，用于形成栅极间隔件82的间隔件蚀刻被调整以不形成鳍间隔件84，从而允许外延源极/漏极区域88延伸到sti区域56的表面。
44.在图8a-图8b中，第一ild 94沉积在外延源极/漏极区域88、栅极间隔件82和掩模76(如果存在)或虚设栅极74之上。第一ild 94可以由电介质材料形成，其可以通过任何合适的方法沉积，例如cvd、等离子体增强cvd(pecvd)、fcvd等。可接受的电介质材料可以包括磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃、未掺杂的硅酸盐玻璃等。可以使用通过任何可接受的工艺形成的其他电介质材料。
45.在一些实施例中，接触蚀刻停止层(cesl)92形成在第一ild 94与外延源极/漏极区域88、栅极间隔件82和掩模76(如果存在)或虚设栅极74之间。cesl 92可以由相对于第一ild 94具有高蚀刻选择性的电介质材料形成。可接受的电介质材料可以包括氮化硅、碳氮化硅、氮氧化硅、碳氮氧化硅等，其可以通过共形沉积工艺形成，例如化学气相沉积(cvd)、原子层沉积(ald)等。
46.在图9a-图9b中，执行去除工艺以使第一ild 94的顶表面与掩模76(如果存在)或虚设栅极74的顶表面齐平。在一些实施例中，使用平坦化工艺，例如化学机械抛光(cmp)、回蚀工艺、其组合等。平坦化工艺还可以去除虚设栅极74上的掩模76以及栅极间隔件82的沿着掩模76的侧壁的部分。在平坦化工艺之后，第一ild 94、cesl 92、栅极间隔件82和掩模76(如果存在)或虚设栅极74的顶表面基本上共面(在工艺变化范围内)。因此，掩模76(如果存在)或虚设栅极74的顶表面通过第一ild 94暴露。在所示实施例中，掩模76保留，并且平坦化工艺使第一ild 94的顶表面与掩模76的顶表面齐平。
47.在图10a-图10b中，在蚀刻工艺中去除掩模76(如果存在)和虚设栅极74，从而形成凹部96。虚设电介质72的在凹部96中的部分也可以被去除。在一些实施例中，仅去除虚设栅极74，并且虚设电介质72保留并且通过凹部96暴露。在一些实施例中，从管芯的第一区域(例如，核心逻辑区域)中的凹部96去除虚设电介质72，并且虚设电介质72保留在管芯的第二区域(例如，输入/输出区域)中的凹部96中。在一些实施例中，通过各向异性干法蚀刻工艺去除虚设栅极74。例如，蚀刻工艺可以包括使用(一种或多种)反应气体的干法蚀刻工艺，该(一种或多种)反应气体以比蚀刻第一ild 94或栅极间隔件82更快的速率选择性地蚀刻虚设栅极74。在去除期间，当蚀刻虚设栅极74时，虚设电介质72可以用作蚀刻停止层。然后，可以在去除虚设栅极74之后可选地去除虚设电介质72。每个凹部96暴露和/或上覆于相应的鳍52的沟道区域58。
48.在图11a-图11b中，形成栅极电介质112和栅极电极114以用于替换栅极结构。每对栅极电介质112和栅极电极114可以统称为栅极结构110(参见图11b)。每个栅极结构110沿着鳍52的沟道区域58的侧壁和顶表面延伸。栅极结构110还位于sti区域56上。
49.栅极电介质112包括设置在鳍52的顶表面和侧壁上以及栅极间隔件82的侧壁上的一个或多个栅极电介质层。栅极电介质112可以由诸如氧化硅或金属氧化物之类的氧化物、诸如金属硅酸盐之类的硅酸盐、其组合、其多层等形成。另外或替代地，栅极电介质112可以由高k电介质材料(例如，k值大于约7.0的电介质材料)形成，例如铪、铝、锆、镧、锰、钡、钛、铅的金属氧化物或硅酸盐、及其组合。栅极电介质112的(一种或多种)电介质材料可以通过分子束沉积(mbd)、ald、pecvd等形成。尽管示出了单层栅极电介质112，但栅极电介质112可以包括任何数量的界面层和任何数量的主层。例如，栅极电介质112可以包括界面层和上覆的高k电介质层。
50.栅极电极114包括设置在栅电介质112之上的一个或多个栅极电极层。栅极电极114可以由含金属材料形成，例如氮化钛、氧化钛、氮化钽、碳化钽、钨、钴、钌、铝、其组合、其多层等。尽管示出了单层栅极电极114，但栅极电极114可以包括任何数量的功函数调整层、任何数量的阻挡层、任何数量的胶层和填充材料。
51.作为形成栅极结构110的示例，一个或多个栅极电介质层可以沉积在凹部96中。(一个或多个)栅极电介质层还可以沉积在第一ild 94、cesl 92和栅极间隔件82的顶表面上。随后，一个或者多个栅极电极层可以沉积在(一个或多个)栅极电介质层上，以及凹部96的剩余部分中。然后可以执行去除工艺以去除(一个或多个)栅极电介质层和(一个或多个)栅极电极层的多余部分，这些多余部分位于第一ild 94、cesl 92和栅极间隔件82的顶表面之上。在去除工艺之后，(一个或多个)栅极电介质具有留在凹部96中的部分(从而形成栅极电介质112)。在去除工艺之后，(一个或多个)栅极电极层具有留在凹部96中的部分(从而形成栅极电极114)。在一些实施例中，使用平坦化工艺，例如化学机械抛光(cmp)、回蚀工艺、其组合等。在平坦化工艺之后，栅极间隔件82、cesl 92、第一ild 94和栅极结构110(包括栅极电介质112和栅极电极114)的顶表面基本上共面(在工艺变化内)。
52.n型区域50n和p型区域50p中的栅极电介质112的形成可以同时进行，使得每个区域中的栅极电电介质112由相同的(一种或多种)材料形成，并且栅极电极114的形成可以同步进行，使得每个区域中的栅极电极114由相同的(一种或多种)材料形成。在一些实施例中，每个区域中的栅极电介质112可以通过不同的工艺形成，使得栅极电介质112可以包括
不同的材料和/或具有不同数量的层，和/或每个区域中栅极电极114可以通过不同工艺形成，使得栅极电极114可以包括不同的材料和/或具有不同数量的层。当使用不同的工艺时，可以使用各种掩蔽步骤来掩蔽和暴露适当的区域。
53.在图12a-图12b中，栅极掩模116形成在栅极结构110(包括栅极电介质112和栅极电极114)之上。在一些实施例中，栅极掩模116还可以形成在栅极间隔件82之上。随后将形成栅极接触件以穿透栅极掩模116而接触栅极电极114的顶表面。
54.作为形成栅极掩模116的示例，可以使用任何可接受的蚀刻工艺使栅极结构110凹陷。在一些实施例中(未单独示出)，还使栅极间隔件82凹陷。然后将(一种或多种)电介质材料共形地沉积在凹部中。(一种或多种)电介质材料还可以沉积在第一ild 94、cesl 92和栅极间隔件82的顶表面上。可接受的电介质材料可以包括氮化硅、碳氮化硅、氮氧化硅、碳氮氧化硅等，其可以通过共形沉积工艺形成，例如化学气相沉积(cvd)、原子层沉积(ald)等。可以使用通过任何可接受的工艺形成的其他电介质材料。执行去除工艺以去除(一种或多种)电介质材料的多余部分，这些多余部分位于第一ild 94、cesl 92和栅极间隔件82的顶表面之上，从而形成栅极掩模116。在一些实施例中，使用诸如化学机械抛光(cmp)、回蚀工艺、其组合等之类的平坦化工艺。在进行平坦化时，(一种或多种)电介质材料具有留在凹部中的部分(从而形成栅极掩模116)。在平坦化工艺之后，栅极间隔件82、cesl 92、第一ild 94和栅极掩模116的顶表面基本上共面(在工艺变化内)。
55.在一些实施例中，栅极掩模116包括第一栅极掩模层116a、第二栅极掩模层116b和第三栅极掩模层116c(图12a中未显示；参见图12b)。第二栅极掩模层116b可以由与第一栅极掩模层116a和第三栅极掩模层116c不同的材料形成。在一些实施例中，第一栅极掩模层116a可以由氮化硅形成，第二栅极掩模层116b可以由硅形成，并且第三栅极掩模层116c可以由氮化硅形成。此外，栅极掩模层可以具有不同的厚度。在一些实施例中，第三栅极掩模层116c比第一栅极掩模层116a和第二栅极掩模层116b更厚。可以使用其他可接受的数量、材料和/或厚度的栅极掩模层。
56.图13a-图16c示出了用于将栅极结构110(包括栅极电介质112和栅极电极114)划分为多个栅极结构(或栅极结构区段)的工艺。因此，可以单独控制相邻的finfet的栅极结构110。划分栅极结构110包括形成延伸穿过栅极结构110的栅极隔离结构，使得栅极隔离结构将栅极结构110切割成多个栅极结构110。通过在栅极结构110中图案化开口、在开口中形成电介质材料、并且然后膨胀电介质材料来形成栅极隔离结构。膨胀电介质材料会缩小栅极隔离结构中可能存在的任何接缝或空隙(即，减小其宽度和/或高度)。缩小栅极隔离结构中的接缝/空隙可以降低在后续处理期间在接缝/空隙中形成导电材料的风险，这可以有助于降低外延源极/漏极区域88短路的风险。因此，可以提高所得器件的可靠性。
57.在图13a-图13c中，穿过栅极掩模116和栅极结构110(包括栅极电介质112和栅极电极114)形成开口120。开口120可以通过可接受的光刻和蚀刻技术形成。蚀刻可以是各向异性的。例如，蚀刻工艺可以是干法蚀刻，例如rie、nbe等。形成开口120将栅极结构110划分成多个栅极结构(包括栅极结构110a和栅极结构110b)。在自上而下的视图中，开口120还可以比栅极结构110更宽，使得开口120形成在栅极间隔件82、cesl 92和第一ild 94中，如图13c所示。
58.开口120被形成为足够大的尺寸，以将栅极结构110a与栅极结构110b电隔离。在一
些实施例中，开口120在栅极结构110a、110b之间具有在10nm至30nm范围内的宽度w1，并且具有在100nm至150nm范围内的深度d1。可以使用定时蚀刻工艺来在开口120达到期望深度之后停止对开口120的蚀刻。在所示实施例中，开口120延伸穿过下面的sti区域56以暴露衬底50的顶表面。在其他实施例中(未单独示出)：开口120可以暴露下面的sti区域56的顶表面，而不延伸到下面的sti区域56中；开口120可以延伸到下面的sti区域56中；等等。
59.在图14a-图14c中，隔离层122形成在开口120中。隔离层122还可以形成在栅极间隔件82、cesl 92、第一ild 94和栅极掩模116的顶表面上。隔离层122由可膨胀电介质材料形成。可膨胀电介质材料是能够通过处理工艺(例如，退火工艺、等离子体处理工艺等)进行膨胀的电介质材料。可接受的可膨胀电介质材料可以包括碳氮氧化硅、氮化硅、碳氮化硅、碳化硅、氮氧化硅、氧化硅等，其可以通过共形沉积工艺形成，例如原子层沉积(ald)、化学气相沉积(cvd)等。可以使用通过任何可接受的工艺形成的其他可膨胀电介质材料。
60.在一些实施例中，可膨胀电介质材料是富氮电介质材料，例如富氮的碳氮氧化硅(例如，sio
xcy
nz，其中x在0到2的范围内，y在0到1的范围内，并且z在0到1.3的范围内)。隔离层122被沉积以具有低氧浓度。在一些实施例中，隔离层122具有5at％至20at％范围内的氧浓度。富氮的碳氮氧化硅可以通过诸如ald或cvd之类的沉积工艺形成。在一些实施例中，通过ald工艺形成富氮的碳氮氧化硅。ald工艺可以通过在开口120中循环分配硅源前驱物、氧源前驱物、氮源前驱物和碳源前驱物来执行。用于沉积碳氮氧化硅的可接受的硅源前驱物包括六氯乙硅烷(si2cl6)等。用于沉积碳氮氧化硅的可接受的氧源前驱物包括氧气(o2)等。用于沉积碳氮氧化硅的可接受的氮源前驱物包括二氮烯(h2n2)、氨(nh3)等。用于沉积碳氮氧化硅的可接受的碳源前驱物包括c2h5、c3h6、n(c2h5)3等。可以使用其他可接受的前驱物。在一些实施例中，ald工艺在0.5torr至5torr范围内的压力下，在400℃至650℃范围内的温度下被执行2小时至6小时的持续时间。在这些范围内的处理条件下沉积富氮的电介质材料允许富氮的电介质材料在后续处理中膨胀期望量。在这些范围之外的处理条件下沉积富氮的电介质材料可能无法允许富氮的电介质材料在后续处理中膨胀期望量。
61.隔离层122被形成为足够大的厚度，以填充大部分开口120。在一些实施例中，隔离层122被形成为在15nm至25nm范围内的厚度。在形成隔离层122之后，可能保留接缝或空隙。接缝/空隙是开口120的未被隔离层122填充的部分。在所示实施例中，形成接缝124，其为隔离层122的顶部处的开口。在另一实施例(未单独示出)中，形成空隙，其通过在隔离层122的顶部处夹断而被密封。接缝124可以具有大于约1nm的宽度，例如在2nm至6nm的范围内。
62.在图15a-图15c中，隔离层122被膨胀以缩小接缝124(参见图14b-图14c)。具体地，隔离层122的电介质材料膨胀，从而增加隔离层122的体积并且减小接缝124的体积。在所示实施例中，接缝124缩小直到其被消除。在另一实施例(未单独示出)中，接缝124缩小但未消除。当接缝124保留时，其可以具有小于约0.3nm的宽度，例如在0.1nm至0.3cm的范围内。
63.在该实施例中，通过退火工艺132使隔离层122膨胀。退火工艺132可以在含氧环境中执行，例如通过在将隔离层122暴露于含氧工艺气体的同时对其进行退火。含氧工艺气体可以包括氧气(o2)等。在一些实施例中，退火工艺是蒸汽退火，其中含氧工艺气体是通过原位蒸汽生成(issg)产生的蒸汽(h2o)。还可以使用由任何可接受的技术产生的其他可接受的含氧工艺气体。退火工艺将含氧工艺气体中的氧驱动到隔离层122中，从而使隔离层122氧化和膨胀。在一些实施例中，隔离层122在350℃至600℃的温度下被退火3分钟至6小时范
围内的持续时间。在这些范围内的处理条件下执行退火工艺132允许隔离层122膨胀期望量。在这些范围之外的处理条件下执行退火工艺132可能无法允许隔离层122膨胀期望量。
64.退火工艺132将隔离层122的可膨胀电介质材料转换为另一电介质材料。具体地，在退火工艺132之后，隔离层122的电介质材料具有增加的氧浓度。隔离层122的氧化可以以定向方式进行，使得隔离层122的氧浓度在从隔离层122的顶部到隔离层122的底部的方向上降低。在一些实施例中，氧浓度的降低在距离隔离层122的顶部10％至20％范围内的深度处开始。
65.更具体地，隔离层的上部122u(图15a或图15c中未显示；参见图15b)包括具有高氧浓度的电介质材料，隔离层的中部122m(图15a或图15c中未显示；参见图15b)包括具有中等氧浓度的电介质材料，并且隔离层的下部122l(图15a或图15c中未显示；参见图15b)包括具有低氧浓度的电介质材料，其中低氧浓度小于高氧浓度，并且其中中等氧浓度小于高氧浓度且大于低氧浓度。在一些实施例中，隔离层的上部122u具有在10at％至40at％范围内的氧浓度，隔离层的中部122m具有在10at％至35at％范围内的氧浓度，并且隔离层的下部122l具有在10at％至20at％范围内的氧浓度。因此，隔离层的上部122u具有与隔离层的下部122l不同的(例如，更大的)氧浓度。隔离层的上部122u和隔离层的下部122l可以具有始终基本恒定(在工艺变化内)的相应的氧浓度，而隔离层的中部122m可以具有在从隔离层的上部122u到隔离层的下部122l的方向上减小的梯度氧浓度。隔离层122的部分可以具有不同的厚度。隔离层的上部122u可以比隔离层的中部122m更薄，并且隔离层的中部122m可以比隔离层的下部122l更薄。在一些实施例中，隔离层的上部122u具有0nm至5nm范围内的厚度，隔离层的中部122m具有3nm至12nm范围内的厚度，并且隔离层的下部122l具有10nm至20nm范围内的厚度。
66.在图16a-图16c中，执行去除工艺以去除隔离层122的多余部分从而形成栅极隔离结构126，这些多余部分位于栅极间隔件82、cesl 92、第一ild 94、栅极结构110和栅极掩模116的顶表面之上。在一些实施例中，使用诸如化学机械抛光(cmp)、回蚀工艺、其组合等之类的平坦化工艺。在进行平坦化时，隔离层122具有留在开口120中的部分(从而形成栅极隔离结构126)。栅极间隔件82、cesl 92、第一ild 94、栅极掩模116和栅极隔离结构126的顶表面基本上共面(在工艺变化内)。栅极隔离结构126设置在栅极结构110a和栅极结构110b之间。
67.栅极隔离结构126具有与隔离层122的部分相对应的部分。具体地，栅极隔离结构的上部126u包括开口120中的剩余的隔离层的上部122u，栅极隔离结构的中部126m包括开口120中的剩余的隔离层的中部122m，并且栅极隔离结构的下部126l包括开口120中的剩余的隔离层的下部122l。栅极隔离结构的各个部分126u、126m、126l的顶表面基本上共面(在工艺变化内)。栅极隔离结构的下部126l为u形，使得其沿着栅极结构110a的侧壁、在栅极隔离结构的上部126u之下以及沿着栅极结构110b的侧壁连续延伸。因此，栅极隔离结构的下部126l被设置在栅极隔离结构的上部126u与栅极结构110a、110b中的每一个之间。
68.图13a-图16c描述了单个栅极隔离结构126。应当理解，可以形成多个栅极隔离结构126。多个栅极隔离结构126可以形成在栅极结构110中，以将栅极结构110划分为两个以上的栅极结构110。此外，针对图13a-图16c所述的栅极隔离结构126划分单个栅极结构110。应当理解，在自上而下的视图中，栅极隔离结构126可以延伸跨过相邻的栅极结构110。因
此，单个栅极隔离结构126可以划分多个栅极结构110。
69.在开口120延伸到/穿过下面的sti区域56的实施例中(参见图13b)，栅极隔离结构126也延伸到/穿过下面的sti区域56。栅极隔离结构126的最低点在距离上比栅极结构110a的最低点和栅极结构110b的最低点更靠近衬底50的主表面。栅极隔离结构126的最低点和下面的sti区域56的最高点位于不同的水平面上。栅极隔离结构126可以接触衬底50。
70.在图17a-图17c中，针对外延源极/漏极区域88形成源极/漏极接触件144。作为形成源极/漏极接触件144的示例，穿过cesl 92、第一ild94和栅极隔离结构126形成开口。可以使用可接受的光刻和蚀刻技术形成开口。在所示实施例中，开口通过自对准接触(sac)工艺形成。在开口中形成内衬(未单独示出)(例如，扩散阻挡层、粘合层等)以及导电材料。内衬可以包括钛、氮化钛、钽、氮化钽等。导电材料可以是钴、钨、铜、铜合金、银、金、铝、镍等。可以执行去除工艺以从栅极间隔件82、cesl 92、第一ild 94、栅极掩模116和栅极隔离结构126的顶表面去除多余的材料。剩余的内衬和导电材料形成开口中的源极/漏极接触件144。在一些实施例中，使用诸如化学机械抛光(cmp)、回蚀工艺、其组合等之类的平坦化工艺。在平坦化工艺之后，栅极间隔件82、cesl 92、第一ild 94、栅极掩模116、栅极隔离结构126和源极/漏极接触件144的顶表面基本上共面(在工艺变化内)。源极/漏极接触件144可以实体耦合并电地耦合到外延源极/源极区域88。
71.可选地，金属半导体合金区域142形成在外延源极/漏极区域88和源极/漏极接触件144之间的界面处。金属半导体合金区域142可以是由金属硅化物(例如，硅化钛、硅化钴、硅化镍等)形成的硅化物区域、由金属锗化物(例如，锗化钛、锗化钴、锗化镍等)形成的锗化物区域、由金属硅化物和金属锗化物二者形成的硅锗化化物区域等。可以通过在源极/漏极接触件144的开口中沉积金属并且然后执行热退火工艺，来在源极和漏极接触件144的(一种或多种)材料之前形成金属半导体合金区域142。金属可以是能够与外延源极/漏极区域88的半导体材料(例如，硅、硅锗、锗等)反应以形成低电阻金属半导体合金的任何金属，例如镍、钴、钛、钽、铂、钨、其他贵金属、其他难熔金属、稀土金属或其合金。金属可以通过诸如ald、cvd、pvd等之类的沉积工艺来沉积。在热退火工艺之后，可以执行清洁工艺(例如湿法清洁)，以从源极/漏极接触件144的开口(例如，从金属半导体合金区域142的表面)去除任何残留金属。然后，可以在金属半导体合金区域142上形成源极/漏极接触件144的(一种或多种)材料。
72.在图18a-图18c中，第二ild 154沉积在栅极间隔件82、cesl 92、第一ild 94、栅极掩模116和源极/漏极接触件144之上。在一些实施例中，第二ild 154是通过可流动cvd方法形成的可流动膜。在一些实施例中，第二ild 154由电介质材料形成，例如psg、bsg、bpsg、usg等，其可以通过任何合适的方法沉积，例如cvd、pecvd等。
73.在一些实施例中，蚀刻停止层(esl)152形成在第二ild 154与栅极间隔件82、cesl 92、第一ild 94、栅极掩模116和源极/漏极接触件144之间。esl 152可以包括相对于第二ild 154的蚀刻具有高蚀刻选择性的电介质材料，例如氮化硅、氧化硅、氮氧化硅等。
74.在图19a-图19c中，栅极接触件162和源极/漏极过孔164被形成为分别接触栅极电极114和源极/漏极接触件144。栅极接触件162实体耦合并电耦合到栅极电极114。源极/漏极过孔164实体耦合并电耦合到源极/栅极接触件144。
75.作为形成栅极接触件162和源极/漏极过孔164的示例，穿过第二ild154、esl 152
和栅极掩模116形成用于栅极接触件162的开口，并且穿过第二il d 154和esl 152形用于成源极/漏极过孔164的开口。可以使用可接受的光刻和蚀刻技术形成开口。在开口中形成内衬(未单独示出)(例如，扩散阻挡层、粘合层等)以及导电材料。内衬可以包括钛、氮化钛、钽、氮化钽等。导电材料可以是钴、钨、铜、铜合金、银、金、铝、镍等。可以执行平坦化工艺(例如cmp)，以从第二ild 154的顶表面去除多余的材料。剩余的内衬和导电材料在开口中形成栅极接触件162和源极/漏极过孔164。栅极接触件162和源极/漏极过孔164可以在不同的工艺中形成，或者可以在相同的工艺中形成。尽管在图19a中栅极接触件162和源极/漏极过孔164中的每一个被显示为形成在相同的截面中，但应当理解，栅极接触件162和源极/漏极过孔164中的每一个可以形成在不同的截面中，如图19c所示，这可以避免接触件的短路。
76.图20-图21是根据一些其他实施例的制造finfet的中间阶段的视图。执行针对图2-图19c所述的类似工艺，不同在于执行针对图20所述的步骤来代替针对图15a-图15c所述步骤，从而获得图21的结构。图20和图21是沿着与图1中的参考截面b-b’类似的截面所示的截面图。
77.在图20中，执行上述适当步骤以形成图14a-图14c的结构。然后，使隔离层122膨胀以缩小接缝124(参见图14b-图14c)。在该实施例中，隔离层122通过等离子体处理工艺134进行膨胀。等离子体处理工艺134可以通过在腔室中用离子轰击隔离层122来执行。离子是引起隔离层122的材料交联的元素(“交联元素”)的离子。具体地，隔离层122的材料的交联发生在隔离层122的限定接缝124的侧壁的部分中(参见图14b-图14c)。交联将隔离层122的在接缝124的侧壁处的部分在界面172处彼此化学键合，从而将它们拉动到一起以膨胀隔离层122。可以通过使气体源流入腔室并且使用等离子体生成器将气体源激发成等离子体状态，来用离子轰击隔离层122。气体源包括交联元素的离子的源前驱物。射频(rf)功率由等离子体生成器施加到隔离层122，以将离子源气体激活到等离子体状态，并用来自等离子体的电离气体分子轰击隔离层122。在等离子体处理工艺134期间，等离子体生成功率可以在低功率和高功率之间以脉冲的方式输送。在一些实施例中，用离子轰击隔离层122持续3分钟至30分钟范围内的时间。如随后将更详细地描述的，可以在等离子体处理工艺134之前执行附加的(一个或多个)等离子体处理工艺。
78.在一些实施例中，交联元素是氧。因此，用于等离子体生成的气体源包括氧源前驱物，例如氧气(o2)。在等离子体生成期间可以生成氧自由基。氧自由基在接缝124的侧壁处与隔离层122中的原子(例如，硅原子)键合。例如，接缝124的第一侧壁处的第一硅原子和接缝124的相对的第二侧壁处的第二硅原子可以各自与氧自由基键合，从而在界面172上形成si-o-si键。si-o-si键将接缝124的侧壁拉向彼此，从而膨胀隔离层122并缩小接缝124。
79.在一些实施例中，交联元素是氮。因此，用于等离子体生成的气体源包括氮源前驱物，例如氨(nh3)等。氮在接缝124的侧壁处与隔离层122中的原子(例如，硅原子)键合。例如，接缝124的第一侧壁处的第一硅原子和接缝124的相对的第二侧壁处的第二硅原子可以各自与氮离子键合，从而在界面172上形成si-n-si键。si-n-si键将接缝124的侧壁拉向彼此，从而膨胀隔离层122并缩小接缝124。
80.在一些实施例中，使用交联元素的组合，例如氧和氮。因此，用于等离子体生成的气体源包括氧源前驱物和氮源前驱物两者。形成si-o-si键和si-n-si键两者，它们将接缝124的侧壁拉向彼此，从而膨胀隔离层122并缩小接缝124。
81.可以执行第一预处理工艺以收缩隔离层122的材料。在等离子体处理工艺134之前收缩隔离层122可以打开由于在隔离层122的顶部处的夹断而形成的任何空隙。然后，可以通过等离子体处理工艺134处理所得的接缝(例如，打开的空隙)以缩小接缝。第一预处理工艺也可以是等离子体工艺，类似于先前所述的工艺，不同之处在于使用了不同的气体源。气体源包括诸如氮气(n2)等之类的抑制剂。
82.可以执行第二预处理工艺以从隔离层122中清除表面杂质，这可以增加在等离子体处理工艺134期间通过交联形成的键的数量。杂质可以包括氟杂质、氯杂质、氢杂质等。第二预处理工艺也可以是等离子体工艺，类似于先前所述的工艺，不同之处在于使用了不同的气体源。气体源包括氢源前驱物，例如氢气(h2)等。在等离子体生成期间可以生成氢自由基。氢自由基与杂质键合，从而产生诸如氟化氢(hf)、氯化氢(hcl)、氢气(h2)等之类气体，这些气体可以从腔室中清除。
83.等离子体处理工艺134将隔离层122的电介质材料转换为另一电介质材料。具体地，隔离层122的电介质材料具有增加的(一种或多种)交联元素的浓度。当(一种或多种)交联元素包括氧时，隔离层122具有增加的氧浓度。当(一种或多种)交联元素包括氮时，隔离层122具有增加的氮浓度。对隔离层122的修改可以以定向方式发生，使得隔离层122中的(一种或多种)交联元素的浓度在从隔离层122的顶部到隔离层122的底部的方向上降低。
84.更具体地，隔离层的上部122u具有增加的(一种或多种)交联元素的浓度，而隔离层的下部122l不具有增加的(一种或多种)交联元素的浓度。在一些实施例中，隔离层的上部122u具有在20at％至40at％范围内的(一种或多种)交联元素的浓度，并且隔离层的下部122l具有0at％的(一种或多种)交联元素的浓度。隔离层122的各部分可以具有不同的厚度。隔离层的上部122u可以比隔离层的下部122l更薄。在一些实施例中，隔离层的上部122u具有在3nm至5nm范围内的厚度，而隔离层的下部122l具有在10nm至20nm范围内的厚度。
85.在图21中，执行上述适当步骤以完成器件的形成。栅极隔离结构126具有与隔离层122的部分相对应的部分。具体地，栅极隔离结构的上部126u包括开口120中的剩余的隔离层的上部122u，并且栅极隔离结构的下部126l包括开口120中的剩余的隔离层的下部122l。栅极隔离结构126的各个部分126u、126l的顶表面基本上共面(在工艺变化内)。栅极隔离结构的上部126u的侧壁通过前述交联沿着界面172彼此键合。所得的器件具有与图19c类似的自上而下的视图，不同之处在于栅极隔离结构126包括界面172。
86.实施例可以实现优点。参考图19c，栅极隔离结构126设置在栅极结构110a、110b的相反侧处的源极/漏极接触件144之间。具体地，栅极隔离结构126在第一截面中位于栅极结构110a、110b之间，并且栅极隔离结构126在垂直于第一截面的第二截面中位于源极/漏极接触件144之间。如上所述，膨胀栅极隔离结构126的电介质材料会缩小栅极隔离结构126中的接缝124(参见图14c)。缩小接缝124降低了在形成源极/漏极接触件144期间在接缝124中形成导电材料的风险。因此，可以降低在栅极结构110a、110b的相反侧处的源极/漏极接触件144之间形成泄漏路径的风险，这可以有助于降低对应的外延源极/漏电区域88短路的风险。因此，可以提高所得器件的可靠性。
87.在先前的实施例中，隔离层122的电介质材料被处理以缩小先前在隔离层122中形成的任何接缝或空隙。替代地或另外地，可以在形成隔离层122的电介质材料期间使用处理工艺。该处理工艺在形成接缝/空隙之前防止在电介质材料中形成接缝或空隙(或至少减少
形成风险)，而不是在接缝/空隙形成之后将其缩小。
88.图22-图23是根据一些其他实施例的制造finfet的中间阶段的视图。执行针对图2-图19c所述的类似工艺，不同在于执行针对图22所述的步骤来代替针对图14a-图14c和图15a-图15c所述的步骤，从而获得图23的结构。图22和图23是沿着与图1中的参考截面b-b’类似的截面所示的截面图。
89.在图22中，执行上述适当步骤以形成图13a-图13c的结构。然后，在开口120中形成隔离层122。在该实施例中，隔离层122包括多个电介质层(例如电，电介质层122a、122b、122c)，并且在每个电介质层的沉积之间执行表面处理工艺136。表面处理工艺136修改(一个或多个)经处理的表面。具体地，表面处理工艺136增加了用于沉积后续电介质层的反应位点(例如，成核位点)的数量。例如，在沉积电介质层122a之后，对电介质层122a执行表面处理工艺136，其中表面处理工艺136增加用于在电介质层122a上沉积电介质层122b的反应位点的数量。增加反应位点的数量增加了后续沉积工艺的共形性。在沉积电介质层122a、122b、122c时执行多个表面处理工艺136可以允许形成隔离层122而没有接缝或空隙，或者至少可以允许以减小的尺寸形成任何接缝/空隙。
90.表面处理工艺136可以通过在腔室中用离子轰击下面的电介质层来执行。离子是键合到下面的电介质层并形成用于后续沉积工艺的反应位点的元素的离子。例如，离子可以是氢离子、氮离子和/或氧离子，它们与下面的电介质层的硅原子键合以形成开放的si-h、si-n-h和/或si-o-h键，以供硅原子在随后的沉积工艺中键合。可以通过使气体源流入腔室，并且使用等离子体生成器将气体源激发成等离子体状态，来用离子轰击下面的电介质层。气体源包括用于期望元素的离子的源前驱物，例如氢气(h2)、氨(nh3)、氮气(n2)或氧气(o2)。射频(rf)功率由等离子体生成器施加到下面的电介质层，以将离子源气体激活到等离子体状态并用来自等离子体的电离气体分子轰击下面的电介质层。在表面处理工艺136期间，等离子体产生功率可以在低功率和高功率之间以脉冲的方式输送。
91.在所示实施例中，隔离层122包括三个电介质层122a、122b和122c。可以使用另一数量的电介质层。沉积/处理循环可以被执行任何期望的时间量，以沉积隔离层122的期望数量的电介质层。在一些实施例中，每个循环包括沉积电介质层达1秒到5秒范围内的持续时间，以及执行表面处理工艺持达10秒到30秒范围内的持续时间。
92.在图23中，执行上述适当步骤以完成器件的形成。栅极隔离结构126具有与隔离层122的电介质层相对应的部分。具体地，栅极隔离结构的电介质层126a包括开口120中的剩余的电介质层122a，栅极隔离结构的电介质层126b包括开口120中的剩余的电介质层122b，并且栅极隔离结构的电介质层126c包括开口120中的剩余的电介质层122c。所得器件具有与图19c类似的自上而下的视图，不同之处在于栅极隔离层126包括界面172。
93.所公开的finfet实施例还可应用于纳米结构器件，例如纳米结构(例如，纳米片、纳米线、栅极全环绕等)场效应晶体管(nsfet)。在nsfet实施例中，鳍由通过图案化沟道层和牺牲层的交替层的堆叠而形成的纳米结构替换。以类似于上述实施例的方式形成虚设栅极堆叠和源极/漏极区域。在去除虚设栅极堆叠之后，可以在沟道区域中部分或完全去除牺牲层。以类似于上述实施例的方式形成替换栅极结构，替换栅极结构可以部分或完全地填充通过去除牺牲层而留下的开口，并且替换栅极结构可以部分或完全包围nsfet器件的沟道区域中的沟道层。可以以类似于上述实施例的方式形成ild和到替换栅极结构和源极/漏
极区域的接触件。可以如美国专利第9,647,071号中所公开的那样形成纳米结构器件，其整体通过引用并入本文。
94.此外，finfet/nsfet器件可以通过上覆互连结构中的金属化层进行互连，以形成集成电路。上覆互连结构可以在后段制程(beol)工艺中形成，其中金属化层连接到栅极接触件162和源极/漏极过孔164。附加特征(例如，无源器件、存储器(例如，磁阻式随机存取存储器(mram)、电阻式随机存取存储(rram)、相变随机存取存储器(pcram)等)等等)可以在beol工艺期间与互连结构集成。
95.在一个实施例中，一种器件包括：隔离区域；第一栅极结构，位于所述隔离区域上；第二栅极结构，位于所述隔离区域上；以及栅极隔离结构，在第一截面中位于所述第一栅极结构和所述第二栅极结构之间，所述栅极隔离结构的上部具有第一浓度的元素，所述栅极隔离结构的下部具有第二浓度的所述元素，所述第一浓度与所述第二浓度不同，所述下部沿着所述第一栅极结构的侧壁、在所述上部之下、以及沿着所述第二栅极结构的侧壁连续地延伸。在一些实施例中，所述器件还包括：第一源极/漏极接触件；以及第二源极/漏极接触件，所述栅极隔离结构在第二截面中设置在所述第一源极/漏极接触件和所述第二源极/漏极接触件之间。在所述器件的一些实施例中，所述栅极隔离结构的顶表面与所述第一源极/漏极接触件的顶表面和所述第二源极/漏极接触件的顶表面基本上共面。在所述器件的一些实施例中，所述栅极隔离结构的第一侧壁与所述栅极隔离结构的第二侧壁在所述第一侧壁和所述第二侧壁的界面处键合。在所述器件的一些实施例中，所述上部具有第一厚度，所述下部具有第二厚度，并且所述第二厚度大于所述第一厚度。在所述器件的一些实施例中，所述元素是氧。在所述器件的一些实施例中，所述元素是氮。在所述器件的一些实施例中，所述栅极隔离结构的一部分延伸到所述隔离区域中。
96.在一个实施例中，一种器件包括：第一鳍，延伸得高于半导体衬底的表面；第二鳍，延伸得高于所述半导体衬底的表面；鳍隔离结构，位于所述第一鳍和所述第二鳍之间；第一栅极结构，位于所述鳍隔离结构和所述第一鳍上；第二栅极结构，位于所述鳍隔离结构和所述第二鳍上；以及栅极隔离结构，位于所述第一栅极结构和所述第二栅极结构之间，所述栅极隔离结构的最低点在距离上比所述第一栅极结构的最低点和所述第二栅极结构的最低点更靠近所述表面，所述栅极隔离结构的最低点和所述鳍隔离结构的最高点位于不同的水平面上，所述栅极隔离结构的上部具有比所述栅极隔离结构的下部更大的氧浓度，所述下部设置在所述上部和所述第一栅极结构之间，所述下部设置在所述上部和所述第二栅极结构之间。在所述器件的一些实施例中，所述栅极隔离结构的中部具有比所述下部更大的氧浓度且比所述上部更小的氧浓度。在所述器件的一些实施例中，所述上部比所述中部更薄，并且所述中部比所述下部更薄。在所述器件的一些实施例中，所述栅极隔离结构的第一侧壁与所述栅极隔离结构的第二侧壁在所述第一侧壁和所述第二侧壁的界面处通过si-o-si键来键合。在一些实施例中，所述器件还包括：第一栅极掩模，位于所述第一栅极结构上；以及第二栅极掩模，位于所述第二栅极结构上，所述栅极隔离结构的顶表面与所述第一栅极掩模的顶表面和所述第二栅极掩模的顶表面基本上共面。
97.在一个实施例中，一种方法包括：通过在第一栅极结构中蚀刻开口，将所述第一栅极结构划分为第二栅极结构；在所述开口中沉积隔离层，所述隔离层包括可膨胀电介质材料；通过处理所述可膨胀电介质材料在所述开口中膨胀所述隔离层；以及去除所述隔离层
的在所述第二栅极结构之上的部分，所述隔离层的在所述开口中的剩余部分在所述第二栅极结构之间形成栅极隔离结构。在所述方法的一些实施例中，处理所述可膨胀电介质材料包括在含氧环境中对所述隔离层进行退火。在所述方法的一些实施例中，处理所述可膨胀电介质材料包括用引发所述可膨胀电介质材料的交联的元素的离子轰击所述隔离层。在所述方法的一些实施例中，轰击所述隔离层包括由氧气或氨生成等离子体。在一些实施例中，所述方法还包括：执行第一预处理工艺以收缩所述隔离层。在一些实施例中，所述方法还包括：执行第二预处理工艺以从所述隔离层清除表面杂质。在所述方法的一些实施例中，所述可膨胀电介质材料是富氮的电介质材料。
98.前述内容概述了若干实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当意识到，他们可以很容易地将本公开用作设计或修改其他过程和结构的基础，以执行本文介绍的实施例的相同目的和/或实现相同优点。本领域技术人员还应认识到，此类等效构造并不脱离本公开的精神和范围，并且它们可以在不脱离本公开的精神和范围的情况下对本文进行各种更改、替换和变更。
99.示例1.一种半导体器件，包括：隔离区域；第一栅极结构，位于所述隔离区域上；第二栅极结构，位于所述隔离区域上；以及栅极隔离结构，在第一截面中位于所述第一栅极结构和所述第二栅极结构之间，所述栅极隔离结构的上部具有第一浓度的元素，所述栅极隔离结构的下部具有第二浓度的所述元素，所述第一浓度与所述第二浓度不同，所述下部沿着所述第一栅极结构的侧壁、在所述上部之下、以及沿着所述第二栅极结构的侧壁连续地延伸。
100.示例2.根据示例1所述的器件，还包括：第一源极/漏极接触件；以及第二源极/漏极接触件，所述栅极隔离结构在第二截面中设置在所述第一源极/漏极接触件和所述第二源极/漏极接触件之间。
101.示例3.根据示例2所述的器件，其中，所述栅极隔离结构的顶表面与所述第一源极/漏极接触件的顶表面和所述第二源极/漏极接触件的顶表面共面。
102.示例4.根据示例1所述的器件，其中，所述栅极隔离结构的第一侧壁与所述栅极隔离结构的第二侧壁在所述第一侧壁和所述第二侧壁的界面处键合。
103.示例5.根据示例1所述的器件，其中，所述上部具有第一厚度，所述下部具有第二厚度，并且所述第二厚度大于所述第一厚度。
104.示例6.根据示例1所述的器件，其中，所述元素是氧。
105.示例7.根据示例1所述的器件，其中，所述元素是氮。
106.示例8.根据示例1所述的器件，其中，所述栅极隔离结构的一部分延伸到所述隔离区域中。
107.示例9.一种半导体器件，包括：第一鳍，延伸得高于半导体衬底的表面；第二鳍，延伸得高于所述半导体衬底的表面；鳍隔离结构，位于所述第一鳍和所述第二鳍之间；第一栅极结构，位于所述鳍隔离结构和所述第一鳍上；第二栅极结构，位于所述鳍隔离结构和所述第二鳍上；以及栅极隔离结构，位于所述第一栅极结构和所述第二栅极结构之间，所述栅极隔离结构的最低点在距离上比所述第一栅极结构的最低点和所述第二栅极结构的最低点更靠近所述表面，所述栅极隔离结构的最低点和所述鳍隔离结构的最高点位于不同的水平面上，所述栅极隔离结构的上部具有比所述栅极隔离结构的下部更大的氧浓度，所述下部
设置在所述上部和所述第一栅极结构之间，所述下部设置在所述上部和所述第二栅极结构之间。
108.示例10.根据示例9所述的器件，其中，所述栅极隔离结构的中部具有比所述下部更大的氧浓度且比所述上部更小的氧浓度。
109.示例11.根据示例10所述的器件，其中，所述上部比所述中部更薄，并且所述中部比所述下部更薄。
110.示例12.根据示例10所述的器件，其中，所述栅极隔离结构的第一侧壁与所述栅极隔离结构的第二侧壁在所述第一侧壁和所述第二侧壁的界面处通过si-o-si键来键合。
111.示例13.根据示例9所述的器件，还包括：第一栅极掩模，位于所述第一栅极结构上；以及第二栅极掩模，位于所述第二栅极结构上，所述栅极隔离结构的顶表面与所述第一栅极掩模的顶表面和所述第二栅极掩模的顶表面共面。
112.示例14.一种形成半导体器件的方法，包括：通过在第一栅极结构中蚀刻开口，将所述第一栅极结构划分为第二栅极结构；在所述开口中沉积隔离层，所述隔离层包括可膨胀电介质材料；通过处理所述可膨胀电介质材料在所述开口中膨胀所述隔离层；以及去除所述隔离层的在所述第二栅极结构之上的部分，所述隔离层的在所述开口中的剩余部分在所述第二栅极结构之间形成栅极隔离结构。
113.示例15.根据示例14所述的方法，其中，处理所述可膨胀电介质材料包括在含氧环境中对所述隔离层进行退火。
114.示例16.根据示例14所述的方法，其中，处理所述可膨胀电介质材料包括用引发所述可膨胀电介质材料的交联的元素的离子轰击所述隔离层。
115.示例17.根据示例16所述的方法，其中，轰击所述隔离层包括由氧气或氨生成等离子体。
116.示例18.根据示例16所述的方法，还包括：执行第一预处理工艺以收缩所述隔离层。
117.示例19.根据示例16所述的方法，还包括：执行第二预处理工艺以从所述隔离层清除表面杂质。
118.示例20.根据示例14所述的方法，其中，所述可膨胀电介质材料是富氮的电介质材料。

技术特征：
1.一种半导体器件，包括：隔离区域；第一栅极结构，位于所述隔离区域上；第二栅极结构，位于所述隔离区域上；以及栅极隔离结构，在第一截面中位于所述第一栅极结构和所述第二栅极结构之间，所述栅极隔离结构的上部具有第一浓度的元素，所述栅极隔离结构的下部具有第二浓度的所述元素，所述第一浓度与所述第二浓度不同，所述下部沿着所述第一栅极结构的侧壁、在所述上部之下、以及沿着所述第二栅极结构的侧壁连续地延伸。2.根据权利要求1所述的器件，还包括：第一源极/漏极接触件；以及第二源极/漏极接触件，所述栅极隔离结构在第二截面中设置在所述第一源极/漏极接触件和所述第二源极/漏极接触件之间。3.根据权利要求2所述的器件，其中，所述栅极隔离结构的顶表面与所述第一源极/漏极接触件的顶表面和所述第二源极/漏极接触件的顶表面共面。4.根据权利要求1所述的器件，其中，所述栅极隔离结构的第一侧壁与所述栅极隔离结构的第二侧壁在所述第一侧壁和所述第二侧壁的界面处键合。5.根据权利要求1所述的器件，其中，所述上部具有第一厚度，所述下部具有第二厚度，并且所述第二厚度大于所述第一厚度。6.根据权利要求1所述的器件，其中，所述元素是氧。7.根据权利要求1所述的器件，其中，所述元素是氮。8.根据权利要求1所述的器件，其中，所述栅极隔离结构的一部分延伸到所述隔离区域中。9.一种半导体器件，包括：第一鳍，延伸得高于半导体衬底的表面；第二鳍，延伸得高于所述半导体衬底的表面；鳍隔离结构，位于所述第一鳍和所述第二鳍之间；第一栅极结构，位于所述鳍隔离结构和所述第一鳍上；第二栅极结构，位于所述鳍隔离结构和所述第二鳍上；以及栅极隔离结构，位于所述第一栅极结构和所述第二栅极结构之间，所述栅极隔离结构的最低点在距离上比所述第一栅极结构的最低点和所述第二栅极结构的最低点更靠近所述表面，所述栅极隔离结构的最低点和所述鳍隔离结构的最高点位于不同的水平面上，所述栅极隔离结构的上部具有比所述栅极隔离结构的下部更大的氧浓度，所述下部设置在所述上部和所述第一栅极结构之间，所述下部设置在所述上部和所述第二栅极结构之间。10.一种形成半导体器件的方法，包括：通过在第一栅极结构中蚀刻开口，将所述第一栅极结构划分为第二栅极结构；在所述开口中沉积隔离层，所述隔离层包括可膨胀电介质材料；通过处理所述可膨胀电介质材料在所述开口中膨胀所述隔离层；以及去除所述隔离层的在所述第二栅极结构之上的部分，所述隔离层的在所述开口中的剩余部分在所述第二栅极结构之间形成栅极隔离结构。

技术总结
本公开涉及晶体管栅极隔离结构及其形成方法。提供了晶体管栅极隔离结构及其形成方法。在实施例中，一种器件包括：隔离区域；第一栅极结构，位于所述隔离区域上；第二栅极结构，位于所述隔离区域上；以及栅极隔离结构，在第一截面中位于所述第一栅极结构和所述第二栅极结构之间，所述栅极隔离结构的上部具有第一浓度的元素，所述栅极隔离结构的下部具有第二浓度的所述元素，所述第一浓度与所述第二浓度不同，所述下部沿着所述第一栅极结构的侧壁、在所述上部之下、以及沿着所述第二栅极结构的侧壁连续地延伸。侧壁连续地延伸。侧壁连续地延伸。


技术研发人员：林立峰 林文凯 吴振诚 徐志安
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2023.01.17
技术公布日：2023/9/23