一种基于碳化硅的调制器件制备方法及调制器件

1.本技术涉及信息功能材料技术领域，尤其涉及一种基于碳化硅的调制器件制备方法及调制器件。


背景技术：

2.作为第三代半导体中的代表性材料，碳化硅(sic)结合了高物理强度(莫氏硬度9.5，努氏硬度2480kg/mm2)，高热导率(480w/mk)，高抗腐蚀性，高熔点，高光学二阶三阶非线性系数，宽透光窗口(0.37μm-5.6μm)，广域缺陷发光窗口(可见光至中红外)，宽带隙(2.4ev-3.2ev)等多方面的优异特性于一身。其中，高折射率能够实现光学模式的高限制，在色散领域将带来更大的灵活性。宽带隙使得在大功率下的光吸收损失最小化，高二阶和三阶使得碳化硅在非线性光学应用中具有出色的性能，而广域缺陷发光窗口又使其是用作光源的理想材料。因此，碳化硅是集成光学、非线性光学以及光机械器件的理想材料。
3.然而，碳化硅在集成光学中应用却存在较多的限制。一方面，碳化硅在集成光学中需要以单晶薄膜的形式加以应用。但由于高质量的碳化硅单晶薄膜制备难度大，这造成了碳化硅在集成光学应用中薄膜制备上的困难。另一方面，碳化硅具有较弱的电光效应，这导致了碳化硅在集成光系统中难以实现高效、高速的光调制。


技术实现要素：

4.为了解决上述技术问题，本技术提供了一种基于碳化硅的调制器件制备方法及调制器件，通过在碳化硅外延基底上制备外延碳化硅薄膜层，实现了碳化硅在集成光学应用中薄膜制备；通过对外延碳化硅薄膜层中的预设区域进行重掺杂，并在重掺杂区域进行调制器件结构制备，从而可以基于载流子色散的机制，实现碳化硅在集成光系统中的高效、高速光调制。
5.第一方面，本技术实施例公开了一种基于碳化硅的调制器件制备方法，方法包括：
6.获取碳化硅外延基底；
7.在碳化硅外延基底上制备外延碳化硅薄膜层；
8.对外延碳化硅薄膜层中的预设区域进行重掺杂，得到重掺杂区域；
9.在重掺杂区域中制备调制器件结构；调制器件结构包括相对的第一表面和第二表面，第一表面靠近碳化硅外延基底，第二表面远离碳化硅外延基底；
10.在第二表面上制备第一器件保护层；
11.获取第一支撑衬底，并将第一支撑衬底与第一器件保护层进行键合，得到第一键合结构；
12.将第一键合结构中的碳化硅外延基底去除，并裸露出第一表面；
13.获取第二支撑衬底，并将第二支撑衬底与第一表面进行键合，得到第二键合结构；
14.将第二键合结构中的第一支撑衬底和第二键合结构中的第一器件保护层去除，以裸露出第二表面，得到基于碳化硅的调制器件。
15.在一些可选的实施例中，获取碳化硅外延基底，包括：
16.获取碳化硅衬底；
17.对碳化硅衬底进行离子注入，以在碳化硅衬底中形成缺陷层；
18.获取第三支撑衬底，并将碳化硅衬底与第三支撑衬底进行键合，得到第三键合结构；
19.对第三键合结构进行热处理，以使第三键合结构中的碳化硅衬底沿缺陷层剥离，得到键合在第三支撑衬底上的碳化硅外延基底。
20.在一些可选的实施例中，第三支撑衬底的材质为碳化硅或蓝宝石。
21.在一些可选的实施例中，外延碳化硅薄膜层为轻掺杂外延碳化硅薄膜层，外延碳化硅薄膜层的掺杂浓度为1e
13
/cm
3-1e
15
/cm3，外延碳化硅薄膜层(204)的厚度为400nm-1500nm。
22.在一些可选的实施例中，重掺杂区域的尺寸为2.2μm-101μm，重掺杂区域的厚度小于等于外延碳化硅薄膜层的厚度。
23.在一些可选的实施例中，在重掺杂区域中制备调制器件结构，包括：
24.采用光刻在重掺杂区域中刻蚀出调制器件结构；刻蚀深度为200nm-1300nm，且小于等于重掺杂区域的厚度。
25.在一些可选的实施例中，调制器件结构包括第一预设区域、第二预设区域和间隔区域，间隔区域设置在第一预设区域与第二预设区域之间；在在第二表面上制备第一器件保护层；
26.之前，方法还包括：
27.对第一预设区域按照第一掺杂类型进行区域掺杂，得到第一电极区；
28.对第二预设区域按照第二掺杂类型进行区域掺杂，得到第二电极区；其中，第一掺杂类型与第二掺杂类型相反；
29.对第一电极区、第二电极区和间隔区域进行激活处理，得到激活后的调制器件。
30.在一些可选的实施例中，第一预设区域的尺寸为1μm-50μm，第二预设区域的尺寸为1μm-50μm，间隔区域的尺寸为200nm-1000nm。
31.在一些可选的实施例中，将第二键合结构中的第一支撑衬底和第二键合结构中的第一器件保护层去除，以裸露出第二表面，得到基于碳化硅的调制器件，包括：
32.将第二键合结构中的第一支撑衬底和第二键合结构中的第一器件保护层去除，以裸露出第二表面，得到第一器件结构；
33.在第一器件结构中的第一电极区制备第一金属电极，以及在第一器件结构中的第二电极区制备第二金属电极，得到第二器件结构；
34.在第二器件结构中的第二表面制备第二器件保护层，得到基于碳化硅的调制器件。
35.第二方面，本技术实施例公开了一种基于碳化硅的调制器件，该调制器件为通过如上所述的基于碳化硅的调制器件制备方法制备得到；该调制器件包括：第二支撑衬底和外延碳化硅薄膜层；
36.外延碳化硅薄膜层设置在第二支撑衬底上；
37.外延碳化硅薄膜层中设置有重掺杂区域；
38.重掺杂区域内设置有调制器件结构。
39.本技术实施例提供的技术方案具有如下技术效果：
40.本技术实施例所述的基于碳化硅的调制器件制备方法及调制器件，通过在碳化硅外延基底上制备外延碳化硅薄膜层，实现了碳化硅在集成光学应用中薄膜制备；通过对外延碳化硅薄膜层中的预设区域进行重掺杂，得到重掺杂区域，然后在重掺杂区域中进行调制器件结构制备，从而可以基于载流子色散的机制，实现碳化硅在集成光系统中的高效、高速光调制。此外，通过获取第一支撑衬底，并将第一支撑衬底和第二支撑衬底，实现将调制器件结构转移至第二支撑衬底上，以降低碳化硅单片成本，有利于基于碳化硅的调制器件的大规模推广应用。
附图说明
41.为了更清楚地说明本技术实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
42.图1是本技术实施例提供的一种基于碳化硅的调制器件制备方法的流程示意图；
43.图2a是本技术实施例提供的一种高质量碳化硅衬底的结构示意图；
44.图2b是本技术实施例提供的一种对高质量碳化硅衬底进行离子注入后的结构示意图；
45.图2c是本技术实施例提供的一种对低成本碳化硅衬底进行表面处理的结构变化示意图；
46.图2d是本技术实施例提供的一种第三键合结构的结构示意图；
47.图2e是本技术实施例提供的一种碳化硅外延基底的结构示意图；
48.图2f是本技术实施例提供的一种对外延碳化硅薄膜层进行重掺杂后的结构示意图；
49.图2g是本技术实施例提供的一种对重掺杂区域进行刻蚀后的结构示意图；
50.图2h是本技术实施例提供的一种对重掺杂区域进行刻蚀后的结构示意图；
51.图2i是本技术实施例提供的一种制备第一器件保护层后的结构示意图；
52.图2j是本技术实施例提供的一种对第一器件保护层进行平坦化处理后的结构示意图；
53.图2k是本技术实施例提供的一种键合第一支撑衬底后的结构示意图；
54.图2l是本技术实施例提供的一种去除碳化硅外延基底后的结构示意图；
55.图2m是本技术实施例提供的一种键合第二支撑衬底后的结构示意图；
56.图2n是本技术实施例提供的一种去除第一支撑衬底中硅层后的结构示意图；
57.图2o是本技术实施例提供的一种去除第一支撑衬底和第一器件保护层后的结构示意图；
58.图2p是本技术实施例提供的一种基于碳化硅的调制器件的结构示意图；
59.图3是本技术实施例提供的一种基于碳化硅的调制器件的结构示意图。
60.以下对附图作补充说明：
61.201-高质量碳化硅衬底；202-缺陷层；203-低成本碳化硅衬底；204-外延碳化硅薄膜层；205-重掺杂区域；206-第一预设区域；207-第二预设区域；208-间隔区域；209-第一电极区；210-第二电极区；211-第一器件保护层；212-第一支撑衬底；213-第二支撑衬底；214-第一金属电极；215-第二金属电极；216-第二器件保护层。
具体实施方式
62.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
63.需要说明的是，本技术实施例的说明书所称的“一个实施例”或“实施例”是指可包含于本技术至少一个实现方式中的特定特征、结构或特性。需要理解的是，在本技术实施例的说明书和权利要求书及上述附图中，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，在本实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统或产品不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
64.为了使本技术实施例公开的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术实施例进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本技术实施例，并不用于限定本技术实施例。
65.碳化硅材料具有200多种晶型，其中应用最多的是3c-sic，4h-sic和6h-sic。3c-sic主要是利用常压化学气相沉积(amospheric pressure chemical vapor deposition，apcvd)和减压化学气相沉积(reduced pressure chemical vapor deposition，rpcvd)的方法，在硅(si)衬底表面沉积碳化硅薄膜。用这种方法制备得到的3c-sic薄膜主要是多晶薄膜，晶体质量无法达到单晶。而且，对于4h-sic和6h-sic来说，它们的生长温大于硅的熔点温度，也无法通过传统薄膜沉积异质外延的方法在硅衬底生长单晶碳化硅薄膜。因此，这造成了碳化硅在集成光学中应用时，碳化硅薄膜生长上的困难。此外，碳化硅具有较弱的电光效应，这就为碳化硅在集成光系统中的实现高效、高速光调制方面，制造了极大的障碍。
66.有鉴于此，本技术实施例提供了一种基于碳化硅的调制器件制备方法及调制器件，通过在碳化硅外延基底上制备外延碳化硅薄膜层，实现了碳化硅在集成光学应用中薄膜制备；通过对外延碳化硅薄膜层中的预设区域进行重掺杂，得到重掺杂区域，然后在重掺杂区域中进行调制器件结构制备，从而可以基于载流子色散的机制，实现碳化硅在集成光
系统中的高效、高速光调制。此外，通过获取第一支撑衬底，并将第一支撑衬底和第二支撑衬底，实现将调制器件结构转移至第二支撑衬底上，以降低碳化硅单片成本，有利于基于碳化硅的调制器件的大规模推广应用。
67.请参阅图1，图1是本技术实施例提供的一种基于碳化硅的调制器件制备方法的流程示意图，如图1所示，该制备方法包括：
68.s101：获取碳化硅外延基底。
69.本技术实施例中，对所有碳化硅电子器件的制造而言，在碳化硅衬底中无法进行扩散掺杂，且若在其中直接注入离子，会导致碳化硅的电气质量较差，因此需要先在碳化硅衬底上进行外延薄膜的生长。而由于同质外延生长的碳化硅薄膜具有出色的电气特性，目前几乎所有的碳化硅高性能器件都使用这种外延薄膜制造。因此，在制备基于碳化硅的调制器件时，首先需要获取碳化硅外延基底。碳化硅外延基底作为外延外延碳化硅薄膜层204的基础，需要具有较高的质量。可选的，碳化硅外延基底可以是高质量碳化硅衬底201。高质量碳化硅衬底201是指在工业生产中，产品质量在工业级p级或精选级z级的碳化硅晶片。
70.本技术实施例中，在制备基于碳化硅的调制器件时，碳化硅外延基底的作用是用于提供高质量碳化硅单晶表面，从而使在碳化硅外延过程中可以在该表面上生长出高质量的外延碳化硅薄膜层204。在实际生产中，使用高质量碳化硅衬底201通常需要较高的生产成本，而碳化硅外延基底只需要一层薄薄的碳化硅薄膜来提供质量碳化硅单晶表面即可满足高质量的碳化硅外延需要。因此，为了降低生产成本，可以采用在高质量碳化硅衬底201上剥离一层碳化硅薄膜来作为碳化硅外延基底。具体的，获取碳化硅衬底。此处的碳化硅衬底即为高质量碳化硅衬底201。对碳化硅衬底进行离子注入，以在碳化硅衬底中形成缺陷层202。获取第三支撑衬底，并将碳化硅衬底与第三支撑衬底进行键合，得到第三键合结构。对第三键合结构进行热处理，以使第三键合结构中的碳化硅衬底沿缺陷层202剥离，得到键合在第三支撑衬底上的碳化硅外延基底。
71.本技术实施例中，根据不同碳化硅衬底的切型，为了实现较好的同质外延，得到高质量的外延碳化硅薄膜层204，所选取的碳化硅衬底可以是n型碳化硅衬底。在得到碳化硅衬底后，对碳化硅衬底进行离子注入，以在碳化硅衬底中形成缺陷层202。通过对碳化硅衬底进行离子注入在碳化硅衬底内形成缺陷层202，以使碳化硅衬底经过热处理后能够沿注入缺陷层202剥离。离子注入的方向为自碳化硅衬底的一个表面注入。可选的，离子注入方向可以垂直于注入表面，也可以与第二表面之间呈预设夹角。离子注入所采用的离子包括氢离子、氦离子、氖离子中的至少一种。离子注入可以是单一离子注入，也可以是多种离子的共注入的方式。例如，采用氢氦离子共注入。当采用两种以上离子共注入的方式时，注入顺序可以依据实际需求调整。离子注入的深度依据所需要的碳化硅外延基底的厚度来确定。可选的，注入离子的剂量为1e15cm-2-1e18cm-2
，离子注入的能量为20kev-2mev。
72.本技术实施例中，完成对碳化硅衬底的离子注入后，获取第三支撑衬底，并将碳化硅衬底与第三支撑衬底进行键合，得到第三键合结构。第三支撑衬底用于支撑从碳化硅衬底上剥离的碳化硅薄膜。由于后续需要在碳化硅外延基底进行制备外延碳化硅薄膜层204，而碳化硅外延基底设置在第三支撑衬底上，因此第三支撑衬底需要能够适配碳化硅外延过程中的热应力，以免由于热失配所导致的外延层破裂等问题。同时第三支撑衬底还需要不会对外延出的外延碳化硅薄膜层204造成污染。可选的，第三支撑衬底的材质为低成本的碳
化硅或蓝宝石。此处的低成本碳化硅是指在工业生产中使用成本较低的碳化硅衬底，比如产品质量在测试级(dummy)的碳化硅衬底、混合晶型碳化硅衬底、多晶碳化硅衬底等。在选用低成本碳化硅衬底203作为第三支撑衬底时，在将碳化硅衬底与第三支撑衬底进行键合之前，需要对第三支撑衬底的表面进行表面处理，从而使其表面具备超平水平。可选的，对第三支撑衬底的表面进行表面处理的工艺流程包括：粗研磨、细研磨、粗抛光、低能离子束辐照修整、精细抛光。通过表面处理后，第三支撑衬底的总厚度变化(total thickness variation，ttv)小于等于1μm。
73.本技术实施例中，在得到第三键合结构后，对第三键合结构进行热处理，以使第三键合结构中的碳化硅衬底沿缺陷层202剥离，得到键合在第三支撑衬底上的碳化硅外延基底。具体地，将第三键合结构逐渐升温至剥离温度。对第三键合结构加热预设时长，使键合结构在较小形变下沿缺陷层202剥离得到键合在第三支撑衬底上的碳化硅薄膜。在对第三键合结构进行加热处理，促使注入离子在高质量碳化硅衬底201中聚集，并形成微缺陷，然后微缺陷沿横向扩展，即可实现第三键合结构中的高质量碳化硅衬底201沿注入缺陷层202分离，得到键合在第三支撑衬底上的碳化硅薄膜，然后通过对碳化硅薄膜的表面进行处理，得到碳化硅外延基底。对对第三键合结构进行热处理的具体的热处理温度和热处理时长可结合高质量碳化硅的材质以及晶型进行确定。对键合在第三支撑衬底上的碳化硅薄膜的表面可以利用化学机械抛光进行处理，处理的碳化硅薄膜的表面至粗糙度小于等于0.2nm。在高质量碳化硅衬底201经过热处理后得到的剥离余料，经过处理后可以循环利用，从而降低生产成本。
74.s103：在碳化硅外延基底上制备外延碳化硅薄膜层204。
75.本技术实施例中，在得到碳化硅外延基底后，可以在碳化硅外延基底上外延制备外延碳化硅薄膜层204。可选的，外延方法包括但不仅限于物理气相传输法(physical vapor transport，pvt)、溶液法和高温气相化学沉积法(high temperature chemical vapor deposition，htcvd)等。可选的，外延出的外延碳化硅薄膜层204的厚度为400nm-1500nm。可选的，在同质外延过程中，也可以对制备出的外延碳化硅薄膜层204采用轻掺杂的方式进行掺杂，以在外延碳化硅薄膜层204中引入载流子，从而改善碳化硅的电光效应。可选的，对外延碳化硅薄膜层204进行掺杂的掺杂类型可以是n型掺杂，也可以是p型掺杂。可选的，对外延碳化硅薄膜层204采用n型掺杂所采用的掺杂元素为氮元素或磷元素。对外延碳化硅薄膜层204采用p型掺杂所采用的掺杂元素为硼元素或铝元素。可选的，对外延碳化硅薄膜层204进行轻掺杂后，得到的外延碳化硅薄膜层204的掺杂浓度为1e
13
/cm
3-1e
15
/cm3。
76.s105：对外延碳化硅薄膜层204中的预设区域进行重掺杂，得到重掺杂区域205。
77.本技术实施例中，在外延碳化硅薄膜层204制备完成后，对外延碳化硅薄膜层204中的预设区域进行重掺杂，得到重掺杂区域205。重掺杂区域205用于制备调制器件结构。预设区域指的是一个器件单元所包含区域中的部分区域。在外延碳化硅薄膜层204中，可以制备出多个器件单元。可选的，预设区域的尺寸为2.2μm-101μm。重掺杂的掺杂类型与前述制备外延碳化硅薄膜层204时轻掺杂的掺杂类型相同。即对外延碳化硅薄膜层204进行轻掺杂的掺杂类型为n型掺杂，则外延碳化硅薄膜层204中的预设区域进行重掺杂时，所采用的掺杂类型也为n型掺杂。对外延碳化硅薄膜层204进行轻掺杂的掺杂类型为p型掺杂，则外延碳
化硅薄膜层204中的预设区域进行重掺杂时，所采用的掺杂类型也为p型掺杂。对外延碳化硅薄膜层204进行重掺杂后，得到的外延碳化硅薄膜层204的掺杂浓度为1e15/cm
3-1e
17
/cm3。在对预设区域进行重掺杂时，可以采用离子注入的方式实现重掺杂。可选的，采用n型掺杂对预设区域进行重掺杂时，所注入离子为氮离子或磷离子。采用p型掺杂对预设区域进行重掺杂时，所注入离子为硼离子或铝离子。可选的，掺杂离子注入区域深度为500nm-1500nm，且掺杂离子注入区域深度不大于外延碳化硅薄膜层204的厚度。也就是说，最终得到的重掺杂区域205的尺寸为2.2μm-101μm，重掺杂区域205的厚度为500nm-1500nm，且小于等于外延碳化硅薄膜层204的厚度。
78.s107：在重掺杂区域205中制备调制器件结构；调制器件结构包括相对的第一表面和第二表面，第一表面靠近碳化硅外延基底，第二表面远离碳化硅外延基底。
79.本技术实施例中，在实现对外延碳化硅薄膜层204中的预设区域进行重掺杂后，可以在得到的重掺杂区域205中制备调制器件结构。在加工调制器件结构时，采用光刻在重掺杂区域205中刻蚀出调制器件结构。可选的，对外延碳化硅薄膜层204中的重掺杂区域205进行调制器件结构加工时，所采用的光刻方法为电子束光刻、深紫外光刻中至少一种，具体加工方法为干法刻蚀，刻蚀深度为200nm-1300nm，且小于等于重掺杂区域205的厚度。
80.本技术实施例中，通过对重掺杂区域205进行刻蚀，得到的调制器件结构中包括第一预设区域206、第二预设区域207和间隔区域208，间隔区域208设置在第一预设区域206与第二预设区域207之间。其中，第一预设区域206和第二预设区域207用于制作调制器件的电极区。间隔区域208用于将调制器件的两个电极区间隔开。可选的，第一预设区域206的尺寸为1μm-50μm，第二预设区域207的尺寸为1μm-50μm，间隔区域208的尺寸为200nm-1000nm。通过对重掺杂区域205进行刻蚀，得到第一预设区域206、第二预设区域207和间隔区域208后，通过对第一预设区域206和第二预设区域207进行掺杂，从而得到第一电极区209和第二电极区210，以完成调制器件的制备。具体的，对第一预设区域206按照第一掺杂类型进行区域掺杂，得到第一电极区209。对第二预设区域207按照第二掺杂类型进行区域掺杂，得到第二电极区210。其中，第一掺杂类型与第二掺杂类型相反。对第一电极区209、第二电极区210和间隔区域208进行激活处理，得到激活后的调制器件。
81.本技术实施例中，第一掺杂类型可以是n型掺杂，也可以是p型掺杂。对第一预设区域206进行掺杂可以通过注入掺杂离子来实现，可选的，掺杂离子注入深度为10nm-400nm。当第一掺杂类型为n型掺杂时，通过在第一预设区域206中注入氮离子或磷离子，以实现对第一预设区域206的区域掺杂。当第一掺杂类型为p型掺杂时，通过在第一预设区域206中注入硼离子或铝离子，以实现对第一预设区域206的区域掺杂。对第一预设区域206进行掺杂后所得到的第一电极区209的区域掺杂浓度为1e17/cm
3-1e19/cm3。第二掺杂类型可以是n型掺杂，也可以是p型掺杂，具体需要根据第一掺杂类型进行确定。即当第一掺杂类型为n型掺杂时，第二掺杂类型为p型掺杂，当第一掺杂类型为p型掺杂时，第二掺杂类型为n型掺杂。对第二预设区域207进行掺杂可以通过注入掺杂离子来实现，可选的，掺杂离子注入深度为10nm-400nm。当第二掺杂类型为n型掺杂时，通过在第二预设区域207中注入氮离子或磷离子，以实现对第二预设区域207的区域掺杂。当第二掺杂类型为p型掺杂时，通过在第二预设区域207中注入硼离子或铝离子，以实现对第二预设区域207的区域掺杂。对第二预设区域207进行掺杂后所得到的第二电极区210的区域掺杂浓度为1e17/cm
3-1e19/cm3。
82.本技术实施例中，当掺杂元素和晶格不匹配时，掺杂离子就会在晶格中会形成缺陷。因此，在得到第一电极区209和第二电极区210后，通过对第一电极区209、第二电极区210和间隔区域208后，可以对第一电极区209、第二电极区210和间隔区域208进行激活处理，实现对晶格中的缺陷进行修补，以改善材料的性能，从而更好发挥出掺杂离子的作用。对第一电极区209、第二电极区210和间隔区域208进行激活处理，可以采用退火的方式来实现。可选的，在退火激活掺杂区域时，退火环境包括但不限于真空或保护气氛，比如n2、ar等，选用保护气氛时，压强可以为0.2-0.5大气压。退火温度为1500℃-1800℃，退火时长为0.5h-5h，退火时长与退火温度为反比关系。此外，由于碳化硅在高温条件下会呈现升华现象，为了避免制备出的调制器件结构在退火中被破坏，可以在退火前在调制器件结构上设置碳膜进行保护。可选的，碳膜厚度为100nm-1000nm，碳膜的厚度与退火温度、气压为反比关系。
83.s109：在第二表面上制备第一器件保护层。
84.本技术实施例中，在完成调制器件结构的制备之后就可以将碳化硅外延基底去除。在去除碳化硅外延基底之前，需要将制备好的调制器件结构键合在支撑衬底上，以实现对器件结构层的支撑。为了避免调制器件结构直接与支撑衬底接触，可以在将调制器件结构与支撑衬底进行键合之前，在第二表面上制备一层第一器件保护层211，以保护调制器件结构。
85.本技术实施例中，调制器件结构包括相对的第一表面和第二表面。第一表面靠近碳化硅外延基底，第一表面即为调制器件结构的底面。第一表面可以直接与碳化硅外延基底接触，也可以与碳化硅外延基底之间间隔部分外延碳化硅薄膜层204。这是由于前述对外延碳化硅薄膜层204进行多次掺杂处理所决定的。如果掺杂处理时注入杂质离子的深度恰好等于外延碳化硅薄膜层204的厚度，则调制器件结构的底面直接与碳化硅外延基底结构接触，如果掺杂处理时注入杂质离子的深度小于外延碳化硅薄膜层204的厚度，则调制器件结构的底面与碳化硅外延基底结构之间会间隔有部分外延碳化硅薄膜层204。第二表面远离碳化硅外延基底，第二表面即为调制器件结构的顶面。第一器件保护层211制作在调制器件结构的顶面以及裸露在外的部分外延碳化硅薄膜层204表面上。第一器件保护层211用于保护调制器件结构，可选的，第一器件保护层211的材质为氧化硅、氮化硅等。为了便于第一器件保护层211与支撑衬底键合，以及便于后续去除第一器件保护层211裸露出调制器件结构，第一器件保护层211可以采用氧化硅材料进行制作。
86.可选的，在调制器件结构表面沉积氧化硅作为第一器件保护层211的方法包括为等离子体增强化学气相沉积法(plasma enhanced chemical vapor deposition，pecvd)、低压力化学气相沉积法(low pressure chemical vapor deposition，lpcvd)、物理气相沉积(physical vapor deposition，pvd)中至少一种。可选的，第一器件保护层211的厚度为3μm-5μm。在一些实施例中，在调制器件结构表面制作第一器件保护层211后，还可以对第一器件保护层211进行平坦化处理。可选的，平坦化处理后，第一器件保护层211的表面粗糙度小于等于0.2nm。
87.s111：获取第一支撑衬底，并将第一支撑衬底与第一器件保护层进行键合，得到第一键合结构。
88.本技术实施例中，第一器件保护层211制备完成之后，可以获取第一支撑衬底212，
然后将第一支撑衬底212与第一器件保护层211进行键合，得到第一键合结构。第一支撑衬底212用于支撑调制器件结构层，以免在去除碳化硅外延基底过程中损坏调制器件结构。由于第一支撑衬底212仅仅是在去除碳化硅外延基底过程中对调制器件结构进行支撑，后续需要将第一支撑衬底212去除掉，以裸露出调制器件结构。因此，第一支撑衬底212可以选用使用成本较低的衬底，比如硅衬底。硅衬底表面通常都会设置有一层氧化层以保护硅衬底，当选用硅衬底作为第一支撑衬底212时，硅衬底表面的氧化层厚度不宜过厚，以免增加后续去除第一支撑衬底212的难度。可选的，选用硅衬底作为第一支撑衬底212时，硅衬底中的氧化层的厚度为500nm-2000nm。
89.s113：将第一键合结构中的碳化硅外延基底去除，并裸露出第一表面。
90.本技术实施例中，在得到第一键合结构后，可以将第一键合结构中的碳化硅外延基底去除。可选的，可以采用机械研磨的方式去除碳化硅外延基底。在第一表面直接与碳化硅外延基底接触的情况下，去除碳化硅外延基底后可以直接裸露出第一表面。在第一表面与碳化硅外延基底之间间隔有部分外延碳化硅薄膜层204的情况下，在去除碳化硅外延基底后，还需要继续将第一表面与碳化硅外延基底之间间隔的部分外延碳化硅薄膜层204去除，从而使第一表面裸露出来。
91.s115：获取第二支撑衬底，并将第二支撑衬底与第一表面进行键合，得到第二键合结构。
92.本技术实施例中，在将碳化硅外延基底去除后，需要将第一支撑衬底212和第一器件保护层211去除，以使调制器件结构裸露出来。在去除第一支撑衬底212之前，需要获取第二支撑衬底213，并将第二支撑衬底213与第一表面进行键合，得到第二键合结构。第二支撑衬底213用于支撑调制器件结构，并为调制器件结构提供高折射率对比度，以实现局限调制器件结构中的光场。可选的，第二支撑衬底213可以为氧化硅衬底、硅衬底或氧化铝衬底等。当选用硅衬底作为第二支撑衬底213时，为了实现良好的光场局限效果，硅衬底表面的氧化层厚度不宜过薄，可选的，选用硅衬底作为第二支撑衬底213时，硅衬底中的氧化层的厚度为2000nm-5000nm。
93.s117：将第二键合结构中的第一支撑衬底和第二键合结构中的第一器件保护层去除，以裸露出第二表面，得到基于碳化硅的调制器件。
94.本技术实施例中，在得到第二键合结构后，通过将第一支撑衬底212和第一器件保护层211去除，以裸露出第二表面，从而完成基于碳化硅的调制器件的制备。在裸露出第二表面后，还可以在第一电极区209和第二电极区210制备金属电极，以将调制器件的电极引出。此外，为了保护调制器结构，在制备金属电极后，还可以至调制器件的顶面上制备一层第二器件保护层216，以保护调制器件。具体的，将第二键合结构中的第一支撑衬底212和第二键合结构中的第一器件保护层211去除，以裸露出第二表面，得到第一器件结构。在第一器件结构中的第一电极区209制备第一金属电极214，以及在第一器件结构中的第二电极区210制备第二金属电极215，得到第二器件结构。在第二器件结构中的第二表面制备第二器件保护层216，得到基于碳化硅的调制器件。
95.本技术实施例中，在去除第一支撑衬底212和第一器件保护层211时，可以基于第一支撑衬底212和第一器件保护层211的材质选择对应的去除工艺进行去除。比如，第一支撑衬底212为硅衬底，第一器件保护层211为氧化硅保护层时，可以采用深硅刻蚀的方式去
除硅衬底中的硅层，然后再采用湿法刻蚀的方式去除硅衬底中的氧化层以及第一器件保护层211，从而使调制器件结构的顶面裸露出来。
96.本技术实施例中，在将调制器件结构的顶面裸露出来裸露出来后，可以在第一电极区209和第二电极区210分别制备第一金属电极214和第二金属电极215。可选的，制备第一金属电极214和第二金属电极215的方法包括但不仅限于蒸发、电镀、磁控溅射等。可选的，第一金属电极214和第二金属电极215的材质为金、银、铜、铝、镍、钛中至少一种。可选的，第一金属电极214和第二金属电极215的厚度为100nm-300nm。
97.本技术实施例中，第二器件保护层216覆盖在调制器件结构的顶面以及裸露在外的部分外延碳化硅薄膜层204表面上，但不覆盖第一金属电极214和第二金属电极215。可选的，第二器件保护层216的材质为氧化硅、氮化硅等，第二器件保护层216的厚度为500nm-2000nm，且第二器件保护层216的厚度不小于调制器件结构的厚度。可选的，可以采用等离子体增强化学气相沉积法或物理气相沉积等方式制备第二器件保护层216。
98.在一些实施例中，也可以将第一器件保护层211作为最终保护调制器件结构的保护层。具体来说，在制备第一器件保护层211时，第一器件保护层211的厚度需要不小于调制器件结构的厚度。且在去除第一支撑衬底212后并不去除第一器件保护层211，而是在第一器件保护层211上刻蚀出电极孔，从而使第一电极区209和第二电极区210裸露出来，然后再在电机孔中制备出第一金属电极214以及第二金属电极215。应当理解的是，当第一支撑衬底212选用硅衬底时，在去除第一支撑衬底212时，可以仅采用深硅刻蚀的方式去除硅衬底中的硅层，而保留氧化层作为调制器件结构保护层的一部分。
99.基于以上对基于碳化硅的调制器件制备方法的介绍，以下将结合结构图对上述制备方法进行进一步的说明，以便于理解在基于碳化硅的调制器件制备过程中的结构变化。应当理解的是，以下附图仅仅是一种示例性说明，根据上文描述，本领域技术人员在无需付出创造性劳动的情况下，还可以获得其他附图。此外，以下附图中所示的结构变化仅仅是基于碳化硅的调制器件制备方法的一种可行性示例，并不表示本技术实施例所述的基于碳化硅的调制器件制备方法仅限于以下示例。
100.图2a是本技术实施例提供的一种高质量碳化硅衬底201的结构示意图，如图2a所示，在制备基于碳化硅的调制器件时，首先需要获取高质量碳化硅衬底201，以碳化硅外延基底。图2b是本技术实施例提供的一种对高质量碳化硅衬底201进行离子注入后的结构示意图，如图2b所示，在得到高质量碳化硅衬底201后，对高质量碳化硅衬底201进行离子注入，在碳化硅衬底内形成缺陷层202。可选的，注入离子为h离子和/或he离子，注入面可以是si面，也可以是c面。离子注入能量范围为20kev-2mev，离子注入剂量为1e15cm-2-1e18cm-2
。图2c是本技术实施例提供的一种对低成本碳化硅衬底203进行表面处理的结构变化示意图，如图2c所示，获取低成本碳化硅衬底203作为第三支撑衬底，并对低成本碳化硅衬底203进行表面修整，使其形貌达到超平水平。图2d是本技术实施例提供的一种第三键合结构的结构示意图，如图2d所示，将高质量碳化硅衬底201与低成本碳化硅衬底203进行键合，可以得到第三键合结构。图2e是本技术实施例提供的一种碳化硅外延基底的结构示意图，如图2e所示，通过对第三键合结构进行加热处理，促使注入离子在高质量碳化硅衬底201中聚集，并形成微缺陷，然后微缺陷沿横向扩展，即可实现第三键合结构中的高质量碳化硅衬底201沿注入缺陷层202分离，得到键合在第三支撑衬底上的碳化硅薄膜，然后通过对碳化硅
薄膜的表面进行处理，得到碳化硅外延基底。然后在碳化硅外延基底的表面外延一层外延碳化硅薄膜层204，外延碳化硅薄膜层204的厚度为500nm-1500nm，掺杂类型为n型掺杂，掺杂浓度为1e
13
/cm
3-1e
15
/cm3。图2f是本技术实施例提供的一种对外延碳化硅薄膜层204进行重掺杂后的结构示意图，如图2f所示，在对外延碳化硅薄膜层204中的预设区域进行重掺杂，得到重掺杂区域205。重掺杂区域205的掺杂类型为n型掺杂，掺杂浓度1e15/cm
3-1e
17
/cm3，预设区域的长度w为2.2μm-101μm，掺杂区域的深度h1：500nm-1500nm。图2g是本技术实施例提供的一种对重掺杂区域205进行刻蚀后的结构示意图，如图2g所示，通过对重掺杂区域205进行刻蚀，得到的调制器件结构。刻蚀深度为200nm-1300nm，且小于等于重掺杂区域205的厚度。调制器件结构包括第一预设区域206、第二预设区域207和间隔区域208。图2h是本技术实施例提供的一种对重掺杂区域205进行刻蚀后的结构示意图，如图2h所示，对第一预设区域206和第二预设区域207进行掺杂，第一预设区域206的掺杂类型为n型掺杂，掺杂浓度为1e17/cm
3-1e19/cm3，第一预设区域206的区域长度1μm-50μm，掺杂区域深度h2为10nm-400nm。第二预设区域207的掺杂类型为p型掺杂，掺杂浓度为1e17/cm
3-1e19/cm3，第一预设区域206的区域长度1μm-50μm，掺杂区域深度h2为10nm-400nm。对第一预设区域206进行区域掺杂，得到第一电极区209，对第二预设区域207进行区域掺杂，得到第二电极区210，然后对第一电极区209、第二电极区210和间隔区域208进行激活处理。图2i是本技术实施例提供的一种制备第一器件保护层211后的结构示意图，如图2i所示，在对第一电极区209、第二电极区210和间隔区域208进行激活处理后，可以在调制器件结构的顶面以及裸露在外的部分外延碳化硅薄膜层204表面上制作第一器件保护层211，以保护调制器件结构。图2j是本技术实施例提供的一种对第一器件保护层211进行平坦化处理后的结构示意图，如图2j所示，在调制器件结构表面制作第一器件保护层211后，通过对第一器件保护层211进行平坦化处理，使第一器件保护层211的表面粗糙度小于等于0.2nm。图2k是本技术实施例提供的一种键合第一支撑衬底212后的结构示意图，如图2k所示，第一器件保护层211制备完成之后，可以获取第一支撑衬底212，然后将第一支撑衬底212与第一器件保护层211进行键合，得到第一键合结构。第一支撑衬底212为硅衬底，包括硅层和设置在硅层上的氧化层。图2l是本技术实施例提供的一种去除碳化硅外延基底后的结构示意图，如图2l所示，采用机械研磨的方式去除碳化硅外延基底，并使调制器件结构的底面裸露出来。图2m是本技术实施例提供的一种键合第二支撑衬底213后的结构示意图，如图2m所示，在将碳化硅外延基底去除后，通过获取第二支撑衬底213，并将第二支撑衬底213与第一表面进行键合，得到第二键合结构。第二支撑衬底213为硅衬底，包括硅层和设置在硅层上的氧化层。图2n是本技术实施例提供的一种去除第一支撑衬底212中硅层后的结构示意图，如图2n所示，以采用深硅刻蚀的方式去除硅衬底中的硅层，从而使第一支撑衬底212中的氧化层裸露出来。图2o是本技术实施例提供的一种去除第一支撑衬底212和第一器件保护层211后的结构示意图，如图2o所示，可以采用湿法刻蚀的方式去除硅衬底中的氧化层以及第一器件保护层211，从而使调制器件结构的顶面裸露出来。图2p是本技术实施例提供的一种基于碳化硅的调制器件的结构示意图，如图2p所示，在将调制器件结构的顶面裸露出来裸露出来后，可以在第一电极区209和第二电极区210分别制备第一金属电极214和第二金属电极215，并在调制器件结构的顶面以及裸露在外的部分外延碳化硅薄膜层204表面上制备第二器件保护层216，从而完成基于碳化硅的调制器件制备。
101.本技术实施例提供的基于碳化硅的调制器件制备方法，通过对高质量碳化硅衬底201进行离子注入，在高质量碳化硅衬底201的特定深度形成缺陷层202。提供低成本碳化硅衬底203，实现高质量碳化硅衬底201与低成本碳化硅衬底203的键合。然后对高质量碳化硅剥离及后处理，得到碳化硅外延基底，并进一步在碳化硅外延基底上外延出外延碳化硅薄膜层204。然后在外延碳化硅薄膜层204中预设区域实现对外延碳化硅薄膜层204的重掺杂。接着在外延碳化硅薄膜层204的重掺杂区域205中刻蚀调制器件结构并进一步掺杂，并在调制器件结构表面沉积氧化硅层并平坦化处理。然后提供第一支撑衬底212，实现二次晶圆键合，并研磨键合结构中的碳化硅外延基底，仅保留调制器件层。接着提供第二支撑衬底213，实现三次晶圆键合。然后通过深硅刻蚀去除第一支撑衬底212中的硅层，进一步湿法去除第一支撑衬底212氧化层以及制备在调制器件结构表面的氧化硅层。在调制器件结构中的第一电极区209和第二电极区210制备金属电极，然后制备覆盖顶层的氧化硅层，完成器件结构制备。碳化硅由于其电光效应较弱，难以类似铌酸锂对光路系统进行电光调制，本技术实施例所述的制备方法利用多次掺杂的技术，通过载流子色散的方法，实现了碳化硅在集成光学中的高效光调制。而且，通过离子束技术，将碳化硅薄膜经异质键合转移至硅衬底上，在克服硅基制备碳化硅材料困难的基础上，降低碳化硅单片成本，进一步跟随产业界进展可拓展晶圆尺寸至8英寸，同时保证其和现有硅基集成电路相兼容的特性。
102.本技术实施例还提供了一种基于碳化硅的调制器件，该调制器件为通过如上所述的基于碳化硅的调制器件制备方法制备得到。图3是本技术实施例提供的一种基于碳化硅的调制器件的结构示意图，如图3所示，该基于碳化硅的调制器件包括：第二支撑衬底213和外延碳化硅薄膜层204。第二支撑衬底213为硅衬底，包括硅层和设置在硅层上的氧化层。外延碳化硅薄膜层204设置在第二支撑衬底213的氧化层上。外延碳化硅薄膜层204中设置有重掺杂区域205，重掺杂区域205内设置有调制器件结构。
103.本技术实施例中，调制器件结构包括第一电极区209、第二电极区210和间隔区域208，间隔区域208设置在第一电极区209与第二电极区210之间。第一电极区209内设置有第一金属电极214，第二电极区210内设置有第二金属电极215。调制器件结构上设置有第二器件保护层216，第一金属电极214和第二金属电极215裸露出第二器件保护层216的表面。
104.本技术实施例提供的基于碳化硅的调制器件，基于载流子色散的机制，突破性地将其应用于碳化硅光子器件中，解决了碳化硅在集成光系统中的调制问题。该基于碳化硅的调制器件通过与硅衬底集成，易于和主流硅基微纳产品工艺流程兼容，推动了碳化硅薄膜材料在集成光子学器件领域的发展与应用。
105.需要说明的是：上述本技术实施例先后顺序仅仅为了描述，不代表实施例的优劣。且上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
106.本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例
的部分说明即可。
107.本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
108.以上所述仅为本技术的较佳实施例，并不用以限制本技术，凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种基于碳化硅的调制器件制备方法，其特征在于，所述方法包括：获取碳化硅外延基底；在所述碳化硅外延基底上制备外延碳化硅薄膜层(204)；对所述外延碳化硅薄膜层(204)中的预设区域进行重掺杂，得到重掺杂区域(205)；在所述重掺杂区域(205)中制备调制器件结构；所述调制器件结构包括相对的第一表面和第二表面，所述第一表面靠近所述碳化硅外延基底，所述第二表面远离所述碳化硅外延基底；在所述第二表面上制备第一器件保护层(211)；获取第一支撑衬底(212)，并将所述第一支撑衬底(212)与所述第一器件保护层(211)进行键合，得到第一键合结构；将所述第一键合结构中的碳化硅外延基底去除，并裸露出所述第一表面；获取第二支撑衬底(213)，并将所述第二支撑衬底(213)与所述第一表面进行键合，得到第二键合结构；将所述第二键合结构中的第一支撑衬底(212)和所述第二键合结构中的第一器件保护层(211)去除，以裸露出所述第二表面，得到基于碳化硅的调制器件。2.根据权利要求1所述的制备方法，其特征在于，所述获取碳化硅外延基底，包括：获取碳化硅衬底；对所述碳化硅衬底进行离子注入，以在所述碳化硅衬底中形成缺陷层(202)；获取第三支撑衬底，并将所述碳化硅衬底与所述第三支撑衬底进行键合，得到第三键合结构；对所述第三键合结构进行热处理，以使所述第三键合结构中的碳化硅衬底沿所述缺陷层(202)剥离，得到键合在所述第三支撑衬底上的碳化硅外延基底。3.根据权利要求2所述的制备方法，其特征在于，所述第三支撑衬底的材质为碳化硅或蓝宝石。4.根据权利要求1所述的制备方法，其特征在于，所述外延碳化硅薄膜层(204)为轻掺杂外延碳化硅薄膜层(204)，所述外延碳化硅薄膜层(204)的掺杂浓度为1e
13
/cm
3-1e
15
/cm3，所述外延碳化硅薄膜层(204)的厚度为400nm-1500nm。5.根据权利要求1至4任意一项所述的制备方法，其特征在于，所述重掺杂区域(205)的尺寸为2.2μm-101μm，所述重掺杂区域(205)的厚度小于等于所述外延碳化硅薄膜层(204)的厚度。6.根据权利要求5所述的制备方法，其特征在于，所述在所述重掺杂区域(205)中制备调制器件结构，包括：采用光刻在所述重掺杂区域(205)中刻蚀出所述调制器件结构；刻蚀深度为200nm-1300nm，且小于等于所述重掺杂区域(205)的厚度。7.根据权利要求5述的制备方法，其特征在于，所述调制器件结构包括第一预设区域(206)、第二预设区域(207)和间隔区域(208)，所述间隔区域(208)设置在所述第一预设区域(206)与所述第二预设区域(207)之间；在所述在所述第二表面上制备第一器件保护层(211)；之前，所述方法还包括：
对所述第一预设区域(206)按照第一掺杂类型进行区域掺杂，得到第一电极区(209)；对所述第二预设区域(207)按照第二掺杂类型进行区域掺杂，得到第二电极区(210)；其中，所述第一掺杂类型与所述第二掺杂类型相反；对所述第一电极区(209)、所述第二电极区(210)和所述间隔区域(208)进行激活处理，得到激活后的调制器件。8.根据权利要求7述的制备方法，其特征在于，所述第一预设区域(206)的尺寸为1μm-50μm，所述第二预设区域(207)的尺寸为1μm-50μm，所述间隔区域(208)的尺寸为200nm-1000nm。9.根据权利要求8述的制备方法，其特征在于，所述将所述第二键合结构中的第一支撑衬底(212)和所述第二键合结构中的第一器件保护层(211)去除，以裸露出所述第二表面，得到基于碳化硅的调制器件，包括：将所述第二键合结构中的第一支撑衬底(212)和所述第二键合结构中的第一器件保护层(211)去除，以裸露出所述第二表面，得到第一器件结构；在所述第一器件结构中的第一电极区(209)制备第一金属电极(214)，以及在所述第一器件结构中的第二电极区(210)制备第二金属电极(215)，得到第二器件结构；在所述第二器件结构中的第二表面制备第二器件保护层(216)，得到基于碳化硅的调制器件。10.一种基于碳化硅的调制器件，其特征在于，所述调制器件为通过如权利要求1-9任意一项所述的基于碳化硅的调制器件制备方法制备得到；所述调制器件包括：第二支撑衬底(213)和外延碳化硅薄膜层(204)；所述外延碳化硅薄膜层(204)设置在所述第二支撑衬底(213)上；所述外延碳化硅薄膜层(204)中设置有重掺杂区域(205)；所述重掺杂区域(205)内设置有调制器件结构。

技术总结
本申请涉及信息功能材料技术领域，尤其涉及一种基于碳化硅的调制器件制备方法及调制器件。方法包括：在碳化硅外延基底上制备外延碳化硅薄膜层；对外延碳化硅薄膜层中的预设区域进行重掺杂，并在重掺杂区域中制备调制器件结构；制备第一器件保护层，并将第一支撑衬底与第一器件保护层进行键合；去除碳化硅外延基底；将第二支撑衬底与调制器件结构键合，去除第一支撑衬底和第一器件保护层，得到基于碳化硅的调制器件。通过对外延碳化硅薄膜层中的预设区域进行重掺杂，并在重掺杂区域进行调制器件结构制备，从而可以基于载流子色散的机制，实现碳化硅在集成光系统中的高效、高速光调制。制。制。


技术研发人员：伊艾伦 欧欣 蔡佳辰 王成立
受保护的技术使用者：中国科学院上海微系统与信息技术研究所
技术研发日：2023.06.20
技术公布日：2023/10/6