半导体器件、半导体器件的设计方法和半导体器件的制造方法与流程

1.本发明涉及半导体器件。另外，本发明涉及半导体器件的设计方法和半导体器件的制造方法。


背景技术：

2.现有技术中，电动汽车(包括混合动力汽车)或者家用电器等中，使用了逆变器装置。作为一例，这样的逆变器装置包括半导体器件、igbt(insulated gate bipolar transistor)或者mosfet(metal oxide semiconductor field effect transistor)等的开关元件。该半导体器件具有控制元件和驱动元件。该逆变器装置中，从ecu(engine control unit)输出的控制信号被输入该半导体器件的控制元件。控制元件将控制信号转换为pwm(pulse width modulation)控制信号，传送到驱动元件。驱动元件基于pwm控制信号，使例如6个开关元件按所希望的时序驱动。由此，由车载用蓄电池的直流电力生成电动机驱动用的三相交流电力。
3.在上述半导体器件中，存在供给到上述控制元件的电源电压为低电压(大约5v)，而供给到上述驱动元件的电源电压为高电压(大约600v以上)的情况。作为像这样电源电压在不同的多个元件间传递信号的手段，使用了绝缘元件。例如，在专利文献1中，公开了具有绝缘元件的半导体器件(intelligent power module：智能功率模块)的一例。在专利文献1记载的智能功率模块具有控制电路、臂电路(上臂或下臂)、绝缘变压器。控制电路由cpu或者逻辑ic、或者搭载有逻辑ic和cpu的系统lsi等构成。臂电路设置有栅极驱动器ic。绝缘变压器在绝缘状态下传送控制电路与臂电路之间的信号。控制电路的cpu生成分别指示开关元件的导通或者非导通的栅极驱动用pwm信号，经由绝缘变压器，将该栅极驱动用pwm信号传送到臂电路的栅极驱动器ic。并且，栅极驱动器ic基于栅极驱动用pwm信号生成栅极信号，通过驱动开关元件的控制端子，使开关元件进行开关动作。
4.现有技术文献
5.专利文献
6.专利文献1：日本特开2009-49035号公报。


技术实现要素：

7.发明要解决的问题
8.有时将电源电压不同的多个元件搭载在一个封装体内，在该情况下，在一个封装体内，相对地成为高电压的部分和成为低电压的部分混合存在。这样的半导体器件担心可能发生绝缘击穿。例如，绝缘击穿存在电源电压的电位差越大越容易发生的趋势。绝缘击穿的发生是使半导体器件产生故障的原因，使半导体器件的可靠性降低。
9.鉴于上述情况，本发明的问题之一在于，提供能够抑制绝缘击穿的发生的半导体器件。另外，本发明的另一问题在于，提供能够抑制绝缘击穿的发生的半导体器件的设计方
法和该半导体器件的制造方法。
10.用于解决问题的技术手段
11.根据本发明的第一方面提供的半导体器件，其包括：第一半导体元件；第二半导体元件；导通支承体，其包含第一引线和第二引线，所述第一引线和所述第二引线在与所述第一半导体元件的厚度方向正交的第一方向上相互隔开地配置；第三半导体元件，其由所述导通支承体支承，且与所述第一半导体元件和所述第二半导体元件电连接，并且将所述第一半导体元件与所述第二半导体元件相互绝缘；和密封树脂，其覆盖所述第一半导体元件、所述第二半导体元件和所述第三半导体元件、以及所述导通支承体的一部分，所述第一半导体元件由所述第一引线支承，所述第二半导体元件由所述第二引线支承。所述第一引线与所述第二引线的在所述第一方向上的距离d1比根据式(1)确定的距离d0大。
[0012][0013]
在此，y为该半导体器件中要求的绝缘寿命年数[年]，a、b为根据上述密封树脂的材料决定的常数，x为电压[kvrms](kilovolt root mean square：千伏均方根)。
[0014]
依据本发明的第二方面，提供一种半导体器件的设计方法，其中，所述半导体器件包括：
[0015]
第一半导体元件；
[0016]
第二半导体元件；
[0017]
导通支承体，其包含第一引线和第二引线，所述第一引线和所述第二引线在与所述第一半导体元件的厚度方向正交的第一方向上相互隔开地配置；
[0018]
第三半导体元件，其由所述导通支承体支承，且与所述第一半导体元件和所述第二半导体元件电连接，并且将所述第一半导体元件与所述第二半导体元件相互绝缘；和
[0019]
密封树脂，其覆盖所述第一半导体元件、所述第二半导体元件和所述第三半导体元件、以及所述导通支承体的一部分，
[0020]
所述第一半导体元件由所述第一引线支承，并且所述第二半导体元件由所述第二引线支承。所述半导体器件的设计方法具有包含第一设计处理的设计工序，所述第一设计处理以所述第一引线与所述第二引线的在所述第一方向上的距离d1成为比根据式(2)确定的距离d0大的值的方式进行设计。
[0021][0022]
在此，y为该半导体器件中要求的绝缘寿命年数[年]，a、b为根据所述密封树脂的材料决定的常数，x为电压[kvrms]。
[0023]
依据本发明的第三方面，能够提供根据第二方面设计的半导体器件的制造方法。
[0024]
发明效果
[0025]
依据上述的结构，能够抑制半导体器件中的绝缘击穿的发生。另外，能够实现这样的半导体器件的设计和制造。
附图说明
[0026]
图1是表示第一实施方式的半导体器件的平面图。
[0027]
图2是在图1的平面图中用假想线表示密封树脂的图。
[0028]
图3是表示第一实施方式的半导体器件的主视图。
[0029]
图4是表示第一实施方式的半导体器件的左视图。
[0030]
图5是表示第一实施方式的半导体器件的右视图。
[0031]
图6是沿着图2的vi-vi线的截面图。
[0032]
图7是将图6的一部分放大了的主要部分放大截面图。
[0033]
图8是沿着图2的viii-viii线的截面图。
[0034]
图9是表示第一实施方式的半导体器件的制造方法的一例的流程图。
[0035]
图10是表示图9所示的制造方法的一个工序的平面图。
[0036]
图11是表示图9所示的制造方法的一个工序的平面图。
[0037]
图12是表示图9所示的制造方法的一个工序的平面图。
[0038]
图13是表示图9所示的制造方法的一个工序的平面图。
[0039]
图14是表示图9所示的制造方法的一个工序的平面图。
[0040]
图15是表示图9所示的制造方法的一个工序的截面图。
[0041]
图16是表示第二实施方式的半导体器件的平面图。
[0042]
图17是沿着图16的xvii-xvii线的截面图。
[0043]
图18是将图17的一部分放大了的主要部分放大截面图。
[0044]
图19是表示第二实施方式的半导体器件的制造方法的一例的流程图。
[0045]
图20是表示图19所示的制造方法的一个工序的平面图。
[0046]
图21是表示图19所示的制造方法的一个工序的平面图。
[0047]
图22是表示图19所示的制造方法的一个工序的平面图。
[0048]
图23是表示图19所示的制造方法的一个工序的截面图。
具体实施方式
[0049]
关于本发明的半导体器件、半导体器件的设计方法和半导体器件的制造方法的优选的实施方式，参照附图在以下进行说明。以下，对于相同或者类似的构成要素标注相同的附图标记并省略重复的说明。
[0050]
图1～图9表示第一实施方式的半导体器件a1。如这些图所示，半导体器件a1包括第一半导体元件11、第二半导体元件12、第三半导体元件13、导通支承体3、多个连接部件4和密封树脂5。导通支承体3具有第一引线31、第二引线32、多个第三引线33和多个第四引线34，多个连接部件4包括多个第一导线41、多个第二导线42、多个第三导线43、多个第四导线44、多个第五导线45和第六导线46。
[0051]
图1是表示半导体器件a1的平面图。图2是在图1的平面图中用假想线(两点划线)表示密封树脂5的图。图3是表示半导体器件a1的主视图。图4是表示半导体器件a1的左视图。图5是表示半导体器件a1的右视图。图6是沿着图2的vi-vi线的截面图。图7是将图6的一部分放大了的主要部分放大截面图。图8是沿着图2的viii-viii线的截面图。
[0052]
在半导体器件a1的说明中，将第一半导体元件11、第二半导体元件12、第三半导体
元件13和导通支承体3的各自的厚度方向称为“厚度方向z”。另外，在以下的说明中，“俯视”是指沿着厚度方向z看时。将相对于厚度方向z正交的1个方向称为“第一方向x”。在图示的例子中，第一方向x是半导体器件a1的平面图(参照图1)中的左右方向。将相对于厚度方向z和第一方向x的双方正交的方向称为“第二方向y”。在图示的例子中，第二方向y是半导体器件a1的平面图(参照图1)中的上下方向。
[0053]
半导体器件a1例如是被表面安装在电动汽车(包含混合动力汽车)等的逆变器装置的配线基板的装置。半导体器件a1控制igbt或者mosfet等的开关元件的开关动作。半导体器件a1的封装体形式根据图1和图3～图5理解为sop(small outline package：小外形封装)。但是，半导体器件a1的封装体形式不限定于sop。
[0054]
第一半导体元件11、第二半导体元件12和第三半导体元件13是成为半导体器件a1的功能中枢的元件。第一半导体元件11、第二半导体元件12和第三半导体元件13均由独立的元件构成。在第一方向x上，第三半导体元件13位于第一半导体元件11与第二半导体元件12之间。沿着厚度方向z看，第一半导体元件11、第二半导体元件12和第三半导体元件13分别为以第二方向y为长边的矩形形状。
[0055]
第一半导体元件11是驱动igbt或mosfet等的开关元件的栅极驱动器的控制器(控制元件)。第一半导体元件11具有：将从ecu等输入的控制信号转变为pwm控制信号的电路；用于将该pwm控制信号向第三半导体元件13传送的发送电路；和接收来自第三半导体元件13的电信号的接收电路。
[0056]
第一半导体元件11如图6所示具有主面11a和背面11b。主面11a和背面11b在厚度方向z上分开。主面11a为第一半导体元件11的上表面，背面11b是第一半导体元件11的下表面。背面11b与第一引线31相对。
[0057]
如图2和图6所示，第一半导体元件11具有多个焊盘111。多个焊盘111设置在主面11a(与后述的第一引线31的第一基岛部311的第一搭载面311a朝向相同方向的面)。多个焊盘111的各组成例如含有铝(al)。即各焊盘111含有铝。
[0058]
第二半导体元件12是用于驱动开关元件的栅极驱动器(驱动元件)。第二半导体元件12具有：接收pwm控制信号的接收电路；用于基于该pwm控制信号驱动开关元件的电路；和用于将电信号向第一半导体元件11传送的发送电路。该电信号能够列举例如来自配置在电动机附近的温度传感器的输出信号。
[0059]
第二半导体元件12如图6所示，具有主面12a和背面12b。主面12a和背面12b在厚度方向z上分开。主面12a为第二半导体元件12的上表面，背面12b是第二半导体元件12的下表面。背面12b与第二引线32相对。
[0060]
如图2和图6所示，第二半导体元件12具有多个焊盘121。多个焊盘121设置在主面12a(与后述的第二引线32的第二基岛部321的第二搭载面321a朝向相同方向的面)。多个焊盘121的各组成例如含有铝。
[0061]
第三半导体元件13是用于将pwm控制信号或其他的电信号在绝缘状态下进行传送的元件(绝缘元件)。第三半导体元件13是电感型。作为电感型的第三半导体元件13的一例，举例绝缘型变压器。绝缘型变压器通过使2个电感器(一次线圈和二次线圈)感应耦合，进行基于绝缘状态的电信号的传送。第三半导体元件13具有由硅构成的基板。在该基板上形成有由铜(cu)构成的2个电感器。该电感器包含一次线圈和二次线圈，这些一次线圈和二次线
圈在厚度方向z上层叠。在一次线圈与二次线圈之间，插设有由二氧化硅(sio2)等构成的电介质层。通过该电介质层，一次线圈与二次线圈被电绝缘。第三半导体元件13的构造不限于上述的例子。此外，第三半导体元件13也可以是电容型。作为电容型的第三半导体元件13的一例，能够举例电容器。并且第三半导体元件13也可以是光耦合器。
[0062]
第三半导体元件13如图6～图8所示，具有主面13a和背面13b。主面13a和背面13b在厚度方向z上分开。主面13a是第三半导体元件13的上表面，背面13b是第三半导体元件13的下表面。背面13b与第一引线31相对。
[0063]
如图2和图6所示，第三半导体元件13具有多个焊盘131、132。多个焊盘131、132分别设置在主面13a上。多个焊盘121的各组成例如含有铝。各焊盘131与上述一次线圈导通，各焊盘132与上述二次线圈导通。多个焊盘131、132的各组成例如含有铝。另外，如图2和图7所示，第三半导体元件13含有密封环部133。密封环部133在俯视时，分别沿着第三半导体元件13的4个外周边缘的各个形成，包围电路形成区域的外周。密封环部133例如由铜(cu)、铝(al)等构成。
[0064]
在半导体器件a1中，第二半导体元件12需要比第一半导体元件11要求的电源电压高的电源电压。因此，第一半导体元件11与第二半导体元件12之间产生电位差。因此，构成要素中包含第一半导体元件11的第一电路与构成要素中包含第二半导体元件12的第二电路通过第三半导体元件13相互绝缘。第一电路的构成要素除了第一半导体元件11以外，还包含第一引线31和多个第三引线33、多个第一导线41、多个第三导线43和多个第五导线45。第二电路的构成要素除了第二半导体元件12以外，还包含第二引线32、多个第四引线34、多个第二导线42、多个第四导线44和多个第六导线46。第一电路与第二电路相对地电位不同。在半导体器件a1中，第二电路的电位比第一电路的电位高。在此基础上，第三半导体元件13对第一电路和第二电路中的相互信号进行中继。例如，在电动汽车或混合动力汽车的逆变器装置中，施加于第一半导体元件11的接地的电压为0v程度，相对于此，施加于第二半导体元件12的接地的电压有时瞬态地成为600v以上。根据逆变器装置的规格，也存在施加于第二半导体元件12的接地的电压成为3750v以上的情况。
[0065]
导通支承体3构成第一半导体元件11、第二半导体元件12和第三半导体元件13与安装半导体器件a1的配线基板的导通路径。导通支承体3如后文详述，例如由同一引线框架获得。该引线框架例如由铜或者铜合金构成，但也可以由其他金属材料构成。导通支承体3如上所述，具有第一引线31、第二引线32、多个第三引线33和多个第四引线34。
[0066]
第一引线31和第二引线32如图1和图2所示，在第一方向x上位于相互隔开的位置。在半导体器件a1中，第一半导体元件11和第三半导体元件13搭载在第一引线31，并且第二半导体元件12搭载在第二引线32。
[0067]
第一引线31如图2所示，包含第一基岛部311和2个第一端子部312。
[0068]
第一基岛部311具有朝向厚度方向z的一方(上方)的第一搭载面311a。第一半导体元件11和第三半导体元件13经由未图示的导电性接合材料(例如焊料或者金属膏、烧结金属等)接合于第一搭载面311a。第一基岛部311被密封树脂5覆盖。在图示的例子中，第一基岛部311在俯视时为矩形形状。第一基岛部311的厚度例如为100μm以上且300μm以下。
[0069]
在第一基岛部311形成有多个贯通孔313。多个贯通孔313分别在厚度方向z上贯通第一基岛部311，沿着第二方向y延伸。在俯视时，多个贯通孔313的至少任一者位于第一半
导体元件11与第三半导体元件13之间。多个贯通孔313沿着第二方向y排列。与图示的例子不同，也可以不在第一基岛部311形成多个贯通孔313。
[0070]
如图2所示，2个第一端子部312从第一基岛部311的第二方向y的两侧延伸。2个第一端子部312在第二方向y上位于相互隔开的位置。2个第一端子部312的至少任一者经由第五导线45与第一半导体元件11的接地导通。2个第一端子部312的各个具有覆盖部312a和露出部312b。覆盖部312a与第一基岛部311相连，并且被密封树脂5覆盖。露出部312b与覆盖部312a相连，并且从密封树脂5露出。在俯视时，露出部312b沿着第一方向x延伸。如图3所示，沿着第二方向y看，露出部312b弯曲为鸥翼状。对露出部312b的表面例如也可以实施镀锡(sn)。
[0071]
第二引线32如图2所示，具有第二基岛部321和2个第二端子部322。
[0072]
第二基岛部321如图6所示，具有朝向厚度方向z的一方(上方)的第二搭载面321a。第二半导体元件12经由未图示的导电性接合材料(例如焊料或者金属膏、烧结金属等)接合于第二搭载面321a。第二基岛部321被密封树脂5覆盖。在图示的例子中，第二基岛部321在俯视时为矩形形状。第二基岛部321的厚度与第一基岛部311同样地例如为100μm以上且300μm以下。
[0073]
如图2所示，2个第二端子部322从第二基岛部321的第二方向y的两侧延伸。2个第二端子部322在第二方向y上位于相互隔开的位置。2个第二端子部322的至少任一者经由第六导线46与第二半导体元件12的接地端导通。2个第二端子部322分别具有覆盖部322a和露出部322b。覆盖部322a与第二基岛部321相连，并且被密封树脂5覆盖。露出部322b与覆盖部322a相连，并且从密封树脂5露出。在俯视时，露出部322b沿着第一方向x延伸。根据图2、图3和图5理解，沿着第二方向y看，露出部322b弯曲为鸥翼状。对露出部322b的表面也可以实施例如镀锡。
[0074]
多个第三引线33如图1和图2所示，在第一方向x上相对于第一引线31的第一基岛部311位于与第二引线32的第二基岛部321相反侧的位置。多个第三引线33沿着第二方向y排列。多个第三引线33的至少任一者经由第二导线42与第一半导体元件11导通。多个第三引线33包括多个中间引线33a和2个侧引线33b。2个侧引线33b分别在第二方向y上位于第一引线31的2个第一端子部312的任一者和在与该第一端子部312最靠近的位置的中间引线33a之间。
[0075]
如图2和图6所示，多个第三引线33(多个中间引线33a和2个侧引线33b)分别具有覆盖部331和露出部332。覆盖部331被密封树脂5覆盖。2个侧引线33b的各覆盖部331的第一方向x的尺寸比多个中间引线33a的各覆盖部331的第一方向x的尺寸大。如图2和图6所示，露出部332与覆盖部331相连，并且从密封树脂5露出。在俯视时，露出部332沿着第一方向x延伸。沿着第二方向y看，露出部332弯曲成鸥翼状。露出部332的形状与第一引线31的各第一端子部312的露出部312b的形状相等。在露出部332的表面例如也可以实施镀锡。
[0076]
多个第四引线34如图1和图2所示，在第一方向x上相对于第一引线31的第一基岛部311位于与多个第三引线33相反侧。多个第四引线34沿着第二方向y排列。多个第四引线34的至少任一者经由第四导线44与第二半导体元件12导通。多个第四引线34包含多个中间引线34a和2个侧引线34b。2个侧引线34b位于多个中间引线34a的第二方向y的两侧。在第二方向y上，第二引线32的2个第二端子部322的任一者，位于2个侧引线34b的任一者和在与该
侧引线34b最靠近的位置的中间引线34a之间。
[0077]
如图2和图6所示，多个第四引线34(多个中间引线34a和2个侧引线34b)分别具有覆盖部341和露出部342。覆盖部341被密封树脂5覆盖。2个侧引线34b的各覆盖部341的第一方向x的尺寸，比多个中间引线34a的各覆盖部341的第一方向x的尺寸大。如图2和图6所示，露出部342与覆盖部341相连，并且从密封树脂5露出。在俯视时，露出部342沿着第一方向x延伸。如图3所示，沿着第二方向y看，露出部342弯曲成鸥翼状。露出部342的形状与第二引线32的2个第二端子部322的各露出部322b的形状相等。在露出部342的表面例如也可以实施镀锡。
[0078]
多个连接部件4分别使相互隔开的2个部位间导通。多个连接部件4如上所述，包括多个第一导线41、多个第二导线42、多个第三导线43、多个第四导线44、多个第五导线45和多个第六导线46。
[0079]
多个第一导线41、多个第二导线42、多个第三导线43、多个第四导线44、多个第五导线45和多个第六导线46分别由金属材料构成，该金属材料例如包含金、铜或者铝的任一者。多个连接部件4也可以不是多个第一导线41、多个第二导线42、多个第三导线43、多个第四导线44、多个第五导线45和多个第六导线46，而是键合带或者板状的金属部件。
[0080]
多个第一导线41分别如图2所示，接合于第一半导体元件11的多个焊盘111的任一者和第三半导体元件13的多个焊盘131的任一者。各第一导线41使第一半导体元件11和第三半导体元件13导通。多个第一导线41沿着第二方向y排列。
[0081]
如图7所示，多个第一导线41分别包含颈部411、接合部412和弯曲部413。在各第一导线41中，颈部411接合于多个焊盘131的任一者，并且是在厚度方向z上延伸的部位。接合部412是接合于多个焊盘111的任一者的部位。弯曲部413是与颈部411和接合部412连接的部位。弯曲部413从颈部411一边弯曲一边向接合部412延伸。
[0082]
多个第二导线42分别如图2所示，接合于第二半导体元件12的多个焊盘121的任一者和第三半导体元件13的多个焊盘132的任一者。各第二导线42使第二半导体元件12与第三半导体元件13导通。多个第二导线42沿着第二方向y排列。多个第二导线42分别跨于第一引线31的第一基岛部311和第二引线32的第二基岛部321之间。
[0083]
如图7所示，多个第二导线42分别包括颈部421、接合部422和弯曲部423。在各第二导线42中，颈部421是接合于多个焊盘132的任一者，并且在厚度方向z上延伸的部位。接合部422是接合于多个焊盘121的任一者的部位。弯曲部423是与颈部421和接合部422相连的部位。弯曲部423从颈部421一边弯曲一边向接合部422延伸。
[0084]
多个第三导线43分别如图2所示，接合于第一半导体元件11的多个焊盘111的任一者和多个第三引线33的任一者的覆盖部331。各第三导线43使第一半导体元件11和多个第三引线33的任一者导通。
[0085]
多个第四导线44分别如图2所示，接合于第二半导体元件12的多个焊盘121的任一者和多个第四引线34的任一者的覆盖部341。各第四导线44使第二半导体元件12与多个第四引线34的任一者导通。
[0086]
多个第五导线45分别如图2所示，接合于第一半导体元件11的多个焊盘111的任一者和2个第一端子部312的任一者的覆盖部312a。各第五导线45使第一半导体元件11与第一引线31导通。
[0087]
多个第六导线46分别如图2所示，接合于第二半导体元件12的多个焊盘121的任一者和2个第二端子部322的任一者的覆盖部322a。各第六导线46使第二半导体元件12与第二引线32导通。
[0088]
密封树脂5如图1所示，覆盖第一半导体元件11、第二半导体元件12和第三半导体元件13、导通支承体3的一部分和多个连接部件4。密封树脂5具有电绝缘性。密封树脂5将第一电路的构成要素(例如第一引线31)与第二电路的构成要素(例如第二引线32)相互绝缘。密封树脂5例如由含有黑色的环氧树脂的材料构成。在图示的例子中，密封树脂5在俯视时为矩形形状。
[0089]
如图2～图5所示，密封树脂5具有顶面51、底面52、一对第一侧面53和一对第二侧面54。
[0090]
如图3～图5所示，顶面51和底面52在厚度方向z上位于相互隔开的位置。顶面51和底面52在厚度方向z上相互朝向相反侧。顶面51和底面52的各自是平坦(或者大致平坦)的。
[0091]
如图3～图5所示，一对第一侧面53与顶面51和底面52相连，并且在第一方向x上位于相互隔开的位置。2个第一端子部312(第一引线31)的各露出部312b和多个第三引线33的各露出部332，从一对第一侧面53之中的位于第一方向x的一方侧的第一侧面53露出。2个第二端子部322(第二引线32)的各露出部322b和多个第四引线34的各露出部342，从一对第一侧面53之中的位于第一方向x的另一方侧的第一侧面53露出。
[0092]
如图3～图5所示，一对第一侧面53分别包括第一上部531、第一下部532和第一中间部533。第一上部531其厚度方向z的一方侧与顶面51相连，并且厚度方向z的另一方侧与第一中间部533相连。第一上部531相对于顶面51倾斜。第一下部532其厚度方向z的一方侧与底面52相连，并且厚度方向z的另一方侧与第一中间部533相连。第一下部532相对于底面52倾斜。第一中间部533其厚度方向z的一方侧与第一上部531相连，并且厚度方向z的另一方侧与第一下部532相连。第一中间部533的面内方向为厚度方向z和第二方向y。在俯视时，第一中间部533位于比顶面51和底面52靠外方。2个第一端子部312(第一引线31)的各露出部312b、2个第二端子部322(第二引线32)的各露出部322b、多个第三引线33的各露出部332和多个第四引线34的各露出部342从一对第一侧面53的第一中间部533露出。
[0093]
如图3～图5所示，一对第二侧面54与顶面51和底面52相连，并且在第二方向y上位于相互隔开的位置。如图1所示，第一引线31、第二引线32、多个第三引线33和多个第四引线34位于与一对第二侧面54分开的位置。
[0094]
如图3～图5所示，一对第二侧面54分别包含第二上部541、第二下部542和第二中间部543。第二上部541其厚度方向z的一方侧与顶面51相连，并且厚度方向z的另一方侧与第二中间部543相连。第二上部541相对于顶面51倾斜。第二下部542其厚度方向z的一方侧与底面52相连，并且厚度方向z的另一方侧与第二中间部543相连。第二下部542相对于底面52倾斜。第二中间部543其厚度方向z的一方侧与第二上部541相连，并且厚度方向z的另一方侧与第二下部542相连。第二中间部543的面内方向为厚度方向z和第二方向y。在俯视时，第二中间部543位于比顶面51和底面52靠外方。
[0095]
逆变器装置中的电动机驱动器电路中，通常构成包括低侧(低电位侧)开关元件和高侧(高电位侧)开关元件的半桥电路。在以下的说明中，以这些开关元件为mosfet的情况作为对象。在此，在低侧开关元件中，该开关元件的源极和驱动该开关元件的栅极驱动器的
基准电位均成为接地。另一方面，在高侧开关元件中，该开关元件的源极和驱动该开关元件的栅极驱动器的基准电位，均与在半桥电路的输出节点的电位相当。由于与高侧开关元件和低侧开关元件的驱动相应地在输出节点的电位发生变化，因此驱动高侧开关元件的栅极驱动器的基准电位发生变化。在高侧开关元件导通的情况下，该基准电位成为与施加于高侧开关元件的漏极的电压等效(例如600v以上)。在半导体器件a1中，成为第一半导体元件11的接地端和第二半导体元件12的接地端被分离的结构。因此，作为用于驱动高侧开关元件的栅极驱动器，使用半导体器件a1的情况下，对于第二半导体元件12的接地端，被瞬态地施加与施加于高侧开关元件的漏极的电压等效的电压。
[0096]
在半导体器件a1中，上述第一电路的构成要素和上述第二电路的构成要素以成为比由下述的式(3)确定的距离d0[mm]大的方式配置。在式(3)中，y为半导体器件a1中要求的绝缘寿命年数[年]，a和b分别是由密封树脂5的材料决定的常数，x是在半导体器件a1中使用的电压(有效值)[kvrms]。电压x是施加于第一电路的电压与施加于第二电路的电压之差。在半导体器件a1中，通过开关元件的驱动产生交流电压，电压x使用有效值。在密封树脂5为环氧树脂的例子中，常数a为1000
×416
，常数b为16。另外，0.15是用于计算出距离d0的偏置值。根据式(3)理解，距离d0，在电压越大时越大，在绝缘寿命年数越大时越大，并且根据密封树脂5的材料而变化。距离d0例如设绝缘寿命年数y为20[年]、电压x为1[kvrms]、常数a为环氧树脂的1000
×416
时，根据式(3)算出大约为0.0294[mm](＝29.4[μm])。此外，本发明也包含仅将电压x[kvrms]设为变数，将其他的参数(a、b、y)分别设为一定的数的实施方式。例如，当将这些参数分别设为上述的数值时，代替式(3)，也可以将d0＝0.0294
×
x[mm]作为d0的计算式使用。
[0097][0098]
具体而言，第一引线31与第二引线32的第一方向x上的距离d1(参照图7)比上述距离d0大。在图7所示的例子中，距离d1为第一基岛部311与第二基岛部321最接近的部分的距离。距离d1例如为10mm以下。由此，能够抑制半导体器件a1的大型化。半导体器件a1中，距离d1为300μm程度，比上述例示的距离d0(≈29.4μm)大。
[0099]
另外，各第一导线41与各第二导线42的距离d2(参照图7)比上述距离d0大。在图7所示的例子中，距离d2是颈部411与颈部421最接近的部分的距离。距离d2例如为10mm以下。由此，能够抑制半导体器件a1的大型化。在半导体器件a1中，距离d2为300μm程度，比上述例示的距离d0(≈29.4μm)大。
[0100]
另外，各第二导线42与第三半导体元件13的距离d3(参照图7)比上述距离d0大。在图7所示的例子中，距离d3为各弯曲部423与第三半导体元件13的密封环部133最接近的部分的在厚度方向z上的距离。距离d3例如为10mm以下。由此，能够抑制半导体器件a1的大型化。在半导体器件a1中，距离d3为170μm程度，比上述例示的距离d0(＝29.4μm)大。
[0101]
另外，各第二导线42与第一引线31的距离d3’(参照图7)比上述距离d0大。在图7所示的例子中，距离d3’为各弯曲部423与第一基岛部311的第一搭载面311a最接近的部分的在厚度方向z上的距离。距离d3’例如为10mm以下。由此，能够抑制半导体器件a1的大型化。在半导体器件a1中，距离d3’为470μm程度，比上述例示的距离d0(＝29.4μm)大。
[0102]
接着，关于半导体器件a1的制造方法的一例，参照图9～图15进行说明。图9是表示半导体器件a1的制造方法的一例的流程图。图10～图14是表示半导体器件a1的制造方法的一个工序的平面图。图15是表示半导体器件a1的制造方法的一个工序的截面图。图15的截面位置与图7的截面位置相同。
[0103]
如图9所示，本实施方式的半导体器件a1的制造方法具有引线框架准备工序s11、引线框架加工工序s12、元件搭载工序s13、导线键合工序s14、密封工序s15和单片化工序s16。另外，半导体器件a1的制造方法包含具有设计工序的设计方法。该设计工序包括后文详述的第一设计处理s101、第二设计处理s102和第三设计处理s103。
[0104]
首先，在引线框架准备工序s11中，准备图10所示的引线框架81。引线框架81如图10所示，包括平板部810、多个支承引线811b、812b、多个引线813、814、外框815和挡板816。引线框架81例如通过对俯视为矩形形状的铜板进行冲孔加工而形成。如图10所示，多个支承引线811b、812b分别与平板部810相连。另外，多个支承引线811b、812b和多个引线813、814通过外框815和挡板816相连。此外，引线框架81之中，外框815和挡板816不构成半导体器件a1。
[0105]
接着，在引线框架加工工序s12中，将引线框架81的平板部810分割为第一基岛811a和第二基岛812a(参照图12)。本实施方式中，在引线框架加工工序s12中，将平板部810分割为第一基岛811a和第二基岛812a，并且在平板部810形成多个贯通孔811c。在引线框架加工工序s12中，首先，在引线框架81形成图11所示抗蚀剂82。在图11中，在抗蚀剂82描画点。并且，对形成有抗蚀剂82的引线框架81实施蚀刻处理。由此，除去引线框架81之中从抗蚀剂82露出的部分，平板部810被分割为第一基岛811a和第二基岛812a，并且在平板部810(第一基岛811a)形成多个贯通孔811c。之后，通过除去抗蚀剂82，形成图12所示的引线框架81。在图12所示的引线框架81中，多个支承引线811b分别与第一基岛811a相连，形成有包含第一基岛811a和多个支承引线811b的第一引线811。另外，在图12所示的引线框架81中，多个支承引线812b分别与第二基岛812a相连，形成有包含第二基岛812a和多个支承引线812b的第二引线812。
[0106]
在本实施方式中，如图9所示，在引线框架加工工序s12中进行了第一设计处理s101。
[0107]
第一设计处理s101中，将平板部810分割为第一基岛811a和第二基岛812a时，以第一基岛811a(第一引线811)与第二基岛812a(第二引线812)的第一方向x上的距离d1(参照图12和图15)成为比距离d0大的值的方式进行设计。距离d0根据上述式(3)决定。此外，根据后文详述的结构理解，第一基岛811a(第一引线811)成为第一基岛部311(第一引线31)，第二基岛812a(第二引线812)成为第二基岛部321(第二引线32)。由此，在第一设计处理s101中的设计距离d1的处理中，以第一引线31与第二引线32的第一方向x上的距离d1成为比距离d0大的值的方式进行设计。在第一设计处理s101中，以使距离d1比距离d0大，并且例如成为10mm以下的方式进行设计时，在抑制所制造的半导体器件a1的大型化方面是优选的。
[0108]
接着，在元件搭载工序s13中，如图13所示，将第一半导体元件11、第二半导体元件12和第三半导体元件13分别搭载在引线框架81。具体而言，将第一半导体元件11和第三半导体元件13分别利用未图示的导电性接合材料接合于第一基岛811a，将第二半导体元件12利用未图示的导电性接合材料接合于第二基岛812a。
[0109]
接着，在导线键合工序s14中如图14和图15所示，分别形成多个第一导线41、多个第二导线42、多个第三导线43、多个第四导线44、多个第五导线45和多个第六导线46。各导线41～46的形成使用公知的导线键合即可。各导线41～46的形成顺序没有特别的限定。
[0110]
在本实施方式中，如图9所示，在导线键合工序s14中，进行第二设计处理s102和第三设计处理s103。
[0111]
在第二设计处理s102中，形成各第一导线41和各第二导线42时，以各第一导线41与各第二导线42的距离d2成为比距离d0大的值的方式进行设计。例如，在将各第一导线41比各第二导线42先进行导线键合时，以各第二导线42的颈部421相对于各第一导线41的颈部411离开距离大于距离d0的方式，将各第二导线42导线键合。相反，在将各第二导线42比各第一导线41先进行导线键合时，以各第一导线41的颈部411相对于各第二导线42的颈部421离开距离大于距离d0的方式，将各第一导线41导线键合。在第二设计处理s102中，以使距离d2比距离d0大，并且例如成为10mm以下的方式设计，在抑制所制造的半导体器件a1的大型化方面是优选的。
[0112]
在第三设计处理s103中，在形成各第二导线42时，以各第二导线42与第三半导体元件13的厚度方向z上的距离d3成为比距离d0大的值的方式进行设计。另外，以各第二导线42与第一引线811的厚度方向z上的距离d3’成为比距离d0大的值的方式进行设计。例如，以各第二导线42的弯曲部423相对于第三半导体元件13的密封环部133离开距离大于距离d0的方式，并且相对于第一基岛811a离开距离大于距离d0的方式，将各第二导线42导线键合。此外，根据后文详述的结构理解，第一引线811成为第一引线31。由此，在第三设计处理s103中的设计距离d3’的处理中，以各第二导线42与第一引线31的厚度方向z上的距离d3’成为比距离d0大的值的方式进行设计。在第三设计处理s103中，以使距离d3比距离d0大并且例如成为10mm以下的方式进行设计时，在抑制所制造的半导体器件a1的大型化方面是优选的。另外，在第三设计处理s103中，以使距离d3’比距离d0大并且例如成为10mm以下的方式进行设计时，在抑制所制造的半导体器件a1的大型化方面是优选的。
[0113]
接着，在密封工序s15中形成密封树脂5。密封树脂5通过传递模塑成型而形成。所形成的密封树脂5例如由环氧树脂构成。
[0114]
之后，通过单片化工序s16进行切割而单片化。由此，通过外框815或挡板816相互相连的第一引线811、第二引线812和多个引线813、814被适当分离。由分离了的第一引线811形成第一引线31。在此，第一基岛811a成为第一基岛部311，各支承引线811b成为各第一端子部312。另外，由分离了的第二引线812形成第二引线32。在此，第二基岛812a成为第二基岛部321，各支承引线812b成为各第二端子部322。另外，由分离了的多个引线813形成多个第三引线33，由分离了的多个引线814形成多个第四引线34。此外，多个第三引线33(多个引线813)和多个第四引线34(多个引线814)的各弯曲加工，也可以通过单片化工序s16进行，也可以在引线框架准备工序s11的冲孔加工时进行。
[0115]
经由以上所示的工序，制造半导体器件a1。半导体器件a1的制造方法不限定于上述的例子。例如，通过引线框架准备工序s11中的冲孔加工，形成第一基岛811a、第二基岛812a和多个贯通孔813c，由此也可以不进行引线框架加工工序s12。在该情况下，第一设计处理s101在引线框架准备工序s11中进行。但是，第一基岛811a和第二基岛812a的形成，与引线框架准备工序s11中的冲孔加工相比，引线框架加工工序s12中的蚀刻处理的精度更
高，能够使距离d1形成为比距离d0大的值。另外，作为另外的制造方法，例如也可以在引线框架准备工序s11中，准备俯视矩形形状的铜板，通过在引线框架加工工序s12中的抗蚀剂82的形成和蚀刻处理，由所准备的铜板一并形成第一引线811(第一基岛811a和多个支承引线811b)、第二引线812(第二基岛812a和多个支承引线812b)、多个引线813、814、外框815和挡板816。
[0116]
半导体器件a1、半导体器件a1的设计方法和半导体器件a1的制造方法的作用效果如下所述。
[0117]
半导体器件a1中，第一引线31与第二引线32的在第一方向x上的距离d1，比根据上述的式(3)确定的距离d0大。距离d0如上所述，根据半导体器件a1的绝缘寿命年数y、半导体器件a1中使用的电压x、由密封树脂5的材料决定的常数a来计算。根据本技术人的研究，查明了根据上述的式(3)能够实现满足实际使用条件的绝缘耐压的设计。因此，在半导体器件a1中，通过使距离d1比距离d0大，在第一引线31与第二引线32之间能够实现满足实际使用条件的绝缘耐压的设计。因此，半导体器件a1，因为在第一引线31与第二引线32之间能够确保适当的绝缘耐压，所以能够抑制绝缘击穿的发生。另外，在半导体器件a1的设计方法中，通过第一设计处理s101，以上述距离d1成为比距离d0大的值的方式进行设计。由此，能够实现抑制绝缘击穿的发生的半导体器件a1的设计，能够制造半导体器件a1。
[0118]
半导体器件a1中，第一导线41与第二导线42的距离d2，比根据上述的式(3)确定的距离d0大。在本实施方式中，距离d2是各第一导线41的颈部411与各第二导线42的颈部421的在与厚度方向z正交的方向上的距离。由于第一导线41与第一半导体元件11导通，因此是第一电路的构成要素。另一方面，由于第二导线42与第二半导体元件12导通，因此是第二电路的构成要素。即，因为第一导线41相对地成为低电压，并且第二导线42相对地成为高电压，所以在第一导线41与第二导线42产生电位差。在半导体器件a1中，由于上述距离d2比距离d0大，因此在第一导线41与第二导线42之间，能够实现满足实际使用条件的绝缘耐压的设计。因此，半导体器件a1因为在第一导线41与第二导线42之间能够确保适当的绝缘耐压，所以能够抑制绝缘击穿的发生。另外，在半导体器件a1的设计方法中，通过第二设计处理s102，以上述距离d2成为比距离d0大的值的方式进行设计。由此，能够实现抑制了绝缘击穿的发生的半导体器件a1的设计，能够制造半导体器件a1。
[0119]
在半导体器件a1中，第二导线42与第三半导体元件13的距离d3，比根据上述式(3)确定的距离d0大。在本实施方式中，距离d3为各第二导线42的弯曲部423与第三半导体元件13的密封环部133的在厚度方向z上的距离。由于第二导线42与第二半导体元件12导通，因此是第二电路的构成要素。另一方面，由于第三半导体元件13接合于第一基岛部311(第一引线31)，因此密封环部133与第一基岛部311为同电位。即，第二导线42相对地成为高电压，密封环部133相对地成为低电压，因此在第二导线42与密封环部133产生电位差。在半导体器件a1中，由于上述距离d3比距离d0大，因此在第二导线42与密封环部133之间能够实现满足实际使用条件的绝缘耐压的设计。因此，半导体器件a1因为在第二导线42与第三半导体元件13之间能够确保适当的绝缘耐压，所以能够抑制绝缘击穿的发生。另外，在半导体器件a1的设计方法中，通过第三设计处理s103以上述距离d3成为比距离d0大的值的方式进行设计。由此，能够实现抑制了绝缘击穿的发生的半导体器件a1的设计，能够制造半导体器件a1。
[0120]
在半导体器件a1中，第二导线42与第一引线31的距离d3’比根据上述式(3)确定的距离d0大。在本实施方式中，距离d3’为各第二导线42的弯曲部423与第一基岛部311(第一引线31)的第一搭载面311a的在厚度方向z上的距离。第二导线42因为与第二半导体元件12导通，所以是第二电路的构成要素。另一方面，第一引线31是第一电路的构成要素。即，第二导线42相对地成为高电压，第一引线31相对地成为低电压，所以在第二导线42与第一引线31产生电位差。在半导体器件a1中，由于上述距离d3’比距离d0大，所以在第二导线42与第一引线31之间能够实现满足实际使用条件的绝缘耐压的设计。因此，半导体器件a1因为在第二导线42与第一引线31之间能够确保适当的绝缘耐压，所以能够抑制绝缘击穿的发生。另外，在半导体器件a1的设计方法中，通过第三设计处理s103，以上述距离d3’成为比距离d0大的值的方式进行设计。由此，能够实现抑制了绝缘击穿的发生的半导体器件a1的设计，能够制造半导体器件a1。
[0121]
图16～图18表示第二实施方式的半导体器件a2。图16是表示半导体器件a2的平面图，用假想线表示了密封树脂5。图17是沿着图16的xvii-xvii线的截面图。图18是将图17的一部分放大了的主要部分放大截面图。
[0122]
如图16～图18所示，半导体器件a2与半导体器件a1相比较不同点在于，第三半导体元件13没有搭载在第一引线31而是搭载在第二引线32。第三半导体元件13经由未图示的导电性接合材料接合于第二引线32的第二基岛部321。另外，在半导体器件a2中，第三半导体元件13如图16所示，在俯视时，多个焊盘131配置在比多个焊盘132更靠内方。
[0123]
半导体器件a2也与半导体器件a1同样地，以上述第一电路的构成要素和上述第二电路的构成要素成为比根据上述式(3)确定的距离d0[mm]大的方式配置。
[0124]
具体而言，第一引线31与第二引线32的在第一方向x上的距离d1(参照图18)和第一导线41与第二导线42的距离d2(参照图18)，分别比根据上述式(3)确定的距离d0大。
[0125]
另外，各第一导线41与第三半导体元件13的距离d4(参照图18)比上述距离d0大。在图18所示的例子中，距离d4为各弯曲部413与第三半导体元件13的密封环部133最接近的部分的在厚度方向z上的距离。距离d4例如为10mm以下。由此，能够抑制半导体器件a2的大型化。在半导体器件a2中，距离d4为170μm程度，比上述例示的距离d0(＝29.4μm)大。
[0126]
另外，各第一导线41与第二引线32的距离d4’(参照图18)比上述距离d0大。在图18所示的例子中，距离d4’为各弯曲部413与第二基岛部321的第二搭载面321a最接近的部分的在厚度方向z上的距离。距离d4’例如为10mm以下。由此，能够抑制半导体器件a2的大型化。在半导体器件a2中，距离d4’为470μm程度，比上述例示的距离d0(＝29.4μm)大。
[0127]
接着，关于半导体器件a2的制造方法的一例参照图19～图23进行说明。图19是表示半导体器件a2的制造方法的一例的流程图。图20～图22是表示半导体器件a2的制造方法的一个工序的平面图。图23是表示半导体器件a2的制造方法的一个工序的截面图。图23的截面位置与图18的截面位置相同。
[0128]
如图19所示，半导体器件a2的制造方法具有引线框架准备工序s21、引线框架加工工序s22、元件搭载工序s23、导线键合工序s24、密封工序s25和单片化工序s26。另外，半导体器件a2的制造方法包含具有设计工序的设计方法。该设计工序包括第一设计处理s101、第二设计处理s102和在后文详述的第四设计处理s104。
[0129]
首先，在引线框架准备工序s21中，与上述引线框架准备工序s11同样地准备图10
所示的引线框架81。
[0130]
接着，在引线框架加工工序s22中，与第一实施方式的引线框架加工工序s12同样地，将引线框架81的平板部810分割为第一基岛811a与第二基岛812a(参照图21)。但是，在第二实施方式的引线框架加工工序s22中，与引线框架加工工序s12相比，如图20所示，抗蚀剂82的形成区域不同。经由引线框架加工工序s22形成图21所示的引线框架81。图21所示的引线框架81具有包含第一基岛811a和多个支承引线811b的第一引线811，并且具有包含第二基岛812a和多个支承引线812b的第二引线812。
[0131]
在本实施方式中，如图19所示，在引线框架加工工序s22中，与引线框架加工工序s12同样地进行第一设计处理s101。
[0132]
接着，在元件搭载工序s23中，如图22所示，将第一半导体元件11、第二半导体元件12和第三半导体元件13分别搭载在引线框架81。在元件搭载工序s23中，与元件搭载工序s13不同，将第三半导体元件13搭载在第二基岛812a(第二引线812)。
[0133]
接着，在导线键合工序s24中，如图22和图23所示，分别形成多个第一导线41、多个第二导线42、多个第三导线43、多个第四导线44、多个第五导线45和多个第六导线46。
[0134]
在本实施方式中，如图19所示，在导线键合工序s24中，进行第二设计处理s102和第四设计处理s104。导线键合工序s24与导线键合工序s14相比，代替第三设计处理s103而进行第四设计处理s104。
[0135]
在第四设计处理s104中，在形成各第一导线41时，以各第一导线41与第三半导体元件13的在厚度方向z上的距离d4成为比距离d0大的值的方式设计。另外，以各第一导线41与第二引线812的在厚度方向z上的距离d4’成为比距离d0大的值的方式进行设计。例如，以各第一导线41的弯曲部413相对于第三半导体元件13的密封环部133的离开距离大于距离d0的方式、并且以相对于第二基岛812a的离开距离大于距离d0的方式，将各第一导线41导线键合。在半导体器件a2中，第三半导体元件13如上所述，因为多个焊盘131位于比多个焊盘132靠内方，所以能够以较大地绕开各密封环部133的方式进行各第一导线41的导线键合。此外，根据后文详述的结构理解，第二引线812成为第二引线32。由此，在第四设计处理s104中的设计距离d4’的处理中，以各第一导线41与第二引线32的在厚度方向z上的距离d4’成为比距离d0大的值的方式进行设计。在第四设计处理s104中，以使距离d4比距离d0大并且例如成为10mm以下的方式设计时，在抑制所制造的半导体器件a1的大型化方面是优选的。另外，在第四设计处理s104中，以使距离d4’比距离d0大并且例如成为10mm以下的方式设计时，在抑制所制造的半导体器件a1的大型化方面是优选的。
[0136]
接着，在密封工序s25中，与密封工序s15同样地形成密封树脂5。密封树脂5通过传递模塑成型而形成。
[0137]
之后，在单片化工序s26中，与单片化工序s16同样地进行切割而单片化。
[0138]
经由以上所示的工序制造半导体器件a2。在半导体器件a2的制造方法中，也与半导体器件a1的制造方法同样地，通过引线框架准备工序s21进行第一基岛811a和第二基岛812a的形成。另外，作为另外的制造方法，也可以在引线框架准备工序s21准备俯视矩形形状的铜板，通过引线框架加工工序s22由所准备的铜板形成图12所示的形状的引线框架81。
[0139]
半导体器件a2、半导体器件a2的设计方法和半导体器件a2的制造方法的作用效果如以下所述。
[0140]
在半导体器件a2中，与半导体器件a1同样地，第一引线31与第二引线32的在第一方向x上的距离d1比距离d0大。因此，半导体器件a2与半导体器件a1同样地，在第一引线31与第二引线32之间能够确保满足实际使用条件的绝缘耐压，能够抑制绝缘击穿的发生。另外，能够实现抑制了绝缘击穿的发生的半导体器件a2的设计，能够制造半导体器件a2。
[0141]
在半导体器件a2中，第一导线41与第三半导体元件13的距离d4，比由上述式(3)确定的距离d0大。在本实施方式中，距离d4为各第一导线41的弯曲部413与第三半导体元件13的密封环部133的在厚度方向z上的距离。因为第一导线41与第一半导体元件11导通，所以是第一电路的构成要素。另一方面，因为第三半导体元件13接合于第二基岛部321(第二引线32)，所以密封环部133与第二基岛部321同电位。即，第一导线41相对地成为低电压，密封环部133相对地成为高电压，因此在第一导线41与密封环部133产生电位差。在半导体器件a2中，由于上述距离d4比距离d0大，所以在第一导线41与密封环部133之间，能够实现满足实际使用条件的绝缘耐压的设计。因此，半导体器件a2因为在第一导线41与第三半导体元件13之间能够确保适当的绝缘耐压，所以能够抑制绝缘击穿的发生。另外，在半导体器件a2的设计方法中，通过第四设计处理s104以上述距离d4成为比距离d0大的值的方式进行设计。由此，能够实现抑制了绝缘击穿的发生的半导体器件a2的设计，能够制造半导体器件a2。
[0142]
在半导体器件a2中，第一导线41与第二引线32的距离d4’，比由上述式(3)确定的距离d0大。在本实施方式中，距离d4’为各第一导线41的弯曲部413与第二基岛部321(第二引线32)的第二搭载面321a的在厚度方向z上的距离。第一导线41与第一半导体元件11导通，因此是第一电路的构成要素。另一方面，第二引线32是第二电路的构成要素。即，因为第一导线41相对地成为低电压，第二引线32相对地成为高电压，所以在第一导线41与第二引线32产生电位差。在半导体器件a2中，由于上述距离d4’比距离d0大，所以在第一导线41与第二引线32之间能够实现满足实际使用条件的绝缘耐压的设计。因此，半导体器件a2在第一导线41与第二引线32之间能够确保适当的绝缘耐压，所以能够抑制绝缘击穿的发生。另外，在半导体器件a2的设计方法中，通过第四设计处理s104，以上述距离d4’成为比距离d0大的值的方式进行设计。由此，能够实现抑制绝缘击穿的发生的半导体器件a2的设计，能够制造半导体器件a2。
[0143]
本发明的半导体器件、半导体器件的设计方法和半导体器件的制造方法不限定于上述的实施方式。本发明的半导体器件的各部的具体的结构、本发明的半导体器件的设计方法和半导体器件的制造方法的各工序的具体的处理能够自由进行各种设计变更。例如，本发明包含在以下的附记中记载的实施方式。
[0144]
附记1.
[0145]
一种半导体器件，其包括：
[0146]
第一半导体元件；
[0147]
第二半导体元件；
[0148]
导通支承体，其包含第一引线和第二引线，所述第一引线和所述第二引线在与所述第一半导体元件的厚度方向正交的第一方向上相互隔开地配置；
[0149]
第三半导体元件，其由所述导通支承体支承，且与所述第一半导体元件和所述第二半导体元件电连接，并且将所述第一半导体元件与所述第二半导体元件相互绝缘；和
[0150]
密封树脂，其覆盖所述第一半导体元件、所述第二半导体元件和所述第三半导体元件、以及所述导通支承体的一部分，
[0151]
所述第一半导体元件由所述第一引线支承，
[0152]
所述第二半导体元件由所述第二引线支承，
[0153]
所述第一引线与所述第二引线的在所述第一方向上的距离d1比根据式(4)确定的距离d0大，
[0154][0155]
在此，y为该半导体器件中要求的绝缘寿命年数[年]，a、b为根据所述密封树脂的材料决定的常数，x为电压[kvrms]。
[0156]
附记2.
[0157]
附记1中记载的半导体器件，
[0158]
距离d1为10mm以下。
[0159]
附记3.
[0160]
附记1或附记2中任一项记载的半导体器件，还包括：
[0161]
连接于所述第一半导体元件和所述第三半导体元件的第一导线；和
[0162]
连接于所述第二半导体元件和所述第三半导体元件的第二导线，
[0163]
所述第一导线与所述第二导线的距离d2比根据式(4)确定的距离d0大。
[0164]
附记4.
[0165]
附记3中记载的半导体器件，
[0166]
距离d2为10mm以下。
[0167]
附记5.
[0168]
附记3或附记4中任一项记载的半导体器件，
[0169]
所述第三半导体元件由所述第一引线支承，
[0170]
所述第二导线与所述第三半导体元件的距离d3比根据式(4)确定的距离d0大。
[0171]
附记6.
[0172]
附记5中记载的半导体器件，
[0173]
距离d3为10mm以下。
[0174]
附记7.
[0175]
附记3或附记4中任一项记载的半导体器件，
[0176]
所述第三半导体元件由所述第二引线支承，
[0177]
所述第一导线与所述第三半导体元件的距离d4比根据式(4)确定的距离d0大。
[0178]
附记8.
[0179]
附记7中记载的半导体器件，
[0180]
距离d4为10mm以下。
[0181]
附记9.
[0182]
一种半导体器件的设计方法，其中，
[0183]
所述半导体器件包括：
[0184]
第一半导体元件；
[0185]
第二半导体元件；
[0186]
导通支承体，其包含第一引线和第二引线，所述第一引线和所述第二引线在与所述第一半导体元件的厚度方向正交的第一方向上相互隔开地配置；
[0187]
第三半导体元件，其由所述导通支承体支承，且与所述第一半导体元件和所述第二半导体元件电连接，并且将所述第一半导体元件与所述第二半导体元件相互绝缘；和
[0188]
密封树脂，其覆盖所述第一半导体元件、所述第二半导体元件和所述第三半导体元件、以及所述导通支承体的一部分，
[0189]
所述第一半导体元件由所述第一引线支承，并且所述第二半导体元件由所述第二引线支承，
[0190]
所述半导体器件的设计方法具有包含第一设计处理的设计工序，所述第一设计处理以所述第一引线与所述第二引线的所述第一方向上的距离d1成为比根据式(5)确定的距离d0大的值的方式进行设计。
[0191][0192]
在此，y为该半导体器件中要求的绝缘寿命年数[年]，a、b为根据所述密封树脂的材料决定的常数，x为电压[kvrms]。
[0193]
附记10.
[0194]
附记9中记载的半导体器件的设计方法，
[0195]
在所述第一设计处理中，以距离d1为10mm以下的方式进行设计。
[0196]
附记11.
[0197]
附记9或附记10中记载的半导体器件的设计方法，
[0198]
所述半导体器件还包括：
[0199]
连接于所述第一半导体元件和所述第三半导体元件的第一导线；和
[0200]
连接于所述第二半导体元件和所述第三半导体元件的第二导线，
[0201]
所述设计工序包含第二设计处理，所述第二设计处理以所述第一导线与所述第二导线的距离d2成为比根据式(5)确定的距离d0大的值的方式进行设计。
[0202]
附记12.
[0203]
附记11中记载的半导体器件的设计方法，
[0204]
在所述第二设计处理中，以距离d2为10mm以下的方式进行设计。
[0205]
附记13.
[0206]
附记11或附记12中记载的半导体器件的设计方法，
[0207]
在所述半导体器件中，所述第三半导体元件由所述第一引线支承，
[0208]
所述设计工序包含第三设计处理，所述第三设计处理以所述第二导线与所述第三半导体元件的距离d3成为比根据式(5)确定的距离d0大的值的方式进行设计。
[0209]
附记14.
[0210]
附记13中记载的半导体器件的设计方法，
[0211]
在所述第三设计处理中，以距离d3为10mm以下的方式进行设计。
[0212]
附记15.
[0213]
附记11或附记12中记载的半导体器件的设计方法，
[0214]
在所述半导体器件中，所述第三半导体元件由所述第二引线支承，
[0215]
所述设计工序包含第四设计处理，所述第四设计处理以所述第一导线与所述第三半导体元件的距离d4成为比根据式(5)确定的距离d0大的值的方式进行设计。
[0216]
附记16.
[0217]
附记15中记载的半导体器件的设计方法，
[0218]
在所述第四设计处理中，以距离d4为10mm以下的方式进行设计。
[0219]
附记17.
[0220]
一种半导体器件的制造方法，其具有权利要求9至权利要求16中任一项记载的半导体器件的设计方法。
[0221]
附图标记的说明
[0222]
a1、a2：半导体器件
[0223]
11：第一半导体元件11a：主面
[0224]
11b：背面111：焊盘
[0225]
12：第二半导体元件12a：主面
[0226]
12b：背面121：焊盘
[0227]
13：第三半导体元件13a：主面
[0228]
13b：背面131：焊盘
[0229]
132：焊盘133：密封环部
[0230]
3：导通支承体31：第一引线
[0231]
311：第一基岛部311a：第一搭载面
[0232]
312：第一端子部312a：覆盖部
[0233]
312b：露出部313：贯通孔
[0234]
32：第二引线321：第二基岛部
[0235]
321a：第二搭载面322：第二端子部
[0236]
322a：覆盖部322b：露出部
[0237]
33：第三引线33a：中间引线
[0238]
33b：侧引线331：覆盖部
[0239]
332：露出部34：第四引线
[0240]
34a：中间引线34b：侧引线
[0241]
341：覆盖部342：露出部
[0242]
4：连接部件41：第一导线
[0243]
411：颈部412：接合部
[0244]
413：弯曲部42：第二导线
[0245]
421：颈部422：接合部
[0246]
423：弯曲部43：第三导线
[0247]
44：第四导线45：第五导线
[0248]
46：第六导线5：密封树脂
[0249]
51：顶面52：底面
[0250]
53：第一侧面531：第一上部
[0251]
532：第一下部533：第一中间部
[0252]
54：第二侧面541：第二上部
[0253]
542：第二下部543：第二中间部
[0254]
81：引线框架810：平板部
[0255]
811：第一引线811a：第一基岛
[0256]
811b：支承引线811c：贯通孔
[0257]
812：第二引线812a：第二基岛
[0258]
812b：支承引线813：引线
[0259]
813c：贯通孔814：引线
[0260]
815：外框816：挡板82：抗蚀剂。

技术特征：
1.一种半导体器件，其特征在于，包括：第一半导体元件；第二半导体元件；导通支承体，其包含第一引线和第二引线，所述第一引线和所述第二引线在与所述第一半导体元件的厚度方向正交的第一方向上相互隔开地配置；第三半导体元件，其由所述导通支承体支承，且与所述第一半导体元件和所述第二半导体元件电连接，并且将所述第一半导体元件与所述第二半导体元件相互绝缘；和密封树脂，其覆盖所述第一半导体元件、所述第二半导体元件和所述第三半导体元件、以及所述导通支承体的一部分，所述第一半导体元件由所述第一引线支承，所述第二半导体元件由所述第二引线支承，所述第一引线与所述第二引线的所述第一方向上的距离d1[mm]比距离d0＝0.0294[mm]大。2.如权利要求1所述的半导体器件，其特征在于：距离d1为10mm以下。3.如权利要求1或2所述的半导体器件，其特征在于，还包括：连接于所述第一半导体元件和所述第三半导体元件的第一导线；和连接于所述第二半导体元件和所述第三半导体元件的第二导线，所述第一导线与所述第二导线的距离d2比所述距离d0大。4.如权利要求3所述的半导体器件，其特征在于：距离d2为10mm以下。5.如权利要求3或4所述的半导体器件，其特征在于：所述第三半导体元件由所述第一引线支承，所述第二导线与所述第三半导体元件的距离d3比所述距离d0大。6.如权利要求5所述的半导体器件，其特征在于：距离d3为10mm以下。7.如权利要求3或4所述的半导体器件，其特征在于：所述第三半导体元件由所述第二引线支承，所述第一导线与所述第三半导体元件的距离d4比所述距离d0大。8.如权利要求7所述的半导体器件，其特征在于：距离d4为10mm以下。9.一种半导体器件的设计方法，其特征在于，所述半导体器件包括：第一半导体元件；第二半导体元件；导通支承体，其包含第一引线和第二引线，所述第一引线和所述第二引线在与所述第一半导体元件的厚度方向正交的第一方向上相互隔开地配置；第三半导体元件，其由所述导通支承体支承，且与所述第一半导体元件和所述第二半导体元件电连接，并且将所述第一半导体元件与所述第二半导体元件相互绝缘；和
密封树脂，其覆盖所述第一半导体元件、所述第二半导体元件和所述第三半导体元件、以及所述导通支承体的一部分，所述第一半导体元件由所述第一引线支承，并且所述第二半导体元件由所述第二引线支承，所述半导体器件的设计方法具有包含第一设计处理的设计工序，所述第一设计处理以所述第一引线与所述第二引线的所述第一方向上的距离d1[mm]成为比距离d0＝0.0294[mm]大的值的方式进行设计。10.如权利要求9所述的半导体器件的设计方法，其特征在于：在所述第一设计处理中，以距离d1为10mm以下的方式进行设计。11.如权利要求9或10所述的半导体器件的设计方法，其特征在于：所述半导体器件还包括：连接于所述第一半导体元件和所述第三半导体元件的第一导线；和连接于所述第二半导体元件和所述第三半导体元件的第二导线，所述设计工序包含第二设计处理，所述第二设计处理以所述第一导线与所述第二导线的距离d2成为比所述距离d0大的值的方式进行设计。12.如权利要求11所述的半导体器件的设计方法，其特征在于：在所述第二设计处理中，以距离d2为10mm以下的方式进行设计。13.如权利要求11或12所述的半导体器件的设计方法，其特征在于：在所述半导体器件中，所述第三半导体元件由所述第一引线支承，所述设计工序包含第三设计处理，所述第三设计处理以所述第二导线与所述第三半导体元件的距离d3成为比所述距离d0大的值的方式进行设计。14.如权利要求13所述的半导体器件的设计方法，其特征在于：在所述第三设计处理中，以距离d3为10mm以下的方式进行设计。15.如权利要求11或12所述的半导体器件的设计方法，其特征在于：在所述半导体器件中，所述第三半导体元件由所述第二引线支承，所述设计工序包含第四设计处理，所述第四设计处理以所述第一导线与所述第三半导体元件的距离d4成为比所述距离d0大的值的方式进行设计。16.如权利要求15所述的半导体器件的设计方法，其特征在于：在所述第四设计处理中，以距离d4为10mm以下的方式进行设计。17.一种半导体器件的制造方法，其特征在于：具有权利要求9至权利要求16中任一项所述的半导体器件的设计方法。

技术总结
本发明提供一种半导体器件，其包括第一半导体元件、第二半导体元件、导通支承体、第三半导体元件和密封树脂。导通支承体包含在第一方向上相互隔开地配置的第一引线和第二引线。第一半导体元件由第一引线支承。第二半导体元件由第二引线支承。第三半导体元件由导通支承体支承，将第一半导体元件与第二半导体元件相互绝缘。密封树脂覆盖导通支承体的一部分。第一引线与第二引线的第一方向上的距离d1，比根据式(1)确定的距离d0大。在式(1)中，Y为半导体器件中要求的绝缘寿命年数[年]，A、B为根据密封树脂的材料决定的常数，X为电压[kVrms]。【式1】【式1】【式1】【式1】


技术研发人员：大角嘉藏 西冈太郎 菊地登茂平 藤井贤治 松原弘招
受保护的技术使用者：罗姆股份有限公司
技术研发日：2022.02.08
技术公布日：2023/10/6