具有波状沟道的MOSFET器件的制作方法

具有波状沟道的mosfet器件
技术领域
1.本说明书涉及竖直金属氧化物半导体场效应晶体管(mosfet)，包括碳化硅(sic)mosfet。


背景技术：

2.碳化硅(sic)金属氧化物半导体场效应晶体管(mosfet)可以相对于安全操作区(soa)来表征，该安全操作区是指此类sic mosfet被预期在其上无损坏地操作的电压和/或电流范围。与例如类似额定电压的硅功率器件相比，可以制造具有有利特征(诸如较小的尺寸、较低的功率损耗和较快的开关速度)的sic mosfet。
3.然而，可能难以充分利用此类特征。例如，用于开关应用的sic mosfet可以受益于低导通电阻和高跨导，但是针对这些参数优化sic mosfet可以减小sic mosfet的对应soa。在其他示例中，小尺寸的sic mosfet还可以响应于短路事件而降低坚固性。


技术实现要素：

4.根据一个一般方面，碳化硅(sic)半导体器件包括：第一导电类型的衬底；设置在衬底上的第一导电类型的漂移区；在漂移区内并且沿着纵向轴线设置的第二导电类型的沟道区；以及设置在沟道区内的第一导电类型的源极区。sic半导体器件还包括在沟道区与漂移区之间的多个结型场效应晶体管(jfet)区，以及沿着纵向轴线并且在源极区、沟道区和多个jfet区的至少一部分上设置的栅极。sic半导体器件包括与纵向轴线正交的第一横截面积，在该第一横截面积中沟道区具有第一宽度；以及与纵向轴线正交的第二横截面积，在该第二横截面积中沟道区具有小于第一宽度的第二宽度。
5.根据另一个一般方面，碳化硅(sic)半导体器件包括：第一导电类型的衬底；设置在衬底上的第一导电类型的漂移区；以及漂移区内的第二导电类型的沟道区，该沟道区具有波状沟道边缘。sic半导体器件包括设置在沟道区中的源极区；设置在沟道区与漂移区之间的多个结型场效应晶体管(jfet)，该多个jfet区具有与波状沟道边缘的起伏相对应地交替的宽度；以及设置在源极区、沟道区和多个jfet区的至少一部分上的至少一个栅极。
6.根据另一个一般方面，制造sic半导体器件的方法包括：在衬底上提供漂移区；以及在漂移区中并且沿着纵向轴线注入沟道区，该沟道区具有相对于纵向轴线交替的阱(例如，p阱)宽度。该方法还包括在沟道区中注入源极区；以及在源极区的至少一部分上、沟道区的至少一部分上以及设置在沟道区与漂移区之间的多个结型场效应晶体管(jfet)区上提供至少一个栅极，该多个jfet区具有与交替阱(例如，p阱)宽度相对应地交替的交替jfet宽度。
7.一个或多个实施方式的细节在附图和以下描述中阐明。其他特征将从说明书和附图中以及从权利要求书中显而易见。
附图说明
8.图1是具有波状沟道边缘的mosfet器件的等轴侧视图。
9.图2是图1的mosfet器件的实施方式的顶视图。
10.图3示出了图1的mosfet器件的两个简化剖视图。
11.图4是图1的mosfet器件的更详细剖视图。
12.图5是图1的mosfet器件的更详细示例性实施方式的顶视图。
13.图6a至图6d示出了用于制造图1的mosfet器件的示例性过程流程。
14.图7示出了包括第一电流密度分布的图1的mosfet器件的实施方式的等轴视图。
15.图8示出了包括第二电流密度分布的图17的mosfet器件的实施方式的等轴视图。
16.图9是示出图7的示例的电流-电压特性的曲线图。
17.图10是示出图8的示例的电流-电压特性的曲线图。
18.图11是示出阈值电压随图1的示例性实施方案的波状沟道中的δl
拉回
的程度的示例性变化的曲线图。
19.图12是示出比导通电阻随图1的示例性实施方案的波状沟道中的δl
拉回
的程度的示例性变化的曲线图。
20.图13是示出短路电流i
sc
随图1的示例性实施方案的波状沟道中的δl
拉回
的程度的示例性变化的曲线图。
21.图14是示出击穿电压(bv)随图1的示例性实施方案的波状沟道中的δl
拉回
的程度的示例性变化的曲线图。
22.图15示出了在多个处理阶段处的示例性掺杂分布及其相对于图1的示例性实施方式的波状沟道中的δl
拉回
的程度的变化。
23.图16是示出图1的结构的示例性实施方式中的所得掺杂浓度的曲线图，使用来自图15的示例性值用于波状沟道中的δl
拉回
。
24.图17是示出作为图1的示例性实施方式的阈值电压的函数的比导通电阻的曲线图。
25.图18是示出作为图1的示例性实施方式的温度的函数的阈值电压的曲线图。
具体实施方式
26.本公开描述了具有期望的导通电阻和跨导值的sic mosfet器件，而不要求(或最小化)sic mosfet器件的阈值电压v
th
或沟道长度的对应折衷。如上所述，低导通电阻和高跨导可能是sic mosfet的期望特性，但是在常规器件中，与soa减少相关联。可以增加v
th
和/或增加sic mosfet的沟道长度来维持期望的soa，但是这样做通常抵消了期望的导通电阻和跨导值。
27.相反，本公开描述了具有多个(例如交替的)p阱宽度的sic mosfet器件，包括具有波状或振荡沟道的sic mosfet器件。所得沟道提供了多个宽度的电流路径，这些电流路径一起规避了先前所需的一方面的导通电阻和跨导与另一方面的v
th
和沟道长度之间的折衷。因此，例如，可以维持或改善sic mosfet器件的soa，同时提供低导通电阻和高跨导，以及小尺寸和高开关速度。
28.多宽度p阱区进一步限定对应的多宽度(例如，交替)结型fet(jfet)。多宽度jfet
使得能够改善对短路事件的响应，例如控制短路电流。通过将第一宽度的jfet中的高电场分布到第二宽度的jfet中来获得高击穿电压。
29.所描述的sic mosfet器件可以使用廉价、高通量的技术来制造。此类技术可被微调或以其他方式优化以使得能够获得期望的特性。特别地，可以调整第一p阱宽度与第二p阱宽度之间的差值以获得期望的特性。例如，该差值可以与v
th
、导通电阻和击穿电压成正比，而与短路电流成反比。
30.因此，所描述的sic mosfet器件提供了坚固性和可靠性，同时还在功率切换期间提供了优越的性能特性，具有小的形状因数和降低的系统成本。此类特征在许多应用中是非常期望的，包括例如电动马达控制。
31.图1是具有波状沟道的mosfet器件的等轴侧视图。如图1所示，衬底102可以具有设置在其上的漂移区104。例如，形成在衬底102上的外延层的至少一部分提供漂移区，该漂移区其可以是例如低掺杂n型。漂移区104可具有被选择为支持期望的mosfet操作特性的厚度和掺杂值。
32.重掺杂p区106形成在轻掺杂p区110中。源极区108设置在重掺杂p区106和轻掺杂p区110内，如例如在图3和图4的剖视图中更容易看到的。源极区108可以是例如重掺杂的n型区。
33.因此，形成通常被称为竖直mosfet结构的mosfet结构，其中电流从源极区108流过重掺杂p区106、轻掺杂p区110以及与轻掺杂p区110相邻形成的结型场效应晶体管(jfet)区112。mosfet电流通过漂移区104行进到衬底102，在该衬底处通常提供漏极端子(图1中未示出)。此外，可使用各种类型的栅极或栅极结构(以及相关联的栅极触点)来控制电流流动，其中此类栅极结构和触点的示例在下文(例如，相对于图3、图4和图5)提供，但为了更好地说明(例如，为了避免混淆)本文中所述的其各种特征而在图1和图2中未示出。
34.由于轻掺杂p区110具有形成于其中的重掺杂p区106，所以边缘或边界110a存在于其间，从而限定边界110a与轻掺杂区110的外边缘110b之间的距离或宽度。为了解释，在图3中以简化形式示出此类边缘110a、110b，但应当了解，在实践中并且由于半导体处理的性质，此类边缘并非离散地限定，如图1中和图4的更详细示例中所示。
35.因此，如以下相对于图3和4所示和所述，沟道区可以包括由源极区108与轻掺杂区110的边界110a之间的重掺杂p区106的一部分限定的重掺杂电流沟道部分，以及在边缘110a、110b之间限定的轻掺杂电流沟道部分。重掺杂p区106可在源极区108内可接近的地方提供体触点，并且如相对于图6a至图6d所描述，可在多个处理步骤中提供。
36.在图1中，竖直mosfet结构中的电流流动的竖直方向因此被理解为在所包括的图例中示出的y轴的方向上出现。还示出了垂直于y轴的沿着x轴的横向方向，而z轴限定沿着延伸穿过重掺杂p区106的纵向轴线114的方向。横截面116被视为与纵向轴线114正交的x-y横截面，并且在图3和图4中更详细地示出，而横截面118被视为与纵向轴线114正交的x-y横截面，并且在图3中更详细地示出。
37.在图1中，沟道边缘110b沿着x轴并垂直于纵向轴线114延伸不同的距离。因此，沟道边缘110可被描述为提供波状或振荡沟道边缘。如本文所述，与例如直的或带条纹的沟道边缘相比，波状沟道边缘110b提供附加电流路径。附加电流路径实现低的比导通电阻(r
sp
)，而不牺牲soa。
38.特别地，波状沟道边缘110导致jfet区112具有宽jfet区112a和窄jfet区112b。也就是说，如更容易看到的，例如在图2中，图1的mosfet器件可以使用图1的结构的至少两个相邻实施方式来形成，使得在其间形成的n型区有效地提供漂移区104中的n型jfet区，而周围的p型区为此类jfet区提供选通功能。在高电流流动期间，特别是对于在短路事件期间出现的突然高电流流动，此类jfet区的双选通功能导致限制、约束或防止否则可能损坏图1的mosfet器件的对应短路电流的夹断效应。此外，交替宽jfet区112a和窄jfet区112b提供此类短路电流限制效应，而不牺牲期望的低比导通电阻(r
sp
)。
39.对应于沟道边缘110b的波状性质并由其限定的交替宽jfet区112a和窄jfet区112b也提供了附加优点。因此，多个结型场效应晶体管(jfet)区112a、112b设置在沟道区与漂移区之间，其中多个jfet区112a、112b具有与波状沟道边缘110b的起伏相对应地交替的宽度。因此，例如，器件击穿电压可能由于宽jfet区112a中的电场分布到窄jfet区112b中而增加。
40.在本说明书中，相对术语宽/窄应当被理解为相对于彼此，使得宽jfet区112a比窄jfet区112b更宽。宽jfet区112a与窄jfet区112b之间的差值(δ)的程度的示例在下文中，例如在参数l
拉回
的接触中提供。
41.图2示出了图1的结构的两个相邻实施方式的顶视图，其中图1的附图标记(以1xx系列表示)因此相对于其对应的(下部)顶视图重复。以2xx系列表示的附图标记对应于第二实施方式中的相同或类似方面。因此，图2示出了重掺杂p区206、轻掺杂p区210、jfet区212(包括宽jfet区212a和窄jfet区212b)以及纵向轴线214(为了简单起见，在图2中未示出源极区108和对应的源极区208)。
42.因此，图2示出了宽jfet区112a和窄jfet区被限定在相邻mosfet器件的两个相邻轻掺杂p区110、210之间。还如图1所示，边缘到边缘距离116a可以沿着横截面118的x方向限定在轻掺杂p区110的外边缘之间(与窄jfet区112b相邻)，而边缘到边缘距离118a可以沿着横截面116的x方向限定在轻掺杂p区110的外边缘之间(与宽jfet区112a相邻)。
43.图3示出了图1的mosfet器件的两个简化剖视图，对应于图1的截面116、118。在图3中，示出了漏极端子302以及栅极氧化物304和栅极306。接触线308也在横截面中示出。下文例如相对于图5提供栅极结构304、306和接触线308的示例性实施方式的另外细节。
44.图3示出沟道边缘110b在横截面116处的距离(边缘到边缘宽度)116a大于沟道边缘110b在横截面118处的距离(边缘到边缘宽度)118a。距纵向轴线114的距离(中心到边缘宽度)116b相应地大于距纵向轴线114的距离(中心到边缘宽度)118b。
45.特别地，标记为l
拉回
的距离表示距离116b与距离118b之间的差值。相应地，l
拉回
可被称为宽jfet区112a的半宽度与窄jfet区112b的半宽度之间的差值，如图3中并参考图2所示。
46.图4是图1的mosfet器件的剖视图116的更详细的图示。图4示出了轻掺杂沟道区402存在于边界110a与沟道边缘110b之间，而重掺杂沟道区404存在于边界110a与源极区108之间。如上所述，图4还示出了轻掺杂沟道区402、重掺杂沟道区404以及它们之间的边界110a的扩散性质。
47.图5是图1的mosfet器件的更详细示例性实施方式的顶视图。图5示出了栅极306沿着纵向轴线114设置，其中栅极触点308设置在其间，如已经相对于图3和图4示出和描述的。
电介质502设置在栅极306与触点308之间。
48.图5还示出了宽jfet区112a和窄jfet区112b。还如已经描述的，这些值之间的差值可以被称为图示的l
拉回
参数。附加特性参数包括宽jfet区112a的纵向jfet长度504和窄jfet区112b的纵向jfet长度506。
49.图6a至图6d示出了用于制造图1的mosfet器件的示例性过程流程。在图6a中，图示的过程流程开始于例如使用离子注入(iip)执行p阱沟道注入(602)。如图所示，可使用硬掩模氧化物602a，其具有对应于所得p注入阱602b的期望参数的开口，包括期望的l
拉回
，如上文所述和所示。
50.在图6b中，使用间隔物(例如，多晶硅间隔物)604a来执行口袋注入(604)。因此，相对于较低掺杂p区602b，形成较高掺杂p阱区604b。p阱区604b可被称为口袋注入区，并且与图4的轻掺杂沟道区402(由p区602b提供)相比有助于图4的重掺杂沟道区404。
51.在图6c中，对具有与区域602b、604b相反的导电类型(例如，n型导电性)的源极区606a执行注入(606)。更新的间隔物606b可用于获得期望尺寸和形状的源极区606a。
52.在图6d中，形成p型岛区608a，并且移除硬掩模氧化物602a和间隔物604a/606b以获得图1的最终结构(608)。如上所述，p型岛区608a可以在图1的重掺杂p区106内提供体触点。
53.图7示出了包括第一电流密度分布的图1的mosfet器件的实施方式的等轴视图。图8示出了包括第二电流密度分布的图17的mosfet器件的实施方式的等轴视图。在图7和图8两者中，v
gs
保持恒定(例如，处于18v)，而在图7中，v
ds
是低值(例如，处于或低于1v)，而在图8中，v
ds
处于相对较高的电压(例如，10v-80v或更高，例如，65v)。
54.图7示出了耗尽区702，而图8示出了耗尽区802。如图所示，由于图8中相对较高的v
ds
值，与图7的耗尽区702相比，耗尽区802被显著地扩展。因此，耗尽区802延伸到区域804，从而防止电流在区域804中流动。因此，如上所述，提供短路电流保护，因为由于耗尽区802的扩展，电流不能在区域804中流动。换句话说，区域804对应于其中在短路击穿之前达到电流饱和的窄jfet区。
55.图9是示出图7的示例的电流-电压特性的曲线图。图10是示出图8的示例的电流-电压特性的曲线图。
56.在图9中，线902指示图7的实施方式的电流-电压特性，其中漏极电流在v
ds
的低、小电压范围内改变，诸如例如小于1v。与图1、图7和图8的波状沟道相比，线904为具有直的或均匀的沟道的比较器件提供类似类型的电流-电压特性。
57.如图所示，由电流/电压关系定义的所得r
ds-on
特性为图7的实施方式提供r
ds-on 906的值，其低于比较器件的值。
58.同时，在图10中，线1002对应于图8的实施方式，而线1004对应于上述比较器件。如图所示，由于耗尽区802延伸到区域804中，所以线1002的电流比参考器件更快饱和并且处于低得多的v
ds
值。
59.图11是示出阈值电压随图1的示例性实施方案的波状沟道中的δl
拉回
的程度的示例性变化的曲线图。图11示出了l
拉回
的增加对应于阈值电压的增加。
60.图12是示出比导通电阻随图1的示例性实施方案的波状沟道中的δl
拉回
的程度的示例性变化的曲线图。图12示出了l
拉回
的增加对应于r
ds-on
的增加。
61.图13是示出短路电流i
sc
随图1的示例性实施方案的波状沟道中的δl
拉回
的程度的示例性变化的曲线图。图13指示l
拉回
的增加对应于短路电流i
sc
的减小。
62.图14是示出击穿电压(bv)随图1的示例性实施方案的波状沟道中的δl
拉回
的程度的示例性变化的曲线图。图14示出了l
拉回
的增加对应于稳定的击穿电压，因为否则可能导致击穿事件的宽jfet区中的高电场可以分布到相邻的窄jfet区。
63.图15示出了在多个处理阶段处的示例性掺杂分布及其相对于图1的示例性实施方式的波状沟道中的δl
拉回
的程度的变化。特别地，图15示出了针对三个不同的增加的l
拉回
值，图6a和图6b的处理阶段602、604的示例。
64.在第一l
拉回
值1500a处，区域1502及1504展现一定程度的掺杂剂浓度。例如，注入的p型掺杂剂(例如，铝(al)掺杂剂)在与窄jfet区相邻的区域中表现出所示程度的浓度。例如，区域1502中的掺杂剂浓度可由于所注入掺杂剂从硬掩模氧化物602a的散射及反射而出现。
65.在从1500a增加的第二l
拉回
值1500b处，区域1506和1508中增加的掺杂浓度的这些效应增加。在从1500b增加的第三l
拉回
值1500c处，区域1510和1512中增加的掺杂浓度的这些效应进一步增加。
66.因此，一般而言，增加的l
拉回
值或扩展导致所指示的区域中掺杂浓度的增加。这些增加的掺杂浓度增加了上文讨论的重掺杂沟道区，诸如图4的重掺杂沟道区404，并且分别与图11至图14所示的l
拉回
和v
th
、r
dson
、i
sc
以及bv之间的特性关系一致，如上所述。
67.图16是示出图1的结构的示例性实施方式中的所得掺杂浓度的曲线图，使用来自图15的示例性1500a、1500b、1500c值用于波状沟道中的δl
拉回
。图16是沿图15中所示的剖面截取的，并且展示出对于的最高l
拉回
值1500c，重掺杂沟道区内的掺杂浓度的相对增加。
68.图17是示出作为图1的示例性实施方式的阈值电压的函数的比导通电阻的曲线图。在图17中，线1702示出了图1的实施方式的r
spon
的值，而线1704示出了具有直的、非波状沟道的比较器件的r
spon
的值。如图所示，线1702指示在图1的实施方式的阈值电压的范围内，r
spon
值较低。
69.图18是示出作为图1的示例性实施方式的温度的函数的阈值电压的曲线图。如图所示，对应于图1的实施方案的线1802与图17的比较器件的线1804一致。因此，图18示出了图1的实施方式不遭受降低的温度性能。
70.在各种示例性实施方式中，碳化硅(sic)半导体器件包括：第一导电类型的衬底；设置在衬底上的第一导电类型的漂移区；以及在漂移区内并且沿着纵向轴线设置的第二导电类型的沟道区。sic半导体器件包括设置在沟道区内的第一导电类型的源极区，在沟道区与漂移区之间的多个结型场效应晶体管(jfet)区，以及沿着纵向轴线并且在源极区、沟道区和多个jfet区的至少一部分上设置的栅极。sic半导体器件包括与纵向轴线正交的第一横截面积，在该第一横截面积中沟道区具有第一宽度；以及与纵向轴线正交的第二横截面积，在该第二横截面积中沟道区具有小于第一宽度的第二宽度。
71.在各种示例性实施方式中，在sic半导体器件中，沟道区包括在源极区与沟道区的轻掺杂沟道区之间的重掺杂沟道区，并且轻掺杂沟道区在重掺杂沟道区与多个jfet区中的jfet区之间。在附加或另选的实施方式中，多个jfet区包括在第一横截面积内的具有第一jfet宽度的第一jfet区，以及在第二横截面积内的具有比第一jfet宽度更宽的第二jfet宽
度的第二jfet区。在sic半导体器件的操作期间，第二jfet区中的电场可以被分布到第一jfet区中。沟道区可包括沿着纵向轴线的方向的波状沟道边缘。第二导电类型的多个体接触区可沿着纵向轴线设置在源极区内。sic半导体器件的第一宽度与第二宽度之间的差值可以至少为5微米。sic半导体器件可以包括至少一个金属氧化物半导体场效应晶体管(mosfet)，并且可以包括其上设置有衬底的mosfet的漏极端子。
72.在其他示例性实施方式中，碳化硅(sic)半导体器件可包括：第一导电类型的衬底；设置在衬底上的第一导电类型的漂移区；以及漂移区内的第二导电类型的沟道区，该沟道区具有波状沟道边缘。sic半导体器件可包括设置在沟道区中的源极区；以及设置在沟道区与漂移区之间的多个结型场效应晶体管(jfet)，该多个jfet区具有与波状沟道边缘的起伏相对应地交替的宽度。至少一个栅极可以设置在源极区、沟道区和多个jfet区的至少一部分上。
73.在各种示例性实施方式中，沟道区可包括在源极区与沟道区的轻掺杂沟道区之间的重掺杂沟道区，并且轻掺杂沟道区可在重掺杂沟道区与多个jfet区中的jfet区之间。在sic半导体器件的操作期间，多个jfet区中的jfet区中的电场可以被分布到多个jfet区中的相邻jfet区中。多个jfet区的交替宽度中的相邻宽度之间的差值可以为至少5微米。sic半导体器件可以包括至少一个金属氧化物半导体场效应晶体管(mosfet)，并且可以包括其上设置有衬底的mosfet的漏极端子。
74.在其他示例性实施方式中，制造sic半导体器件的方法可包括：在衬底上提供漂移区；以及在漂移区中并且沿着纵向轴线注入沟道区，该沟道区具有相对于纵向轴线的交替阱宽度。该方法可包括在沟道区中注入源极区；以及在源极区的至少一部分上、沟道区的至少一部分上以及设置在沟道区与漂移区之间的多个结型场效应晶体管(jfet)区上提供至少一个栅极，该多个jfet区具有与交替阱宽度相对应地交替的交替jfet宽度。
75.在示例性实施方式中，注入沟道区可包括在漂移区上提供掩模，该掩模具有对应于沟道区的交替阱宽度的开口，以及使用掩模以第一掺杂浓度将掺杂剂注入到漂移区中。该方法可以包括沿着掩模的开口提供间隔物以暴露沟道区的一部分，以及将附加掺杂剂注入到沟道区的该部分中以提供第二掺杂浓度。该方法可包括提供具有交替宽度的掩模开口，其中相邻宽度相差至少.5微米。sic半导体器件可以包括至少一个金属氧化物半导体场效应晶体管(mosfet)，并且该方法可包括在mosfet的漏极端子上提供衬底。该方法可以包括在源极区内并且沿着纵向轴线注入体接触区。交替阱宽度可以包括第一沟道宽度和大于第一沟道宽度的第二沟道宽度，并且注入体接触区可以包括在沟道区内和在第二沟道宽度内注入体接触区。
76.应当理解，在前述描述中，当元件诸如层、区域、衬底或部件被提及为在另一个元件上，连接到另一个元件，电连接到另一个元件，耦接到另一个元件，或电耦接到另一个元件时，元件可以直接地在另一个元件上，连接到或耦接到另一个元件上，或者可以存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦合到另一个元件或层时，不存在中间元件或层。虽然在整个具体实施方式中可能不会使用术语直接在
…
上、直接连接到
…
、或直接耦合到
…
，但是被示为直接在元件上、直接连接或直接耦合的元件能以此类方式提及。本技术的权利要求书(如果存在的话)可被修订以叙述在说明书中描述或者在附图中示出的示例关系。
77.如在本说明书和权利要求书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在
…
上方、在
…
上面、在
…
之上、在
…
下方、在
…
下面、在
…
之下、在
…
之以下等)旨在涵盖装置在使用或操作中的不同取向。在一些具体实施中，在
…
上面和在
…
下面的相对术语可分别包括竖直地在
…
上面和竖直地在
…
下面。在一些具体实施中，术语邻近能包括横向邻近或水平邻近。
78.一些具体实施可使用各种半导体处理和/或封装技术来实现。一些具体实施可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包含但不限于，例如硅(si)、砷化镓(gaas)、氮化镓(gan)、碳化硅(sic)等。
79.虽然所描述的具体实施的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入具体实施的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以举例而非限制的方式呈现，并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外，本文所述的设备和/或方法的任何部分可以任意组合进行组合。本文所述的具体实施可包括所描述的不同具体实施的功能、部件和/或特征的各种组合和/或子组合。
80.虽然所描述的具体实施的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求旨在涵盖落在实施方案的范围内的所有此类修改和变化。

技术特征：
1.一种碳化硅(sic)半导体器件，包括：第一导电类型的衬底(102)；所述第一导电类型的漂移区(104)，所述第一导电类型的漂移区设置在所述衬底(102)上；第二导电类型的沟道区(402,404)，所述第二导电类型的沟道区在所述漂移区(104)内并且沿着纵向轴线(114)设置；所述第一导电类型的源极区(108)，所述第一导电类型的源极区设置在所述沟道区(402,404)内；多个结型场效应晶体管(jfet)区(112a,112b)，所述多个jfet区位于所述沟道区(402,404)与所述漂移区(104)之间；栅极(306)，所述栅极沿着所述纵向轴线(114)设置并且设置在所述源极区(108)、所述沟道区(402,404)和所述多个jfet区(112a,112b)的至少一部分上；与所述纵向轴线(114)正交的第一横截面积，在所述第一横截面积中所述沟道区(402,404)具有第一宽度；和与所述纵向轴线(114)正交的第二横截面积，在所述第二横截面积中所述沟道区(402,404)具有小于所述第一宽度的第二宽度。2.根据权利要求1所述的sic半导体器件，其中所述沟道区(402,404)包括在所述源极区(108)与所述沟道区的轻掺杂沟道区(402)之间的重掺杂沟道区(404)，并且所述轻掺杂沟道区(402)位于所述重掺杂沟道区(404)与所述多个jfet区(112a,112b)中的jfet区之间。3.根据权利要求1所述的sic半导体器件，其中所述多个jfet区(112a,112b)包括：在所述第一横截面积内的具有第一jfet宽度的第一jfet区(112b)；和在所述第二横截面积内的具有比所述第一jfet宽度更宽的第二jfet宽度的第二jfet区(112a)。4.根据权利要求1所述的sic半导体器件，其中所述沟道区(402,404)包括沿着所述纵向轴线(114)的方向的波状沟道边缘(110)。5.根据权利要求1所述的sic半导体器件，包括：所述第二导电类型的多个体接触区(106)，所述第二导电类型的多个体接触区沿着所述纵向轴线(114)设置在所述源极区(108)内。6.一种碳化硅(sic)半导体器件，包括：第一导电类型的衬底(102)；所述第一导电类型的漂移区(104)，所述第一导电类型的漂移区设置在所述衬底(102)上；第二导电类型的沟道区(402,404)，所述第二导电类型的沟道区在所述漂移区(104)内，所述沟道区(402,404)具有波状沟道边缘；源极区(108)，所述源极区设置在所述沟道区(402,404)中；多个结型场效应晶体管(jfet)区，所述多个jfet区设置在所述沟道区(402,404)与所述漂移区(104)之间，所述多个jfet区(112a,112b)具有与所述波状沟道边缘的起伏相对应地交替的宽度；和
至少一个栅极，所述至少一个栅极设置在所述源极区(108)、所述沟道区(402,404)和所述多个jfet区(112a,112b)的至少一部分上。7.根据权利要求6所述的sic半导体器件，其中在所述sic半导体器件的操作期间，所述多个jfet区(112a)中的jfet区中的电场被分布到所述多个jfet区(112b)中的相邻jfet区中。8.一种制造sic半导体器件的方法，所述方法包括：在衬底(102)上提供漂移区(104)；在所述漂移区(104)中并且沿着纵向轴线(114)注入沟道区(402,404)，所述沟道区(402,404)具有相对于所述纵向轴线(114)的交替阱宽度；在所述沟道区(402,404)中注入源极区(108)；以及在所述源极区(108)的至少一部分上、所述沟道区(402,404)的至少一部分上以及设置在所述沟道区(402,404)与所述漂移区(104)之间的多个结型场效应晶体管(jfet)区(112a,112b)上提供至少一个栅极，所述多个jfet区(112a,112b)具有与所述交替阱宽度相对应地交替的交替jfet宽度。9.根据权利要求8所述的方法，其中注入所述沟道区(402,404)包括：在所述漂移区(104)上提供掩模，所述掩模具有对应于所述沟道区(402,404)的所述交替阱宽度的开口；以及使用所述掩模以第一掺杂浓度将掺杂剂注入到所述漂移区(104)中。10.根据权利要求9所述的方法，还包括：沿着所述掩模的所述开口提供间隔物以暴露所述沟道区(402,404)的一部分；以及将附加掺杂剂注入到所述沟道区(402,404)的所述部分中以提供第二掺杂浓度。

技术总结
描述了一种具有交替p阱宽度(116a,118a)的包括波状沟道(110,110a,110b)的SiC MOSFET器件。该波状沟道(110,110a,110b)提供多个宽度的电流路径，这使得能够优化导通电阻、跨导、阈值电压和沟道长度。多宽度p阱区进一步限定对应的多宽度结型FET(JFET)(112a,112b)。这些多宽度JFET(112a,112b)使得能够改进对短路事件的响应。通过将第一宽度的JFET(112a)中的高电场分布到第二宽度的JFET(112b)中来获得高击穿电压。击穿电压。击穿电压。


技术研发人员：K
受保护的技术使用者：半导体元件工业有限责任公司
技术研发日：2022.01.07
技术公布日：2023/10/6