半导体器件的填充单元区域及其形成方法与流程

1.本技术的实施例涉及半导体器件的填充单元区域及其形成方法。


背景技术：

2.集成电路(ic)行业生产各种模拟半导体器件和数字半导体器件，以解决不同领域的问题。半导体工艺技术节点的发展已逐渐减小组件尺寸并收紧间距，从而导致晶体管密度逐渐增加。ic逐渐变小。
3.如本文所指的填充单元区域包括有源区域和栅极区段。填充单元的栅极区段没有电耦合到填充单元区域内的有源电路或无源电路。例如，考虑第一和第二晶体管区域不同的掺杂剂浓度(以产生不同的阈值电压)原本会相邻：填充单元区域用于分离第一区域和第二区域，从而减少(如果不能消除)第一区域和第二区域之间的掺杂剂污染。


技术实现要素：

4.根据本技术的实施例的一个方面，提供了一种半导体器件中的填充单元区域，填充单元区域包括：栅极区段，在第一方向上延伸，并且不与填充单元区域内的有源电路或无源电路电耦合；相对于第一方向：栅极区段的多数第一端与在垂直于第一方向的第二方向上延伸的第一参考线基本对齐，第一参考线平行于且靠近于填充单元区域的顶部边界；栅极区段的多数第二端与第二参考线基本对齐，第二参考线在第二方向上延伸并且平行于且靠近于填充单元区域的底部边界；栅极区段中的第一栅极区段和第二栅极区段连续地延伸穿过填充单元区域；和栅极区段中的第三栅极区段和第四栅极区段以及第五栅极区段和第六栅极区段对应地同轴并且由位于填充单元区域中心的对应栅极间隙分开；相对于第二方向，第一栅极区段和第二栅极区段位于第三栅极区段和第四栅极区段与第五栅极区段和第六栅极区段之间；相对于第一方向：第一栅极区段的第一端延伸到顶部边界；并且第二栅极区段的第二端延伸到底部边界。
5.根据本技术的实施例的另一个方面，提供了一种半导体器件中的填充单元区域，填充单元区域包括：栅极区段，在第一方向上延伸并且不与填充单元区域内的有源电路或无源电路电耦合；相对于第一方向：栅极区段的多数第一端与在垂直于第一方向的第二方向上延伸的第一参考线基本对齐，第一参考线平行于且靠近于填充单元区域的顶部边界；栅极区段的多数第二端与第二参考线基本对齐，第二参考线在第二方向上延伸并且平行于且靠近于填充单元区域的底部边界；栅极区段中的第一栅极区段和第二栅极区段连续地延伸穿过填充单元区域；和栅极区段中的第三栅极区段和第四栅极区段以及第五栅极区段和第六栅极区段对应地同轴并且通过位于填充单元区域中心的对应栅极间隙分开；相对于第二方向，第一栅极区段和第二栅极区段位于第三栅极区段和第四栅极区段与第五栅极区段和第六栅极区段之间；相对于第一方向：第一栅极区段的第一端延伸到顶部边界；和第二栅极区段的第二端延伸到底部边界；除了栅极区段第一至第六栅极区段之外的栅极区段中的至少附加四个栅极区段布置成成对的栅极区段的二元组，每个二元组的栅极区段构件是同
轴的并且相对于第一方向通过对应栅极间隙分开；和相对于第二方向，第一栅极区段和第二栅极区段、第三栅极区段和第四栅极区段以及第五栅极区段和第六栅极区段位于每对二元组之间。
6.根据本技术的实施例的又一个方面，提供了一种形成半导体器件的填充单元区域的方法，方法包括：形成包括衬底的掺杂区的有源区域(ar)，ar在第一方向上延伸；相对于第一方向，形成ar引起ar的第一ar和第二ar以及第三ar和第四ar相应地同轴并且通过位于填充单元区域中心的对应第一ar-间隙和第二ar-间隙分开；以及形成在垂直于第一方向的第二方向上延伸的栅极区段，形成栅极区段引起：栅极区段与填充单元区域内的有源电路或无源电路没有电耦合；以及相对于第二方向：栅极区段的多数第一端与在第一方向上延伸的第一参考线基本对齐，第一参考线平行于且靠近于填充单元区域的顶部边界；栅极区段的多数第二端与第二参考线对齐，第二参考线在第一方向上延伸并且平行于且靠近于填充单元区域的底部边界；栅极区段中的第一栅极区段和第二栅极区段连续地延伸穿过填充单元区域；和栅极区段中的第三栅极区段和第四栅极区段以及第五栅极区段和第六栅极区段对应地同轴并且通过位于填充单元区域中心的对应栅极间隙分开；相对于第一方向，第一栅极区段和第二栅极区段位于第三栅极区段和第四栅极区段与第五栅极区段和第六栅极区段之间；和相对于第二方向：第一栅极区段的第一端延伸到顶部边界；和第二栅极区段的第二端延伸到底部边界。
附图说明
7.一个或多个实施例在附图的图中以示例而非限制的方式示出，其中具有相同附图标记的元件自始至终表示相同的元件。除非另有说明，否则附图不是按比例绘制的。
8.图1是根据一些实施例的半导体器件的框图。
9.图2a-图2f是根据一些实施例的布局图。
10.图3a-图3b是根据一些实施例的截面图。
11.图4a-图4e是根据一些实施例的布局图。
12.图5a是根据一些实施例的制造半导体器件的方法的流程图。
13.图5b是根据一些实施例的制造半导体器件的方法。
14.图6是根据一些实施例的电子设计自动化(eda)系统的框图。
15.图7是根据一些实施例的集成电路(ic)制造系统以及与其相关联的ic制造流程的框图。
具体实施方式
16.以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件、材料、值、步骤、操作、布置的具体实施例或实例以简化本发明。其他组件、值、操作、材料、布置等是可以考虑的。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
17.此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。在一些实施例中，术语标准单元结构是指包括在各种标准单元结构的库中的标准化构建块。在一些实施例中，从其库中选择各种标准单元结构并用作表示电路的布局图中的组件。
18.在一些实施例中，半导体器件包括填充单元区域，填充单元区域包括在第一方向(例如，y轴)上延伸并且不耦合到填充单元区域内的有源电路或无源电路电的栅极区段。填充单元区域包括在第一和第二中心切割栅极区域之间的中心未切割栅极区域。
19.相对于y轴：栅极区段的多数第一端与第一参考线基本对齐，第一参考线平行于且靠近于填充单元区域的顶部边界；栅极区段的多数第二端与第二参考线基本对齐，第二参考线平行于且靠近于填充单元区域的底部边界。在中心未切割栅极区域中，栅极区段中的第一和第二栅极区段连续地延伸穿过填充单元区域。栅极区段中的第三和第四栅极区段对应地同轴并且由位于第一中心切割栅极区域中心的对应栅极间隙分开。第五和第六栅极区段对应地同轴并且通过位于第二中心切割栅极区域中心的对应栅极间隙分开。相对于y轴：第一栅极区段的第一端延伸到顶部边界；第二栅极区段的第二端延伸到底部边界。
20.根据另一种方法的填充单元区域是一些当前实施例的填充单元区域的对应物，当前实施例包括位于第一和第二中心切割栅极区域之间的中心未切割栅极区域。相对于y轴，根据另一种方法的填充单元区域中的所有栅极区段通过栅极间隙分开，即在填充单元区域的中心区域中没有一个栅极区段是连续的，这阻碍了可布线性。相比之下，相对于y轴，至少一些当前实施例的填充单元区域的至少一些栅极区段在填充单元区域的中心区域中是连续的，这与根据另一种方法的填充单元区域相比有利于可布线性。
21.图1是根据一些实施例的半导体器件100的框图。
22.半导体器件100a包括填充单元区域102。填充单元区域102包括区域104、106l和106r。相对于第一方向，例如平行于x轴，区域104在区域106l和106r之间。
23.相对于垂直于第一方向的第二方向，例如，相对于y轴，区域104在填充单元区域102的中心区域中具有连续的(即不分裂的)栅极区段(参见图2a-图2f、图3b、图4a-图4b)。在一些实施例中，区域104被描述为中心未切割栅极区域。
24.相对于y轴，区域106l和106r中的每个在填充单元区域102的中心区域中都具有分裂的(即不连续的)栅极区段(参见图2a-图2f、图3a、图4a-图4b)。在一些实施例中，区域106l和106r中的每个被描述为中心切割栅极区域。
25.图2a是根据一些实施例的填充单元区域202a的布局图。
26.通常，布局图表示半导体器件。布局图中的形状代表半导体器件中的相应组件。布局图本身是俯视图。布局图中的形状例如相对于x轴和y轴是二维的，而所表示的半导体器件是三维的。通常，相对于z轴，半导体器件被组织为层堆叠，对应的结构位于其中，即对应的结构属于这些层。因此，布局图中的每个形状更具体地表示相应半导体器件的相应层中的组件。通常，布局图通过将第二形状叠加在第一形状上以使第二形状至少部分地与第一形状重叠来表示形状及因此层的相对深度(即沿z轴的位置)。为了讨论的简单，即为讨论的
方便，布局图(例如，图2a和本文公开的其他布局图)中的一些元素被称为它们如同是对应半导体器件中的对应结构而不是图案/形状本身。
27.布局图在表示的细节量方面有所不同。在一些情况下，例如为了简化，布局图的选定层被组合/抽象为单个层。可替代地和/或另外地，在一些情况下，例如为了简化说明，并非表示对应半导体器件的所有层，即，布局图的选定层被省略。图2a和本文公开的其他布局图是其中已省略选定层的布局图的示例，例如，在布局图中省略了金属化层和以金属化的第一层级开始的对应互连件。在一些实施例中，图2a的布局图是较大布局图的部分。
28.在图2a中，缓冲单元区202a包括有源区域(ar)208p(1)、208p(2)、208n(1)和208n(2)。在场效应晶体管(fet)技术的背景下，ar 208p(1)-208p(2)的部分包括正沟道金属氧化物半导体(pmos)fet(pfet)的部分，并且ar208n(1)-208n(2)的部分包括负沟道金属氧化物半导体(nmos)fet(nfet)的部分。ar 208p(1)-208p(2)和208n(1)-208n(2)中的每个具有在第一方向(例如平行于x轴)上延伸的长轴。ar 208p(1)和208p(2)的长轴是同轴的。ar 208n(1)-208n(2)的长轴是同轴的。ar 208p(1)-208p(2)和208n(1)-208n(2)中的每个具有在垂直于第一方向的第二方向上延伸的短轴，例如，第二方向平行于y轴。
29.在一些实施例(未示出)中，相对于x轴：ar 208p(1)和/或ar 208n(1)的第二端延伸超出填充单元区域202a的左边界216l(即在左边界216l之外)(下文讨论)进入相邻单元区域(未示出)；和/或ar 208p(2)和/或ar 208n(2)的第二端延伸超出填充单元区域202a的右边界216r(即在右边界216r之外)(下文讨论)进入相邻单元区域(未示出)。
30.在图2a中，相对于x轴：ar 208p(1)和208p(2)通过ar-间隙242a分开；ar208n(1)和208n(2)通过ar-间隙242a分开。在一些实施例中，ar-间隙242a的尺寸大约是cpp的整数倍，其中cpp是下面讨论的测量单位。在图2a中，ar-间隙242a的尺寸约为3.0cpp。在一些实施例中，ar-间隙242a具有不同于大约3.0cpp的尺寸。
31.在图2a和本文公开的其他布局图中，相对于y轴，距离或尺寸交替地称为高度。ar 208p(1)-208p(2)和208n(1)-208n(2)中的每个都具有高度。相对于y轴，同轴的ar 208p(1)和208p(2)与同轴的ar 208n(1)和208n(2)通过间隙分开。ar 208p(1)-208p(2)和208n(1)-208n(2)的高度和间隙(相对于y轴)的尺寸由相应的半导体工艺技术节点的相应设计规则确定。
32.在一些实施例中，fet技术是鳍型fet(fin-fet)技术。在一些实施例中，fet技术是全环栅型fet(gaafet)技术，例如，其使用纳米线、纳米片等。在一些实施例中，fet技术是互补fet(cfet)技术。在一些实施例中，fet技术代表不同于fin-fet、gaafet、cfet等的晶体管技术。
33.在图2a中，缓冲单元区域202a包括栅极区段210(1)、210(2)、212t(1)、212t(2)、212b(1)和212b(2)，每个栅极区段具有平行于y轴延伸的长轴。栅极区段212t(1)和212b(1)是共线的并且代表栅极区段的二元组(dyad)214(1)。栅极区段212t(2)和212b(2)是共线的并且代表栅极区段的二元组214(2)。相对于x轴：栅极区段210(1)-210(2)在二元组214(1)和二元组214(2)之间；栅极区段210(1)在二元组214(1)和栅极区段210(2)之间；并且栅极区段210(2)在栅极区段210(1)和二元组214(2)之间。
34.因为单元区域202a是填充单元区域，所以栅极区段210(1)-210(2)、212t(1)-212t(2)和212b(1)-212b(2)没有电耦合到填充单元区域202a内的有源电路或无源电路。
35.相对于x轴：ar 208p(1)-208p(2)和208n(1)-208n(2)的第一端向填充单元区域202a的内部延伸；ar 208p(1)的第一端基本与栅极区段212t(1)的中线对齐；ar208n(1)的第一端基本与栅极区段212b(1)的中线对齐；ar208p(2)的第一端基本与栅极区段212t(2)的中线对齐；ar 208n(2)的第一端与栅极区段212b(2)的中线对齐；ar 208p(1)和208n(1)的第二端基本与填充单元区域202a的左边界216l对齐；ar208p(2)和208n(2)的第二端与填充单元区域202a的右边界216r基本对齐。
36.相对于x轴，两个栅极区段中的直接相邻的栅极区段之间的距离240是一致的并且大约为1.0cpp，其中cpp是距离测量单位。在一些实施例中，ccp是接触多晶硅节距(contacted poly pitch)的首字母缩写词。cpp的值由相应半导体工艺技术节点的设计规则和规模决定。
37.在图2a中，填充单元区域202a的左边界216l平行于且靠近于栅极区段212t(1)和212b(1)的中线。在一些实施例中，相对于x轴，左边界216l与栅极区段212t(1)和212b(1)的中线之间的距离大约是cpp的整数倍。在图2a中，左边界216l与栅极区段212t(1)和212b(1)的中线之间的距离约为0.5cpp。在一些实施例中，左边界216l与栅极区段212t(1)和212b(1)的中线通过除了大约0.5cpp之外的距离分开。
38.在图2a中，填充单元区域202a的右边界216r平行于且靠近于栅极区段212t(2)和212b(2)的中线。在一些实施例中，相对于x轴，右边界216r与栅极区段212t(2)和212b(2)的中线之间的距离大约是cpp的整数倍。在图2a中，右边界216r与栅极区段212t(2)和212b(2)的中线之间的距离约为0.5cpp。在一些实施例中，右边界216r与栅极区段212t(2)和212b(2)的中线通过除了大约0.5cpp之外的距离分开。
39.图2a的布局图还包括切割栅极(cg)形状218(1)-218(4)和222(1)-222(2)，218(1)-218(4)和222(1)-222(2)中的每个都具有平行于x轴延伸的长轴。通常，在主题图案位于给定切割图案之下使得主题图案的部分与给定切割图案重叠的情况下，给定切割图案用于指示在对应的半导体器件的制造期间主题图案的重叠部分最终将被去除。cg图案218(1)-218(4)和222(1)-222(2)的主题是对应地下面的栅极区段210(1)-210(2)、212t(1)-212t(2)和212b(1)-212b(2)的部分。
40.在图2a中，cg形状218(1)和218(2)是共线的。在一些实施例中，cg形状218(1)和218(2)位于第一金属化层中的第一导电区段(m_1st层中的第一m_1st区段)(图2a中未示出，但参见图3a-图3b)下方。第一m_1st区段具有平行于x轴的长轴，并被指定用于第一参考电压，例如vdd。在一些实施例中，第一m_1st区段被描述为电网(pg)区段。在这样的实施例中，cg形状218(1)和218(2)被描述为pg局部cg形状。
41.相对于y轴，cg形状218(1)在栅极区段212t(1)和210(1)的外端228上面，cg形状218(2)在栅极区段212t(2)的外端228面。由于cg形状218(1)-218(2)，栅极区段212t(1)和210(1)和212t(2)的外端228与参考线246基本对齐(相对于y轴)。参考线246平行于且靠近于填充单元区域202a的顶部边界216t。相对于端228的总数，端228的总数中的多数与参考线246对齐。在一些实施例中，顶部边界216t与cg形状218(1)和218(2)的中线基本共线。在一些实施例中，顶部边界216t与第一m_1st区段的中线基本共线。
42.在图2a中，相对于x轴：cg形状218(1)和218(2)通过cg间隙244(1)分开；cg形状218(3)和218(4)通过cg间隙244(1)分开。在一些实施例中，cg间隙244(1)的尺寸大约是cpp的
整数倍。在图2a中，cg间隙244(1)的尺寸大约为1.0cpp。在一些实施例中，cg-间隙244(1)具有除了大约1.0cpp之外的尺寸。
43.由于对应的cg间隙244(1)，栅极区段210(2)的外端228没有被cg形状覆盖。结果，栅极区段210(2)的外端228在逸出区230中与顶部边界216t对齐。相对于y轴，栅极区段210(2)的外端228比栅极区段212t(1)、210(1)和212t(2)的外端228远离中心区域209延伸得更远。在一些实施例(未示出)中，相对于y轴，栅极区段210(2)延伸超出顶部边界216t，即超出顶部边界216t进入相邻单元区域(未示出)。在一些实施例中，延伸超出填充单元边界(即在填充单元边界之外)的栅极区段被描述为逸出栅极区段。在这样的实施例中，因为栅极区段210(2)的外端228与顶部边界216t对齐，所以栅极区段210(2)的外端228被描述为可逸出型的外端228。
44.在图2a中，cg形状218(3)和218(4)是共线的。在一些实施例中，cg形状218(3)和218(4)位于第二m_1st区段(图2a中未示出，但参见图3a-图3b)下方。第二m_1st区段具有平行于x轴的长轴，并被指定用于第二参考电压，例如vss。在一些实施例中，第二m_1st区段被描述为pg区段。在这样的实施例中，cg形状218(3)和218(4)被描述为pg局部cg形状。
45.cg形状218(3)在栅极区段212b(1)的外端234上面，cg形状218(4)在栅极区段210(2)和212b(2)的外端234上面。由于cg形状218(3)-218(4)，栅极区段212b(1)、210(2)和212b(2)的外端234与参考线248基本对齐(相对于y轴)。参考线248平行于且靠近于填充单元区域202a的底部边界216b。相对于端234的总数，端234的总数中的多数与参考线248对齐。在一些实施例中，底部边界216b与cg形状218(3)和218(4)的中线基本共线。在一些实施例中，底部边界216b与第二m_1st区段的中线基本共线。相对于y轴，区域204在中心区域209中具有连续的(即不分裂的)栅极区段。因此，在一些实施例中，区域204被描述为中心未切割栅极区域。
46.由于对应的cg间隙244(1)，栅极区段210(1)的外端234没有被cg形状覆盖。结果，栅极区段210(1)的外端234在逸出区236(1)中与底部边界216b对齐。相对于y轴，栅极区段210(1)的外端234比栅极区段212b(1)、210(2)和212b(2)的外端234远离中心区域209延伸得更远。在一些实施例(未示出)中，相对于y轴，栅极区段210(2)延伸超出底部边界216b进入相邻的单元区域(未示出)。在一些实施例中，因为栅极区段210(1)的外端234与底部边界216b对齐，所以栅极区段210(1)的外端234被描述为可逸出型的外端234。
47.相对于x轴，逸出区230不与逸出区236(1)对齐。逸出区230和236(1)位于填充单元区域202a的中线250的相对侧，中线250平行于y轴。因此，逸出区230和236(1)的位置代表相对于中线250填充单元区域202a的不对称方面。在一些实施例中，中线250代表旋转轴，并且填充单元区域202a围绕中线250旋转180度。
48.在图2a中，cg形状222(1)和222(2)是共线的。相对于y轴，cg形状222(1)和222(2)位于共线的ar 208p(1)和208p(2)与共线的ar 208n(1)和208n(2)之间的间隙中。在一些实施例中，相对于y轴，共线的ar 208p(1)和208p(2)与共线的ar 208n(1)和208n(2)之间的间隙被描述为p/n间隙。在一些实施例中，cg形状222(1)和222(2)与p/n间隙的pn中线同轴。在这样的实施例中，cg形状222(1)和222(2)被描述为pn-中线-局部形状。
49.cg形状222(1)在栅极区段212b(1)的内端238上面，cg形状218(4)在栅极区段210(2)和212b(2)的内端238上面。作为cg形状222(1)的结果，栅极区段212b(1)和212t(1)的内
端238通过相对于y轴的栅极间隙243分开。栅极部分212b(1)和212t(1)在填充单元区域102的中心区域209中是分裂的，即不连续的。作为cg形状222(2)的结果，栅极部分212b(2)和212t(2)的内端238通过栅极间隙243分开。栅极区段212b(2)和212t(2)在中心区域209中是分裂的，即不连续的。相对于y轴，区域206l和206r中的每个在中心区域209中具有分裂的(即不连续的)栅极区段。因此，在一些实施例中，区域206l和206r中的每个被描述为中心切割栅极区域。
50.根据另一种方法的填充单元区域是填充单元区域202a的对应物。相对于y轴，根据另一种方法的填充单元区域中的所有栅极区段通过栅极间隙分开，即在填充单元区域的中心区域中没有一个栅极区段是连续的，这阻碍了可布线性。相对于y轴，根据另一种方法的填充单元区域中的栅极区段的所有端部从填充单元区域的中心区域延伸相同的距离。相比之下，相对于y轴，栅极区段210(1)的外端234比栅极区段212b(1)、210(2)和212b(2)的外端234远离中心区域209延伸得更远，这便于布线。相比之下，填充单元区域202a的栅极区段210(1)和210(2)在中心区域209中是连续的，与根据其他方法的填充单元区域相比，这有利于布线。此外，相比之下，栅极区段210(2)的可逸出型的外端228和/或栅极区段210(1)的可逸出型的外端234可延伸到对应的相邻单元区域(未示出)，相比于根据其他方法的填充单元区域，这有利于布线。
51.在一些实施例中，栅极区段的一个实例，例如栅极区段212t(1)、212b(1)、212t(2)和/或212b(2)，由隔离伪栅极(idg)(未显示)替换。隔离伪栅极，诸如从隔离伪栅极图案(未示出)创建的隔离伪栅极，是包括一种或多种介电材料并且用作电隔离结构的介电结构。因此，隔离伪栅极不是导电的结构，并且因此不能例如用作有源晶体管的栅电极。在一些实施例中，隔离伪栅极被称为介电栅极结构。在一些实施例中，隔离伪栅极是包括在cpode布局方案中的结构的示例。在一些实施例中，cpode是扩散边缘上连续多晶硅(continuous poly on diffusion edge)的首字母缩写词。在一些实施例中，cpode是在氧化物定义边缘上连续多晶硅(continuous poly on oxide definition edge)的首字母缩写词。在一些实施例中，隔离伪栅极是基于栅极结构作为前体的。在一些实施例中，通过：首先形成栅极结构(例如，伪栅极结构)、牺牲/去除(例如，蚀刻)栅极结构以形成沟槽、(可选地)去除先前已在栅极结构下方的衬底的部分以加深沟槽、然后用一种或多种介电材料填充沟槽使得所得电隔离结构(即隔离伪栅极)的物理尺寸与牺牲的前体(即栅极结构或栅极结构与衬底的部分的组合)的尺寸相似，来形成隔离伪栅极。
52.图2b是根据一些实施例的填充单元区域202b的布局图。
53.填充单元区域202b类似于图2a的单元区域202a。与填充单元区域202a一样，与根据其他方法的填充单元区域相比，填充单元区域202b类似地促进了可布线性。图2b的讨论将集中于填充单元区域202b与图2a的填充单元区域202a相比的差异。
54.填充单元区域202b包括cg形状218(5)和218(6)，而不是图2a的填充单元区域202a的对应cg形状218(3)和218(4)。cg形状218(5)在栅极区段212b(1)和210(3)的外端234上面。填充单元区域202b的栅极区段210(3)和210(2)对应于填充单元区域202a的栅极区段210(1)和210(2)。cg形状218(5)在栅极区段212b(2)的外端234上面。由于cg形状218(5)和218(6)之间的栅极间隙，没有cg形状在栅极区段的外端234上面。
55.由于cg形状218(5)和218(6)之间的对应cg间隙244(1)，栅极区段210(4)的外端
234没有由cg形状覆盖。结果，栅极区段210(4)的外端234在逸出区236(2)中与底部边界216b对齐。相对于y轴，栅极区段210(4)的外端234比栅极区段212b(1)、210(3)和212b(2)的外端234远离中心区域209延伸得更远。在一些实施例(未示出)中，相对于y轴，栅极区段210(4)延伸超出底部边界216b进入相邻单元区域(未示出)。在这样的实施例中，因为栅极区段210(4)的外端234与底部边界216b对齐，所以栅极区段210(4)的外端234被描述为可逸出型的外端234。
56.相对于x轴，逸出区230与逸出区236(2)对齐。逸出区230和236(2)位于填充单元区域202a的中线250的相同侧。因此，逸出区230和236(2)的位置代表相对于中线250填充单元区域202a的不对称方面。在一些实施例中，中线250表示旋转轴，并且填充单元区域202b围绕中线250旋转180度。
57.图2c是根据一些实施例的填充单元区域202c的布局图。
58.填充单元区域202c类似于图2a的单元区域202a。与填充单元区域202a一样，与根据其他方法的填充单元区域相比，填充单元区域202c类似地促进了可布线性。图2c的讨论将集中于填充单元区域202c与图2a的填充单元区域202a相比的差异。
59.填充单元区域202c包括：共线的ar 208p(3)和208p(4)，而不是图2a的填充单元区域202a的对应共线的ar 208p(1)和208p(2)；以及共线的ar 208n(3)和20np(4)，而不是图2a的填充单元区域202a的对应共线的ar 208n(1)和208n(2)。
60.ar 208p(3)和208p(4)通过ar-间隙242c分开。ar 208n(3)和208n(4)通过ar-间隙242c分开。在一些实施例中，ar-间隙242c的尺寸大约是cpp的整数倍。在图2c中，ar-间隙242c的尺寸大约为2.0cpp。在一些实施例中，ar-间隙242c具有除了大约2.0cpp之外的尺寸。
61.图2d是根据一些实施例的填充单元区域202d的布局图。
62.填充单元区域202d类似于图2a的单元区域202a。与填充单元区域202a一样，与根据其他方法的填充单元区域相比，填充单元区域202d类似地促进了可布线性。图2d的讨论将集中于填充单元区域202d与图2a的填充单元区域202a相比的差异。
63.填充单元区域202d包括：ar 208p(5)，而不是图2a的填充单元区域202a的ar 208p(1)；以及ar 208n(5)，而不是图2a的填充单元区域202a的ar 208n(2)。
64.ar 208p(5)和208p(2)通过ar-间隙242d分开。ar 208n(1)和208n(5)通过ar-间隙242d分开。在一些实施例中，ar-间隙242d的尺寸大约是cpp的整数倍。在图2d中，ar-间隙242d的尺寸大约为1.5cpp。在一些实施例中，ar-间隙242d具有除了大约1.5cpp之外的尺寸。
65.相对于x轴，ar 208p(5)和208p(2)之间的间隙242d的位置以及ar 208n(1)和208n(5)之间的间隙242d的位置代表相对于中线250填充单元区域202d的另一不对称方面。在一些实施例中，中线250代表旋转轴，并且填充单元区域202d围绕中线250旋转180度。
66.图2e是根据一些实施例的填充单元区域202e的布局图。
67.填充单元区域202e类似于图2d的单元区域202d以及图2a的单元区域202a。与填充单元区域202d和202a一样，与根据其他方法的填充单元区域相比，填充单元区域202e类似地促进可布线性。图2e的讨论将集中于填充单元区域202e与图2d的填充单元区域202d相比以及与图2a的填充单元区域202a相比的差异。
68.填充单元区域202e包括：填充单元区域202a的ar 208p(1)，而不是ar 208p(5)；填充单元区域202d和202a的ar 208p(6)，而不是ar 208p(1)；ar 208n(6)，而不是填充单元区域202d和202a的ar 208n(1)；以及填充单元区域202a的ar 208n(1)，而不是填充单元区域202d的ar 208n(5)。
69.ar 208p(1)和208p(6)通过ar-间隙242e分开。ar 208n(6)和208n(1)通过图2d的ar-间隙242d分开。在一些实施例中，ar-间隙242e的尺寸大约是cpp的整数倍。在图2e中，ar-间隙242e的尺寸大约为1.5cpp。在一些实施例中，ar-间隙242e具有除了大约1.5cpp之外的尺寸。在一些实施例中，ar-间隙242e具有与填充单元区域202d的ar-间隙242d相同的尺寸。
70.相对于x轴，ar 208p(1)和208p(6)之间的间隙242e的位置以及ar 208n(6)和208n(1)之间的间隙242e的位置代表相对于中线250填充单元区域202e的另一个不对称方面。在一些实施例中，中线250代表旋转轴，并且填充单元区域202e围绕中线250旋转180度。
71.图2f是根据一些实施例的填充单元区域202f的布局图。
72.填充单元区域202f类似于图2c的单元区域202c。与填充单元区域202c一样，与根据其他方法的填充单元区域相比，填充单元区域202f类似地促进了可布线性。图2f的讨论将集中于填充单元区域202f与图2c的填充单元区域202c相比的差异。
73.填充单元区域202f包括：ar 208p(7)，而不是填充单元区域202c的共线的ar 208p(3)和208p(4)；以及ar 208n(7)，而不是填充单元区域202c的共线的ar 208n(3)和208n(4)。相对于x轴，ar 208p(7)和208n(7)中的每个从左边界216l到右边界216r连续地延伸穿过填充单元区域202f。
74.图3a-图3b是根据一些实施例的包括在半导体器件中的填充单元区域的对应截面图302a-302b。
75.具体的，图3a-图3b是基于图2a的填充单元区域202a的半导体器件的填充单元区域的截面图。图3a-图3b假设pmos ar的互补金属氧化物半导体(cmos)技术的背景是在n阱中。图3a-图3b对应于图2a的截面线3a-3a'和3b-3b'。为简化说明，图3a-图3b进一步假设鳍fet架构，其中每个ar由两个鳍表示，即，ar 208p(1)由p型鳍358p的x个实例表示，并且ar 208n(1)由n型鳍358n的x个实例表示，其中x＝2。在其他实施例中，x是除了2之外的正整数。在一些实施例中，与ar 208n(1)的鳍358n的数量相比，ar 208p(1)具有不同数量的鳍358p。
76.图3a-图3b中的每个包括：p型衬底354；衬底354中的n阱356；p型鳍358p，相对于z轴部分地位于n阱356中；n型鳍358n，相对于z轴部分地位于衬底354中；第一栅极绝缘体360，抵靠n阱356中的鳍358p；以及第二栅极绝缘体362，在鳍358p和358n、第一栅极绝缘体360、n阱356和p衬底354上。
77.在图3a-图3b的每个中，填充单元区域还包括：栅极区段312t(1)和312b(1)，在第二栅极绝缘体362上；m_1st导电区段364(1)和364(2)，在m_1st层中。m_1st区段364(1)和364(2)对应于在图2a的上下文中讨论的第一和第二m_1st区段。相对于y轴，m_1st区段364(1)和364(2)之间的区域366另外可用于布线。
78.在一些实施例中，p型衬底包括硅、硅锗(sige)、砷化镓或其他合适的半导体材料。使用对应于本文所述布局图中的一个或多个有源区域的一个或多个掩模，在p型衬底中或上方形成鳍。此外，在p型衬底上方沉积第二栅绝缘层。构成第二栅绝缘层的示例材料包括
但不限于高k介电层、界面层和/或它们的组合。在一些实施例中，第二栅极介电材料层通过原子层沉积(ald)或其他合适的技术沉积在p型衬底上方。构成栅极线的示例材料包括但不限于多晶硅、金属、al、alti、ti、tin、tan、ta、tac、tasin、w、wn、mon和/或其他合适的导电材料。
79.在图3a中，由于图2a的对应cg形状218(1)、222(1)和218(3)的影响，区域324(1)、326(1)和324(2)不由栅极区段312t(1)也不由312b(1)占据。在一些实施例中，区域324(1)、326(1)和324(2)被描述为cg形状218(1)、222(1)和218(3)的重像。在一些实施例中，区域324(1)、326(1)和324(2)被称为cg重像(cgg)324(1)、326(1)和324(2)。相对于y轴：栅极区段312t(1)的外端328与参考线346对齐；栅极区段312b(1)的外端334与参考线348对齐。
80.在图3b中，由于图2a的对应cg形状218(4)的影响，区域324(4)不被栅极区段310(2)占据。在一些实施例中，区域324(4)被称为cgg324(4)。相对于y轴，栅极区段310(2)的外端334与参考线348对齐。由于图2a中栅极区段210(2)的外端228上方不存在cg图案，因此栅极区段210(2)的外端334与参考线348对齐，图3b中的栅极区段310(2)的外端328与填充单元区域的顶部边界316t对齐。
81.图4a是根据一些实施例的填充单元区域403a的布局图。
82.填充单元区域403a类似于图2a的单元区域202a。与填充单元区域202a一样，与根据其他方法的填充单元区域相比，填充单元区域403a类似地促进了可布线性。图4a的讨论将集中于填充单元区域403a与图2a的填充单元区域202a相比的差异。
83.与填充单元区域202a相比，填充单元区域403a的尺寸相对于x轴扩展。实际上，填充单元区域403a包括填充单元区域202a加上一对附加的二元组414(3)和414(4)。结果，中心切割栅极区域406l(1)和406r(1)比填充单元区域202a的对应中心切割栅极区域206l和206r更宽(相对于x轴)。二元组413(3)包括共线的栅极区段412t(3)和412b(3)。二元组413(4)包括共线的栅极区段412t(4)和412b(4)。
84.通常，图2a的填充单元区域202a通过向单元区域202a的左边界216l和右边界216r逐渐添加成对的二元组，而相对于x轴逐渐扩展。
85.图4b是根据一些实施例的填充单元区域403b(1)的布局图。
86.填充单元区域403b(1)类似于图4a的填充单元区域403a。与填充单元区域403a一样，与根据其他方法的填充单元区域相比，填充单元区域403b(1)类似地促进了可布线性。图4b的讨论将集中于填充单元区域403b(1)与图4a的填充单元区域403a相比的差异。
87.与填充单元区域403a相比，填充单元区域403b(1)的尺寸相对于x轴扩展。实际上，填充单元区域403b(1)包括填充单元区域403a加上三对附加的二元组，即一对二元组414(5)和414(6)、一对二元组414(7)和414(8)和一对二元组414(9)和414(1)。结果，中心切割栅极区域406l(2)和406r(2)比填充单元区域403a的对应中心切割栅极区域406l(1)和406r(1)更宽(相对于x轴)。
88.二元组413(5)包括共线的栅极区段412t(5)和412b(5)。二元组413(6)包括共线的栅极区段412t(6)和412b(6)。二元组413(7)包括共线的栅极区段412t(7)和412b(7)。二元组413(8)包括共线的栅极区段412t(8)和412b(8)。二元组413(9)包括共线的栅极区段412t(9)和412b(9)。二元组413(10)包括共线的栅极区段412t(10)和412b(10)。
89.图4c是根据一些实施例的半导体器件470c的布局图。
90.图4c提供了在更大的半导体器件(即470c)的上下文中使用图4b的填充单元区域403b(1)的示例。半导体器件470c包括填充单元区域403b(2)和403b(3)以及反相器(invd)单元区域472(1)和472(2)。填充单元区域403b(2)和403b(3)代表填充单元区域403b(1)的实例。
91.图4d是根据一些实施例的半导体器件470d的布局图。
92.图4d提供了在更大的半导体器件(即470d的上下文)中使用图4b的填充单元区域403b(1)的示例。半导体器件470d包括填充单元区域403b(4)、403b(5)、403b(6)和403b(7)以及扫描d触发器同步器(sdfsync)单元区域474(1)和474(2)。填充单元区域403b(4)、403b(5)、403b(6)和403b(7)代表填充单元区域403b(1)的实例。相对于y轴：填充单元区域403b(4)和403b(5)彼此堆叠；并且填充单元区域403b(6)和403b(7)彼此堆叠。
93.图4e是根据一些实施例的半导体器件470e的布局图。
94.图4e提供了在更大的半导体器件(即470e的上下文)中使用图4b的填充单元区域403b(1)的示例。半导体器件470e包括填充单元区域403b(8)-403b(17)，填充单元区域403b(8)-403b(17)中的每个是图4b的填充单元区域403b(1)的一个实例。在一些实施例中，填充单元区域403b(8)-403b(17)中的每个是图4a的填充单元区域403a的实例。在一些实施例中，填充单元区域403b(8)-403b(17)中的每个是图2a的填充单元区域202a、图2b的202b、图2c的202c、图2d的202d、图2e的202e等的实例。在一些实施例中，填充单元区域403b(8)-403b(17)并非全部相同，而是对应于本文公开的填充单元区域的各种组合等。
95.相对于y轴：填充单元区域403b(8)和403b(9)彼此堆叠；填充单元区域403b(10)和403b(11)彼此堆叠；填充单元区域403b(12)和403b(13)彼此堆叠；填充单元区域403b(14)和403b(15)彼此堆叠；并且填充单元区域403b(16)和403b(17)彼此堆叠。
96.图5a是根据一些实施例的制造半导体器件的方法的流程图500a。
97.根据一些实施例，例如使用eda系统600(图6，下文讨论)和ic制造系统700(图7，下文讨论)流程图500a的方法是可实施的。可以根据流程图500a的方法制造的半导体器件的示例包括图1的半导体器件、基于本文公开的布局图的半导体器件等。
98.在图5a中，流程图500a的方法包括框502-504。在框502处，生成布局图，其中布局图包括本文公开的一个或多个布局图等。根据一些实施例，例如使用eda系统600(图6，下文讨论)，框502是可实施的。从框502，流程进行到框504。
99.在框504处，基于布局图，(a)进行一次或多次光刻曝光或(b)制造一个或多个半导体掩模或(c)制造半导体器件的层中的一个或多个组件。参见下文对图7中ic制造系统700的讨论。
100.图5b是根据一些实施例的制造半导体器件的方法500b。
101.根据一些实施例，例如使用ic制造系统700(图7，在下文讨论)流程图500b的方法是可实施的。可以根据流程图500b的方法制造的半导体器件的示例包括图1的半导体器件、基于本文公开的布局图的半导体器件等。
102.方法500b包括框512-框516。在方框512处，在衬底中形成填充单元的有源区域(ar)。在一些实施例中，形成ar包括掺杂衬底的对应区域。相对于第一方向(例如，平行于x轴)，形成ar导致ar中的第一和第二以及第三和第四ar对应地同轴，并且通过位于填充单元区域中心的对应的第一和第二ar-间隙分开。衬底的示例是图3a-图3b的衬底354。填充单元
区域的示例是图2a的填充单元区域202a等。有源区域的示例包括图2a的同轴的ar 208p(1)-208p(2)和同轴的208n(1)-208n(2)等。ar-间隙的示例包括图2a中的ar-间隙242a等。从框512，流程进行到框514。
103.在框514处，填充单元区域的栅极区段形成在对应的ar上。栅极区段的示例包括图2a的栅极区段210(1)-210(2)、212t(1)-212t(2)和212b(1)-212b(2)等。形成的栅极区段导致栅极区段不电耦合到填充单元区域内的有源电路或无源电路。从框515，流程进行到框516。
104.关于框514，相对于第二方向(例如，平行于y轴)，形成栅极区段导致：栅极区段的多数第一端与沿第一方向延伸的第一参考线基本对齐，第一参考线平行于且靠近于填充单元区域的顶部边界；栅极区段的多数第二端与在第一方向(x轴)上延伸的第二参考线基本对齐，并且第二参考线平行于且靠近于填充单元区域的底部边界。第一参考线的示例是图2a的参考线246等。与第一参考线基本对齐的栅极区段的第一多数第一端的示例是图2a的栅极区段212t(1)、210(1)、212t(2)的外端228等。第二参考线的示例是图2a的参考线248等。与第二参考线基本对齐的栅极区段的第二多数第二端的示例是图2a的栅极区段212b(1)、210(2)、212b(2)的外端234等。
105.关于框514，相对于第二方向(例如，平行于y轴)，形成栅极区段进一步导致：栅极区段中的第一和第二栅极区段连续地延伸穿过填充单元区域；第三和第四以及第五和第六栅极区段对应地同轴并且由位于填充单元区域中心的对应栅极间隙分开。跨越填充单元区域连续延伸的第一和第二栅极区段的示例包括图2a的栅极区段210(1)和210(2)等。栅极区段中的对应地同轴并且由位于填充单元区域中心的对应栅极间隙分开的第三和第四以及第五和第六栅极区段的示例包括二元组214(1)和214(2)等，其中二元组214(1)包括同轴的栅极区段212t(1)和212b(1)，并且二元组214(2)包括同轴的栅极区段212t(2)和212b(2)。
106.关于方框514，相对于第一方向(例如，平行于x轴)，形成栅极区段进一步导致第一和第二栅极区段位于第三和第四栅极区段与第五和第六栅极区段之间。在第三和第四栅极区段之间以及第五和第六栅极区段之间的第一和第二栅极区段的示例包括在二元组214(1)和214(2)之间的栅极区段210(1)和210(2)等，其中(再次)二元组214(1)包括同轴的栅极区段212t(1)和212b(1)，并且(再次)二元组214(2)包括同轴的栅极区段212t(2)和212b(2)。
107.关于方框514，相对于第二方向(y轴)，形成栅极区段进一步导致：第一栅极区段的第一端延伸到顶部边界；第二栅极区段的第二端延伸到底部边界。延伸到顶部边界的第一栅极区段的第一端的示例是栅极区段210(2)的外端228等，其在逸出区230中与图2a的顶部边界216t对齐。延伸到底部边界的第二栅极区段的第二端的示例是栅极区段210(1)的外端234等，其在逸出区236(1)中与图2a的底部边界216b对齐。
108.在框516处，金属化区段形成/布线穿过填充单元区域。应当回顾，填充单元区域中的栅极区段，例如图2a的210(1)-210(2)、212t(1)-212t(2)和212b(1)-212b(2)等，没有电耦合到填充单元区域内的有源电路或无源电路。如果填充单元区域本来由有源电路区域或无源电路区域占据，那么填充单元区域上方的布线空间本来将由电耦合到有源电路区域或无源电路区域中的一个或多个栅极区段的金属化区段部分或全部消耗。因为填充单元区域的栅极区段没有电耦合到填充单元区域内的有源电路或无源电路，所以填充单元区域上的
布线空间不会被电耦合到填充单元区域的栅极区段的金属化区段消耗，这使得填充单元区域上的布线空间可用于与其他单元区域相关联的布线。
109.图6是根据一些实施例的电子设计自动化(eda)系统600的框图。
110.在一些实施例中，eda系统600包括apr系统。在一些实施例中，eda系统600是包括硬件处理器602和非暂时性计算机可读存储介质604的通用计算设备。存储介质604尤其是编码有(即存储)计算机程序代码606(即一组可执行指令)。由硬件处理器602执行的指令606代表(至少部分)eda工具，其实施根据一个或多个实施例(下文中所述过程和/或方法)的例如图5a-图5b的方法的部分或全部。存储介质604尤其储存本文公开的布局图等。
111.处理器602经由总线608电耦合到计算机可读存储介质604。处理器602进一步通过总线608电耦合到i/o接口610。网络接口612进一步经由总线608电连接到处理器602。网络接口612连接到网络614，使得处理器602和计算机可读存储介质604能够经由网络614连接到外部元件。处理器602被配置为执行编码在计算机可读存储介质604中的计算机程序代码606，以便使系统600可用于执行部分或全部所述过程和/或方法。在一个或多个实施例中，处理器602是中心处理单元(cpu)、多处理器、分布式处理系统、专用集成电路(asic)和/或合适的处理单元。
112.在一个或多个实施例中，计算机可读存储介质604是电子的、磁性的、光学的、电磁的、红外线的和/或半导体系统(或装置或设备)。例如，计算机可读存储介质604包括半导体或固态存储器、磁带、可移动计算机软盘、随机存取存储器(ram)、只读存储器(rom)、硬磁盘和/或光盘。在使用光盘的一个或多个实施例中，计算机可读存储介质604包括光盘只读存储器(cd-rom)、光盘读/写(cd-r/w)和/或数字视频光盘(dvd)。
113.在一个或多个实施例中，存储介质604存储计算机程序代码606，该计算机程序代码606被配置为使系统600(其中这种执行(至少部分地)表示eda工具)可用于执行部分或全部所述过程和/或方法。在一个或多个实施例中，存储介质604还存储有助于执行部分或全部所述过程和/或方法的信息。在一个或多个实施例中，存储介质604存储标准单元的库620，包括如本文所公开的这种标准单元。
114.eda系统600包括i/o接口610。i/o接口610耦合到外部电路。在一个或多个实施例中，i/o接口610包括用于将信息和命令传送到处理器602的键盘、小键盘、鼠标、轨迹球、轨迹板、触摸屏和/或光标方向键。
115.eda系统600还包括耦合到处理器602的网络接口612。网络接口612允许系统600与连接到一个或多个其他计算机系统的网络614通信。网络接口612包括：无线网络接口，诸如bluetooth、wifi、wimax、gprs或wcdma；或有线网络接口，诸如ethernet、usb或ieee-1364。在一个或多个实施例中，部分或全部所述过程和/或方法在两个或多个系统600中实施。
116.系统600被配置为通过i/o接口610接收信息。通过i/o接口610接收的信息包括指令、数据、设计规则、标准单元库和/或由处理器602处理的其他参数中的一项或多项。信息经由总线608传送到处理器602。eda系统600被配置为通过i/o接口610接收与ui有关的信息。信息作为用户界面(ui)618存储在计算机可读存储介质604中。
117.在一些实施例中，部分或全部所述过程和/或方法被实施为由处理器执行的独立软件应用程序。在一些实施例中，部分或全部所述过程和/或方法被实施为附加软件应用程序的部分的软件应用程序。在一些实施例中，部分或全部所述过程和/或方法被实施为软件
应用程序的插件。在一些实施例中，所述过程和/或方法中的至少一个被实施为eda工具的部分的软件应用程序。在一些实施例中，部分或全部所述过程和/或方法被实施为由eda系统600使用的软件应用程序。在一些实施例中，包括标准单元的布局图是使用可从cadence design systems,inc获得的诸如的工具或其他合适的布局生成工具生成的。
118.在一些实施例中，这些处理被实施为存储在非暂时性计算机可读记录介质中的程序的功能。非暂时性计算机可读记录介质的示例包括但不限于外部/可移动和/或内部/内置存储或存储单元，例如，诸如dvd的光盘、诸如硬盘的磁盘、诸如rom、ram、存储卡等的半导体存储器中的一个或多个。
119.图7是根据一些实施例的集成电路(ic)制造系统700以及与其相关联的ic制造流程的框图。
120.基于由图5a的框502生成布局图。如图5a所示，ic制造系统700实施图5a的框504，其中使用制造系统700制造以下之中的至少一个：(a)一个或多个半导体掩模或(b)早期半导体集成电路层中的至少一个组件。为了执行图5b的方框504，ic制造系统700实施图5a的方框504。
121.在图7中，ic制造系统700包括在设计、开发和制造周期和/或与制造ic设备760相关的服务。系统700中的实体通过通信网络连接。在一些实施例中，通信网络是单个网络。在一些实施例中，通信网络是各种不同的网络，诸如内联网和互联网。通信网络包括有线和/或无线通信信道。每个实体与一个或多个其他实体交互并向一个或多个其他实体提供服务和/或从一个或多个其他实体接收服务。在一些实施例中，设计室720、掩模室730和ic制造厂740中的两个或更多个由单个更大的公司拥有。在一些实施例中，设计室720、掩模室730和ic制造厂740中的两个或更多个共存于公共设施中并使用公共资源。
122.设计室(或设计团队)720生成ic设计布局722。ic设计布局722包括为ic器件760设计的各种几何图案。几何图案对应于金属、氧化物或半导体层的图案，组成要制造的ic器件760的各种组件。各层组合形成各种ic部件。例如，ic设计布局722的部分包括将在半导体衬底(例如硅晶圆)中形成的各种ic部件，例如有源区、栅电极、源极和漏极、层间互连的金属线或通孔、和接合焊盘的开口，以及设置在半导体衬底上的各种材料层。设计室720实施适当的设计程序以形成ic设计布局722。设计程序包括逻辑设计、物理设计或布局布线中的一个或多个。ic设计布局722呈现在一个或多个具有几何图案信息的数据文件中。例如，ic设计布局722以gdsii文件格式或dfii文件格式表示。
123.掩模室730包括数据准备732和掩模制造734。掩模室730使用ic设计布局722来制造一个或多个掩模以用于根据ic设计布局722制造ic器件760的各个层。掩模室730执行掩模数据准备732，其中ic设计布局722被翻译成代表性数据文件(“rdf”)。掩模数据准备732将rdf提供给掩模制造734。掩模制造734包括掩模写入器。掩模写入器将rdf转换为衬底(例如掩模(掩模版)或半导体晶圆)上的图像。设计布局由掩模数据准备732操纵以符合掩模写入器的特定特性和/或ic工厂740的要求。在图7中，掩模数据准备732、掩模制造734和掩模745被示为单独的元件。在一些实施例中，掩模数据准备732和掩模制造734统称为掩模数据准备。
124.在一些实施例中，掩模数据准备732包括光学邻近校正(opc)，其使用光刻增强技
术来补偿图像误差，例如可能由衍射、干涉、其他处理效果等引起的图像误差。opc调整ic设计布局722。在一些实施例中，掩模数据准备732包括进一步的分辨率增强技术(ret)，例如离轴照明、亚分辨率辅助特征、相移掩模、其他合适的技术等或它们的组合。在一些实施例中，进一步使用将opc视为逆成像问题的逆光刻技术(ilt)。
125.在一些实施例中，掩模数据准备732包括掩模规则检查器(mrc)，该mrc使用一组掩模创建规则检查已经在opc中进行处理的ic设计布局，该掩模创建规则包含某些几何和/或连接性限制以确保足够裕度，以解决半导体制造过程中的可变性等。在一些实施例中，mrc修改ic设计布局以补偿掩模制造734期间的限制，这可以撤销由opc执行的部分修改以满足掩模创建规则。
126.在一些实施例中，掩模数据准备732包括光刻工艺检查(lpc)，其模拟将由ic晶圆厂740实施以制造ic器件760的工艺。lpc基于ic设计布局722模拟该工艺以制造模拟制造的lpc模拟中的处理参数可以包括与ic制造周期的各种工艺相关联的参数、与用于制造ic的工具相关联的参数和/或制造工艺的其他方面。lpc考虑了各种因素，诸如空间图像对比度、焦深(“dof”)、掩模误差增强因子(“meef”)、其他合适的因素等或它们的组合。在一些实施例中，在通过lpc制造模拟制造的器件之后，如果模拟器件的形状不够接近以满足设计规则，则重复opc和/或mrc以进一步细化ic设计布局722。
127.为清楚起见，对掩码数据准备732的上述描述进行了简化。在一些实施例中，数据准备732包括附加特征(例如逻辑操作(lop))，以根据制造规则修改ic设计布局。此外，在数据准备732期间应用于ic设计布局722的过程可以以各种不同的顺序执行。
128.在掩模数据准备732之后和掩模制造734期间，基于修改的ic设计布局制造掩模745或掩模组。在一些实施例中，电子束(e-beam)或多个电子束的机制用于在基于修改的ic设计布局的掩模(光掩模或掩模版)上形成图案。掩模以各种技术形成。在一些实施例中，使用二元技术形成掩模。在一些实施例中，掩模图案包括不透明区域和透明区域。用于曝光已经涂覆在晶圆上的图像敏感材料层(例如，光刻胶)的辐射束(例如紫外(uv)束)被不透明区域阻挡并透过透明区域。在一个示例中，二元掩模包括透明衬底(例如，熔融石英)和涂覆在掩模的不透明区域中的不透明材料(例如，铬)。在另一示例中，使用相移技术形成掩模。在相移掩模(psm)中，掩模上形成的图案中的各种特征被配置为具有适当的相位差，以提高分辨率和成像质量。在各种示例中，相移掩模是衰减的psm或交替的psm。由掩模制造734产生的掩模用于多种工艺。例如，这样的掩模用于：离子注入工艺中以在半导体晶圆中形成各种掺杂区域、蚀刻工艺中以在半导体晶圆中形成各种蚀刻区域、和/或在其他合适的工艺中。
129.ic晶圆厂740是ic制造企业，包括一个或多个用于制造各种不同ic产品的制造设施。在一些实施例中，ic工厂740是半导体代工厂。例如，可能有制造设施用于多个ic产品的前端制造(前端制程(feol)制造)，而第二制造设施可以提供用于互连和封装的后端制造ic产品(后端制程(beol)制造)，而第三制造工厂可以为代工业务提供其他服务。
130.ic制造厂740使用由掩模室730制造的掩模(或多个掩模)使用制造工具752制造ic器件760。因此，ic制造厂740至少间接地使用ic设计布局722来制造ic器件760。在一些实施例中，半导体晶圆742由ic制造厂740使用掩模(或多个掩模)制造以形成ic器件760。半导体晶圆742包括其上形成有材料层的硅衬底或其他适当衬底。半导体晶圆进一步包括各种掺杂区、电介质部件、多级互连等(在随后的制造步骤中形成)中的一个或多个。
131.在一些实施例中，半导体器件包括填充单元区域，该填充单元区域包括栅极区段，在第一方向上延伸，并且不与填充单元区域内的有源电路或无源电路电耦合。相对于第一方向：栅极区段的多数第一端与在垂直于第一方向的第二方向上延伸的第一参考线基本对齐，第一参考线平行于且靠近于填充单元区域的顶部边界；栅极区段的多数第二端基本与第二参考线对齐，第二参考线在第二方向上延伸并且平行于且靠近于填充单元区域的底部边界；栅极区段中的第一栅极区段和第二栅极区段连续地延伸穿过填充单元区域；栅极区段中的第三栅极区段和第四栅极区段以及第五栅极区段和第六栅极区段对应地同轴并且由位于填充单元区域中心的对应栅极间隙分开。相对于第二方向，第一栅极区段和第二栅极区段位于第三栅极区段和第四栅极区段与第五栅极区段和第六栅极区段之间。相对于第一方向：第一栅极区段的第一端延伸到顶部边界；并且第二栅极区段的第二端延伸到底部边界。
132.在一些实施例中，第一和第二栅极区段是相同的。在一些实施例中，相对于第二方向，栅极区段的第七栅极区段位于第三栅极区段和第四栅极区段与第五栅极区段和第六栅极区段之间，并且相对于第一方向：第七栅极区段的第一端与第一参考线基本对齐；和第七栅极区段的第二端与第二参考线基本对齐。在一些实施例中，相对于第一方向：第一栅极区段的第二端与第二参考线基本对齐；并且第二栅极区段的第一端与第一参考线基本对齐。
133.在一些实施例中，填充单元区域还包括有源区域(ar)，在第二方向上延伸；相对于第二方向，ar中的第一ar和第二ar以及第三ar和第四ar对应地同轴并且通过位于填充单元区域中心的对应第一ar-间隙和第二ar-间隙分开；其中，相对于第二方向：栅极区段中的两个直接相邻的栅极区段之间的距离约为1.0cpp，其中cpp是距离测量单位；和第一ar和第二ar之间的第一ar-间隙g1的尺寸为(≈1.5cpp)≤g1；和第三ar和第四ar之间的第二ar-间隙g2的尺寸为(≈1.5cpp)≤g2。
134.在一些实施例中，第一ar和第二ar之间的第一ar-间隙g1的尺寸为(≈2.0cpp)≤g1；和第三ar和第四ar之间的第二ar-间隙g2的尺寸为(≈2.0cpp)≤g2。在一些实施例中，第一ar和第二ar之间的第一ar-间隙g1的尺寸为(≈3.0cpp)≤g1；和第三ar和第四ar之间的第二ar-间隙g2的尺寸为(≈3.0cpp)≤g2。在一些实施例中，配置(a)或配置(b)为真；对于配置(a)，第一栅极区段位于第一ar-间隙上方，并且第二栅极区段位于第二ar上方；和第一栅极区段位于第三ar上方，并且第二栅极区段位于第二ar-间隙上方；对于配置(b)，第一栅极区段位于第一ar上方，并且第二栅极区段位于第一ar-间隙上方；和第一栅极区段位于第二ar-间隙上方，并且第二栅极区段位于第四ar上方。在一些实施例中，配置(a)或配置(b)为真；对于配置(a)，第一栅极区段位于第一ar-间隙上方；和第二栅极区段位于第二ar-间隙上方；并且，对于配置(b)，第二栅极区段位于第一ar-间隙上方；和第一栅极区段位于第二ar-间隙上方；相对于第一方向，栅极区段中的第七栅极区段和第八栅极区段以及第九栅极区段和第十栅极区段对应地同轴并且通过位于填充单元区域中心的对应栅极间隙分开。相对于第二方向，第一栅极区段和第二栅极区段、第三栅极区段和第四栅极区段以及第五栅极区段和第六栅极区段位于第七栅极区段和第八栅极区段与第九栅极区段和第十栅极区段之间；第三栅极区段和第四栅极区段对应地位于第一ar和第三ar上方；第七栅极区段和第八栅极区段对应地位于第一ar和第三ar上方。第五栅极区段和第六栅极区段对应地位于第二ar和第四ar上方；并且第九栅极区段和第十栅极区段对应地位于第二ar和第四ar
上方。在一些实施例中，第一栅极区段和第二栅极区段中的每个位于第一ar-间隙上方；并且第一栅极区段和第二栅极区段中的每个位于第二ar-间隙上方。在一些实施例中，填充单元区域还包括：有源区域(ar)，在第二方向上延伸；并且其中，相对于第二方向，ar区段中的第一ar和第二ar连续地延伸穿过填充单元区域。
135.在一些实施例中，填充单元区域还包括：沿第二方向延伸的有源区域(ar)；相对于第二方向，ar中的第一ar和第二ar以及第三ar和第四ar对应地同轴并且通过位于填充单元区域中心的对应第一ar-间隙和第二ar-间隙分开；并且，其中，相对于第二方向：栅极区段中的两个直接相邻的栅极区段之间的距离约为1.0cpp，其中cpp是距离测量单位；第一或第二ar中的至少一个朝向填充单元区域的中心区域延伸并终止于对应的第一端，该第一端与第一和第二栅极区段中的对应的一个分开至少对应的ar-间隙，该ar-间隙具有第一尺寸(第一尺寸ar-间隙)，第一尺寸≈0.5cpp；第三或第四ar中的至少一个向填充单元区域的中心区域延伸并终止于对应的第一端，该第一端与第一和第二栅极区段中的对应的一个相隔至少对应的第一尺寸ar-间隙。在一些实施例中，相对于第二方向：第一和第二ar中的每个的对应的第一端与第一和第二栅极区段中的对应的一个分开对应的第一尺寸ar-间隙；第三和第四ar中的每个的对应的第一端与第一和第二栅极区段中的对应的一个分开对应的第一尺寸ar-间隙。
136.在一些实施例中，填充单元区域(在半导体器件中)包括：栅极区段，在第一方向上延伸并且不与填充单元区域内的有源电路或无源电路电耦合。相对于第一方向：栅极区段的多数第一端与在垂直于第一方向的第二方向上延伸的第一参考线基本对齐，第一参考线平行于且靠近于填充单元区域的顶部边界；栅极区段的多数第二端基本与第二参考线对齐，第二参考线在第二方向上延伸并且平行于且靠近于填充单元区域的底部边界；栅极区段中的第一栅极区段和第二栅极区段连续地延伸穿过填充单元区域；栅极区段中的第三栅极区段和第四栅极区段以及第五栅极区段和第六栅极区段对应地同轴并且通过位于填充单元区域中心的对应栅极间隙分开。相对于第二方向，第一栅极区段和第二栅极区段位于第三栅极区段和第四栅极区段与第五栅极区段和第六栅极区段之间。还相对于第一方向：第一栅极区段的第一端延伸到顶部边界；第二栅极区段的第二端延伸到底部边界。除了栅极区段第一至第六栅极区段之外的栅极区段中的至少附加四个栅极区段布置成成对的栅极区段的二元组，每个二元组的栅极区段构件是同轴的并且相对于第一方向通过对应栅极间隙分开。同样相对于第二方向，第一栅极区段和第二栅极区段、第三栅极区段和第四栅极区段以及第五栅极区段和第六栅极区段位于每对二元组之间。
137.在一些实施例中，栅极区段的每个二元组包括上栅极区段和下栅极区段；每对二元组包括左二元组和右二元组；第三栅极区段和每个左二元组的栅极区段的每个上栅极区段位于第一ar上方；第四栅极区段和每个左二元组的栅极区段的每个下栅极区段位于第三ar上方；第五栅极区段和每个右二元组的栅极区段的每个上栅极区段位于第二ar上方；并且第六栅极区段和每个右二元组的栅极区段的每个下栅极区段位于第四ar上方。
138.在一些实施例中，(形成半导体器件的填充单元区域)的方法包括：形成包括衬底的掺杂区的有源区域(ar)，ar在第一方向上延伸；并且相对于第一方向，形成ar引起ar的第一ar和第二ar以及第三ar和第四ar相应地同轴并且通过位于填充单元区域中心的对应第一ar-间隙和第二ar-间隙分开。该方法还包括形成在垂直于第一方向的第二方向上延伸的
栅极区段，形成栅极区段引起：栅极区段与填充单元区域内的有源电路或无源电路没有电耦合，并且相对于第二方向：栅极区段的多数第一端与在第一方向上延伸的第一参考线基本对齐，第一参考线平行于且靠近于填充单元区域的顶部边界；栅极区段的多数第二端与第二参考线对齐，第二参考线在第一方向上延伸并且平行于且靠近于填充单元区域的底部边界；栅极区段中的第一栅极区段和第二栅极区段连续地延伸穿过填充单元区域；栅极区段中的第三栅极区段和第四栅极区段以及第五栅极区段和第六栅极区段对应地同轴并且通过位于填充单元区域中心的对应栅极间隙分开。相对于第一方向，第一栅极区段和第二栅极区段位于第三栅极区段和第四栅极区段与第五栅极区段和第六栅极区段之间。相对于第二方向：第一栅极区段的第一端延伸到顶部边界；和第二栅极区段的第二端延伸到底部边界。
139.在一些实施例中，形成栅极区段进一步引起第一和第二栅极区段是相同的。在一些实施例中，形成栅极区段引起：相对于第一方向，栅极区段中的第七栅极区段位于第三栅极区段和第四栅极区段与第五栅极区段和第六栅极区段之间；相对于第二方向，第七栅极区段的第一端基本对齐第一参考线，第七栅极区段的第二端基本对齐第二参考线。在一些实施例中，形成栅极区段进一步引起：相对于第二方向，第一栅极区段的第二端与第二参考线基本对齐；第二栅极区段的第一端与第一参考线基本对齐。
140.在一些实施例中，形成栅极区段引起：相对于第一方向，栅极区段的两个直接相邻的栅极区段之间的距离为≈1.0cpp，其中cpp是距离测量单位；并且形成ar进一步引起：第一ar和第二ar之间的第一ar-间隙g1的尺寸为(≈1.5cpp)≤g1，并且第三ar和第四ar之间的第二ar-间隙g2的尺寸为(≈1.5cpp)≤g2。
141.在一些实施例中，形成栅极区段引起配置(a)或配置(b)为真；对于配置(a)，第一栅极区段位于第一ar-间隙上方，并且第二栅极区段位于第二ar上方；和第一栅极区段位于第三ar上方，第二栅极区段位于第二ar-间隙上方；对于配置(b)，第一栅极区段位于第一ar上方，并且第二栅极区段位于第一ar-间隙上方；和第一栅极区段位于第二ar-间隙上方，并且第二栅极区段位于第四ar上方。在一些实施例中，配置(a)或配置(b)为真；对于配置(a)，第一栅极区段在第一ar-间隙上方，第二栅极区段在第二ar-间隙上方；对于配置(b)，第二栅极区段在第一ar-间隙上方，并且第一栅极区段在第二ar-间隙上方；并且形成栅极区段引起：相对于第二方向，栅极区段的第七栅极区段和第八栅极区段以及第九栅极区段和第十栅极区段对应地同轴并且通过位于填充单元区域中心的对应栅极间隙分开，相对于第一方向，第一栅极区段和第二栅极区段、第三栅极区段和第四栅极区段以及第五栅极区段和第六栅极区段位于第七栅极区段和第八栅极区段与第九栅极区段和第十栅极区段之间；第三栅极区段和第四栅极区段以及第七栅极区段和第八栅极区段对应地位于第一ar和第三ar上方；第五栅极区段和第六栅极区段以及第九栅极区段和第十栅极区段对应地位于第二ar和第四ar上方。
142.在一些实施例中，形成ar进一步引起：第一和第二ar之间的第一ar-间隙g1的尺寸为(≈2.0cpp)≤g1；第三和第四ar之间的第二ar-间隙g2的尺寸为(≈2.0cpp)≤g2。在一些实施例中，形成ar进一步引起：第一和第二ar之间的第一ar-间隙g1的尺寸为(≈3.0cpp)≤g1；第三和第四ar之间的第二ar-间隙g2的尺寸为(≈3.0cpp)≤g2。
143.本领域普通技术人员将容易地看出，所公开的实施例中的一个或多个实现了上述
优点中的一个或多个。在阅读前述说明书之后，普通技术人员将能够影响本文广泛公开的各种改变、等效物的替换和各种其他实施例。因此，在此授予的保护旨在仅受所附权利要求及其等价物中包含的定义的限制。

技术特征：
1.一种半导体器件中的填充单元区域，所述填充单元区域包括：栅极区段，在第一方向上延伸，并且不与所述填充单元区域内的有源电路或无源电路电耦合；相对于所述第一方向：所述栅极区段的多数第一端与在垂直于所述第一方向的第二方向上延伸的第一参考线基本对齐，所述第一参考线平行于且靠近于所述填充单元区域的顶部边界；所述栅极区段的多数第二端与第二参考线基本对齐，所述第二参考线在所述第二方向上延伸并且平行于且靠近于所述填充单元区域的底部边界；所述栅极区段中的第一栅极区段和第二栅极区段连续地延伸穿过所述填充单元区域；和所述栅极区段中的第三栅极区段和第四栅极区段以及第五栅极区段和第六栅极区段对应地同轴并且由位于所述填充单元区域中心的对应栅极间隙分开；相对于所述第二方向，所述第一栅极区段和所述第二栅极区段位于所述第三栅极区段和第四栅极区段与所述第五栅极区段和所述第六栅极区段之间；以及相对于所述第一方向：所述第一栅极区段的第一端延伸到所述顶部边界；并且所述第二栅极区段的第二端延伸到所述底部边界。2.根据权利要求1所述的填充单元区域，其中：所述第一栅极区段和所述第二栅极区段是相同的。3.根据权利要求2所述的填充单元区域，其中：相对于所述第二方向，所述栅极区段的第七栅极区段位于所述第三栅极区段和所述第四栅极区段与所述第五栅极区段和所述第六栅极区段之间；并且相对于所述第一方向：所述第七栅极区段的第一端与所述第一参考线基本对齐；和所述第七栅极区段的第二端与所述第二参考线基本对齐。4.根据权利要求1所述的填充单元区域，其中：相对于所述第一方向：所述第一栅极区段的第二端与所述第二参考线基本对齐；并且所述第二栅极区段的第一端与所述第一参考线基本对齐。5.根据权利要求1所述的填充单元区域，还包括：有源区域，在所述第二方向上延伸；相对于所述第二方向，所述有源区域中的第一有源区域和第二有源区域以及第三有源区域和第四有源区域对应地同轴并且通过位于所述填充单元区域中心的对应第一有源区域-间隙和第二有源区域-间隙分开；并且其中：相对于第二方向：所述栅极区段中的两个直接相邻的栅极区段之间的距离约为1.0cpp，其中cpp是距离测量单位；和所述第一有源区域和所述第二有源区域之间的所述第一有源区域-间隙g1的尺寸为
(≈1.5cpp)≤g1；和所述第三有源区域和所述第四有源区域之间的所述第二有源区域-间隙g2的尺寸为(≈1.5cpp)≤g2。6.根据权利要求5所述的填充单元区域，其中：所述第一有源区域和所述第二有源区域之间的所述第一有源区域-间隙g1的尺寸为(≈2.0cpp)≤g1；并且所述第三有源区域和所述第四有源区域之间的所述第二有源区域-间隙g2的尺寸为(≈2.0cpp)≤g2。7.根据权利要求6所述的填充单元区域，其中：所述第一有源区域和所述第二有源区域之间的所述第一有源区域-间隙g1的尺寸为(≈3.0cpp)≤g1；并且所述第三有源区域和所述第四有源区域之间的所述第二有源区域-间隙g2的尺寸为(≈3.0cpp)≤g2。8.根据权利要求5所述的填充单元区域，其中：配置(a)或配置(b)为真；对于所述配置(a)：所述第一栅极区段位于所述第一有源区域-间隙上方，并且所述第二栅极区段位于所述第二有源区域上方；和所述第一栅极区段位于所述第三有源区域上方，并且所述第二栅极区段位于所述第二有源区域-间隙上方；以及对于所述配置(b)：所述第一栅极区段位于所述第一有源区域上方，并且所述第二栅极区段位于所述第一有源区域-间隙上方；和所述第一栅极区段位于所述第二有源区域-间隙上方，并且所述第二栅极区段位于所述第四有源区域上方。9.一种半导体器件中的填充单元区域，所述填充单元区域包括：栅极区段，在第一方向上延伸并且不与所述填充单元区域内的有源电路或无源电路电耦合；相对于所述第一方向：所述栅极区段的多数第一端与在垂直于所述第一方向的第二方向上延伸的第一参考线基本对齐，所述第一参考线平行于且靠近于所述填充单元区域的顶部边界；所述栅极区段的多数第二端与第二参考线基本对齐，所述第二参考线在所述第二方向上延伸并且平行于且靠近于所述填充单元区域的底部边界；所述栅极区段中的第一栅极区段和第二栅极区段连续地延伸穿过所述填充单元区域；和所述栅极区段中的第三栅极区段和第四栅极区段以及第五栅极区段和第六栅极区段对应地同轴并且通过位于所述填充单元区域中心的对应栅极间隙分开；相对于所述第二方向，所述第一栅极区段和所述第二栅极区段位于所述第三栅极区段和所述第四栅极区段与所述第五栅极区段和所述第六栅极区段之间；
相对于所述第一方向：所述第一栅极区段的第一端延伸到所述顶部边界；和所述第二栅极区段的第二端延伸到所述底部边界；除了所述第一栅极区段至所述第六栅极区段之外的所述栅极区段的至少附加四个栅极区段布置成成对的栅极区段的二元组，每个二元组的栅极区段构件是同轴的并且相对于所述第一方向通过对应栅极间隙分开；和相对于所述第二方向，所述第一栅极区段和所述第二栅极区段、所述第三栅极区段和所述第四栅极区段以及所述第五栅极区段和所述第六栅极区段位于每对二元组之间。10.一种形成半导体器件的填充单元区域的方法，所述方法包括：形成包括衬底的掺杂区的有源区域，所述有源区域在第一方向上延伸；相对于所述第一方向，形成有源区域导致所述有源区域的第一有源区域和第二有源区域以及第三有源区域和第四有源区域对应地同轴并且通过位于所述填充单元区域中心的对应第一有源区域-间隙和第二有源区域-间隙分开；以及形成在垂直于所述第一方向的第二方向上延伸的栅极区段，所述形成栅极区段引起：所述栅极区段没有电耦合到所述填充单元区域内的有源电路或无源电路；以及相对于所述第二方向：所述栅极区段的多数第一端与在所述第一方向上延伸的第一参考线基本对齐，所述第一参考线平行于且靠近于所述填充单元区域的顶部边界；所述栅极区段的多数第二端与第二参考线基本对齐，所述第二参考线在所述第一方向上延伸并且平行于且靠近于所述填充单元区域的底部边界；所述栅极区段中的第一栅极区段和第二栅极区段连续地延伸穿过所述填充单元区域；和所述栅极区段中的第三栅极区段和第四栅极区段以及第五栅极区段和第六栅极区段对应地同轴并且通过位于所述填充单元区域中心的对应栅极间隙分开；相对于所述第一方向，所述第一栅极区段和所述第二栅极区段位于所述第三栅极区段和所述第四栅极区段与所述第五栅极区段和所述第六栅极区段之间；和相对于所述第二方向：所述第一栅极区段的第一端延伸到所述顶部边界；和所述第二栅极区段的第二端延伸到所述底部边界。

技术总结
本申请的实施例提供了半导体器件的填充单元区域及其形成方法。填充单元区域(在半导体器件中)包括：栅极区段，其第一端的多数与第一参考线基本对齐，第一参考线平行于且靠近于填充单元区域的顶部边界，以及栅极区段的多数第二端与第二参考线基本对齐并且平行于且靠近于填充单元区域的底部边界。第一和第二栅极区段连续延伸穿过填充单元区域；第三和第四和第五和第六栅极区段对应地同轴并通过对应的栅极间隙分开。相对于第一方向：第一栅极区段的第一端延伸到填充单元区域的顶部边界；第二栅极区段的第二端延伸到填充单元区域的底部边界。边界。边界。


技术研发人员：陈顺利 段飞帆 陈庭榆
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2023.01.10
技术公布日：2023/7/11