氮化物非易失性的多值逻辑存储器及制作方法

1.本发明属于半导体器件技术领域，特别涉及一种多值逻辑存储器，可用于高密度存储和多值逻辑电路。


背景技术：

2.非易失性存储器由于具有非易失、按字节存取、存储密度高、低功耗的特点，引起了研究人员的广泛关注，尤其是将其用于计算机系统时，可以消除计算机运算等待时间内的能量损失，有望大幅降低计算机系统的能耗。由于gan材料具有宽禁带、高击穿场强、高饱和电子速度和高热导率等优势，同时gan材料的纵向光学声子能量大，因此gan共振隧穿二极管可以实现快速带间跃迁，共振隧穿时间短。基于gan共振隧穿二极管的共振隧穿存储器，能以皮秒时间尺度运行，实现高速非易失性随机存取存储器，可应用于现场可编程门阵列和传感器网络系统等高速运算场合。
3.然而，由于氮化物材料自身强的内建电场和极化特性，一般的共振隧穿能级对齐过程只出现一次，即双势垒单量子阱gan共振隧穿二极管只有一个具有较大峰谷电流比的微分负阻区域，不能实现多值逻辑特性来进行紧凑和高效的电路设计。而在垂直方向上将不同的gan共振隧穿二极管串联，能实现多个微分负阻区域，可用于多值逻辑电路以及存储电路中。
4.2021年，日本先进工业科学技术研究所在文章《growth and characterization of gan/aln resonant tunneling diodes for high-performance nonvolatile memory》中报道了一种氮化物非易失性存储器结构如图1所示，其自下而上包括衬底、gan缓冲层、n
+
gan发射极欧姆接触层、第一gan隔离层、第一aln势垒层、gan量子阱层、第二aln势垒层、第二gan隔离层、n
+
gan集电极欧姆接触层和集电极电极，在n
+
gan发射极欧姆接触层上一侧设有发射极电极。该存储器器件存在以下缺点：
5.1.器件采用双势垒单量子阱结构，只有一个微分负阻区域，只能产生0和1两个稳态，不能产生多值逻辑状态，不利于简化电路设计和集成。
6.2.器件采用双势垒单量子阱结构，微分负阻区域的峰值电压和谷值电压接近，峰值和谷值电流比较小，存储器的0状态和1状态电流值差距小，在重复擦写过程中可能会由于不稳定性导致擦写状态无法区分。
7.3.存储器写入和擦除的耐久性差，在重复多次施加脉冲后，器件输出特性产生误差和退化现象。
8.4.器件有源区位错分布不均，导致器件漏电严重，在量子阱和外部之间产生电荷泄漏，导致存储器开关的不稳定性和延迟性。


技术实现要素：

9.本发明目的在于针对上述已有技术的缺点，提出一种氮化物非易失性的多值逻辑存储器及制作方法，以增加存储器写入和擦除状态的电流差值，减小开关的不稳定性、延迟
性和擦写状态误差，提高耐久性，简化电路设计和电路集成。
10.本发明的技术方案是这样实现的：
11.1、一种氮化物非易失性的多值逻辑存储器，自下而上，包括衬底、成核层、沟道层、浮栅层、第一势垒层、第一量子阱层、第二势垒层、隔离层、栅极接触层，该第一量子阱层、第二势垒层和第一势垒层构成第一共振隧穿二极管，其特征在于：
12.所述第二势垒层与隔离层之间依次设有串联层、第三势垒层、第二量子阱层和第四势垒层，该第三势垒层、第二量子阱层和第四势垒层构成第二共振隧穿二极管，并与第一共振隧穿二极管串联，通过改变串联层厚度和掺杂改变串联电阻，实现对微分负阻峰值间距的调控；
13.所述浮栅层两侧设有源电极和漏电极，栅极接触层上设有栅电极，栅电极到成核层的外部包裹有钝化层，形成三极管结构；
14.通过两个共振隧穿二极管垂直输运电流和三极管横向输运电流，实现存储器输出状态的调控。
15.进一步，所述串联层，采用gan、ingan、inn中的任意一种，厚度为30nm-200nm，掺杂浓度为1
×
10
19
cm-3-5
×
10
20
cm-3
；
16.进一步，所述第三势垒层和第四势垒层均采用aln、algan、inaln、inalgan、scaln、yaln、alpn、baln、bpn中的任意一种，厚度为1nm-3nm；
17.进一步，所述第二量子阱层，采用gan、ingan、inn中的任意一种，厚度为1nm-3nm；
18.进一步，所述钝化层，采用sin、al2o3、hfo2材料中的任意一种。
19.进一步，所述的衬底采用蓝宝石材料、硅材料、碳化硅材料、金刚石材料、氮化镓材料、氮化铝材料、氮化硼材料中的任意一种材料；
20.进一步，所述的成核层，采用aln、gan、algan材料中任意一种，厚度为3nm-1000nm；
21.进一步，所述的沟道层，采用掺杂浓度在1x10
19 cm-3-5x10
20 cm-3
之间，厚度为100nm-200nm的n
+
gan、n
+
ingan、n
+
inn中的任意一种；
22.进一步，所述浮栅层采用gan、ingan、inn中的任意一种，其厚度为4nm-15nm；
23.进一步，所述第一势垒层和第二势垒层均采用aln、algan、inaln、inalgan、scaln、yaln、alpn、baln、bpn中的任意一种，厚度为1nm-3nm。
24.进一步，所述第一量子阱层，采用gan、ingan、inn中的任意一种，厚度为1nm-3nm；
25.进一步，所述隔离层，采用gan、ingan、inn中的任意一种，其厚度为4nm-15nm；
26.进一步，所述栅极接触层，采用掺杂浓度在1x10
19 cm-3-5x10
20 cm-3
之间，厚度为50nm-200nm的n
+
gan、n
+
ingan、n
+
inn中的任意一种。
27.2、一种氮化物非易失性的多值逻辑存储器的制作方法，其特征在于，包括如下：
28.1)采用金属有机物化学气相淀积技术或分子束外延技术，在衬底基片上生长3nm-1000nm的成核层；
29.2)采用金属有机物化学气相淀积方法或分子束外延技术，在成核层上生长生掺杂浓度为1
×
10
19
cm-3-5
×
10
20
cm-3
、厚度为100nm-200nm的沟道层；
30.3)采用分子束外延方法,在沟道层上生长厚度为4nm-15nm的浮栅层；
31.4)采用分子束外延方法，在浮栅层上生长厚度为1nm-3nm的第一势垒层；
32.5)采用分子束外延方法，在第一势垒层上生长厚度为1nm-3nm的第一量子阱层；
33.6)采用分子束外延方法，在第一量子阱层上生长厚度为1nm-3nm的第二势垒层；
34.7)采用分子束外延方法，在第二势垒层上生长掺杂浓度为1
×
10
19
cm-3-5
×
10
20
cm-3
，厚度为30nm-200nm的串联层；
35.8)采用分子束外延方法，在串联层上生长厚度为1nm-3nm的第三势垒层；
36.9)采用分子束外延方法，在第三势垒层上生长厚度为1nm-3nm的第二量子阱层；
37.10)采用分子束外延方法，在第二量子阱上生长厚度为1nm-3nm的第四势垒层；
38.11)采用分子束外延方法，在第四势垒层上生长厚度为4nm-15nm的隔离层；
39.12)使用分子束外延技术，在隔离层上生长掺杂浓度为1
×
10
19
cm-3-5
×
10
20
cm-3
、厚度为50nm-200nm的栅极接触层；
40.13)采用传统光学光刻，在栅极接触层上，形成台面隔离图形，再以光刻胶为掩膜，用感应耦合等离子体刻蚀方法，使用bcl3/cl2气体源，刻蚀外延材料，形成深度至成核层的方形台面隔离浅槽；
41.14)采用电子束光刻，在栅极接触层上形成方形图形，以光刻胶为掩膜，采用电子束蒸发方法蒸发ti/au金属层，形成栅电极；
42.15)以栅电极金属为掩膜，采用感应耦合等离子体刻蚀方法，使用bcl3/cl2气体源，刻蚀深度至沟道层，形成从浮栅层到栅电极的方形台面；
43.16)采用传统光学光刻，在沟道层左右两侧形成源电极和漏电极图形，再以光刻胶为掩膜，采用电子束蒸发方法蒸发ti/al/ni/au金属层，形成源电极和漏电极；
44.17)采用等离子体增强化学气相沉积法或原子层淀积工艺，在整个器件区域表面淀积厚度为50nm-200nm的钝化层；
45.18)采用传统光学光刻，在钝化层上形成栅电极、源电极和漏电极通孔图形，以光刻胶为掩膜，采用反应离子刻蚀方法，使用sf6气体源，形成栅电极、源电极和漏电极通孔；
46.19)采用传统光学光刻，在栅电极、源电极和漏电极通孔表面形成栅电极、源电极和漏电极pad图形，再以光刻胶为掩膜，采用电子束蒸发方法，蒸发au金属层，分别形成与栅电极、源电极和漏电极互连的栅电极pad、源电极pad和漏电极pad，完成存储器制备。
47.本发明与现有技术相比具有如下优点：
48.1、本发明采用垂直方向上两个共振隧穿二极管串联的结构输运电流，能实现存储器的多值逻辑状态，通过调控两个共振隧穿二极管之间串联层的电阻可调控微分负阻峰值电压的差距，同时由于采用三端结构的三极管，可调控存储器的输出状态。2、本发明由于采用垂直方向上两个共振隧穿二极管串联的结构，不仅能产生多个微分负阻区域，实现多值逻辑状态，存储密度大，利于简化电路设计和电路集成，而且能增大微分负阻区域的峰值电压差值和峰谷值电流比，提高峰值电流，解决在重复擦写过程中由于不稳定造成的0状态和1状态无法分辨的问题。
49.3、本发明由于采用分子束外延技术生长存储器外延层，能实现材料生长厚度的精确调控，且外延量子阱界面位错密度小、界面粗糙度低、厚度波动性较小，可减小存储器开关的不稳定性和延迟，降低存储器的泄漏电流，提高存储器写入和擦除的耐久性。
附图说明
50.图1是传统氮化物非易失性存储器的结构图；
51.图2是本发明氮化物非易失性的多值逻辑存储器的结构图；
52.图3是本发明制作氮化物非易失性的多值逻辑存储器的流程示意图。
具体实施方式
53.参照图2，本发明氮化物非易失性的多值逻辑存储器，包括衬底1、成核层2、沟道层3、浮栅层4、第一势垒层5、第一量子阱层6、第二势垒层7、串联层8、第三势垒层9、第二量子阱层10、第四势垒层11、隔离层12、栅极接触层13，浮栅层4两侧设有源电极和漏电极，栅极接触层13上设有栅电极，栅电极到成核层的外部包裹有钝化层14，其中：
54.所述衬底1，采用蓝宝石材料、硅材料、碳化硅材料、金刚石材料、氮化镓材料、氮化铝材料、氮化硼材料中的任意一种材料；
55.所述成核层2，采用aln、gan、algan材料中任意一种，厚度为3nm-1000nm，其位于衬底1之上；
56.所述沟道层3，采用掺杂浓度在1x10
19 cm-3-5x10
20 cm-3
之间，厚度为100nm-200nm的n
+
gan、n
+
ingan、n
+
inn中的任意一种，其位于成核层2之上；
57.所述浮栅层4，采用gan、ingan、inn中的任意一种，其厚度为4nm-15nm，其位于沟道层3之上；
58.所述第一势垒层5、第二势垒层7、第三势垒层9和第四势垒层11采用aln、algan、inaln、inalgan、scaln、yaln、alpn、baln、bpn中的任意一种，厚度为1nm-3nm，其中第一势垒层5位于浮栅层4之上，第二势垒层7位于第一量子阱6之上，第三势垒层9位于串联层8之上，第四势垒层11位于第二量子阱层10之上；
59.所述第一量子阱层6和第二量子阱层10，采用gan、ingan、inn中的任意一种，厚度为1nm-3nm，其中第一量子阱层6位于第一势垒层5之上，第二量子阱层10位于第三势垒层9之上；
60.所述串联层8，采用gan、ingan、inn中的任意一种，厚度为30nm-200nm，掺杂浓度为1
×
10
19
cm-3-5
×
10
20
cm-3
，其位于第二势垒层7之上；
61.所述隔离层12，采用gan、ingan、inn中的任意一种，其厚度为4nm-15nm，其位于第四势垒层11之上；
62.所述栅极接触层13，采用掺杂浓度在1x10
19 cm-3-5x10
20 cm-3
之间，厚度为50nm-200nm的n
+
gan、n
+
ingan、n
+
inn中的任意一种，其位于隔离层12之上；
63.所述钝化层14，采用sin、al2o3、hfo2材料中的任意一种材料，其包裹在栅电极到成核层的外部；
64.所述第一势垒层5、第一量子阱层6和第二势垒层7构成第一共振隧穿二极管；第三势垒层9、第二量子阱层10和第四势垒层11构成第二共振隧穿二极管，并与第一共振隧穿二极管串联；
65.所述浮栅层4两侧设有源电极和漏电极，栅极接触层13上设有栅电极，形成三极管结构；
66.通过两个共振隧穿二极管垂直输运电流和三极管横向输运电流，产生多个微分负阻区域，实现存储器的多值逻辑状态，通过改变串联层的掺杂浓度和厚度，调控微分负阻峰值电压的差距。
67.参照图3，本发明氮化物非易失性的多值逻辑存储器及制作方法给出如下三种实施例。
68.实施例一，在自支撑氮化镓衬底上，制作第一势垒层、第二势垒层、第三势垒层和第四势垒层均采用厚度为1.5nm的aln，第一量子阱和第二量子阱层均采用厚度为2.5nm的gan，串联层采用掺杂浓度为5
×
10
20
cm-3
、厚度为30nm的gan，钝化层采用厚度为200nm的sin的氮化物非易失性的多值逻辑存储器。
69.步骤一，生长aln成核层，如图3(a)。
70.采用分子束外延技术，在自支撑氮化镓衬底上淀积厚度为3nm的aln成核层。
71.淀积aln成核层采用的工艺条件是：温度为750℃，氮气流量为0.6sccm，铝束流平衡蒸气压为0.6
×
10-7
torr，氮气射频源功率为400w。
72.步骤二，生长沟道层，如图3(b)。
73.采用分子束外延方法，在aln成核层上生长掺杂浓度5x10
20
cm-3
、厚度为100nm的n
+
gan沟道层。
74.生长沟道层的工艺条件是：温度为750℃，镓束流平衡蒸气压为3.5
×
10-7
torr,硅束流平衡蒸气压为3.8
×
10-8
torr，氮气流量为0.6sccm，氮等离子体射频源功率为400w。
75.步骤三，生长浮栅层，如图3(c)。
76.采用分子束外延方法，在沟道层上生长厚度为15nm的gan浮栅层。
77.生长浮栅层的工艺条件是：温度为750℃，镓束流平衡蒸气压为3.5
×
10-7
torr,氮气流量为0.6sccm，氮等离子体射频源功率为400w。
78.步骤四，淀积第一势垒层，如图3(d)。
79.采用分子束外延方法，在浮栅层上淀积厚度为1.5nm的第一aln势垒层。
80.淀积第一aln势垒层的工艺条件是：温度为750℃，氮气流量为0.6sccm，铝束流平衡蒸气压为0.6
×
10-7
torr，氮等离子体射频源功率为400w。
81.步骤五，淀积第一量子阱层，如图3(e)。
82.采用分子束外延方法，在第一aln势垒层上淀积厚度为2.5nm的第一gan量子阱层。
83.淀积第一gan量子阱层的工艺条件是：温度为750℃，镓束流平衡蒸气压为3.5
×
10-7
torr，氮气流量为0.6sccm，氮等离子体射频源功率为400w。
84.步骤六，淀积第二势垒层，如图3(f)。
85.采用分子束外延方法，在第一gan量子阱层上淀积厚度为1.5nm的第二aln势垒层。
86.淀积第二aln势垒层的工艺条件是：温度为750℃，氮气流量为0.6sccm，铝束流平衡蒸气压为0.6
×
10-7
torr，氮等离子体射频源功率为400w。
87.上述第一aln势垒层、第一gan量子阱层和第二aln势垒层形成第一共振隧穿二极管。
88.步骤七，淀积串联层，如图3(g)。
89.采用分子束外延方法，在第二aln势垒层上淀积掺杂浓度为5
×
10
20
cm-3
、厚度为30nm的gan串联层。
90.淀积串联层的工艺条件是：温度为750℃，镓束流平衡蒸气压为3.5
×
10-7
torr，硅束流平衡蒸气压为3.8
×
10-8
torr，氮气流量为0.6sccm，氮等离子体射频源功率为400w。
91.步骤八，淀积第三势垒层，如图3(h)。
92.采用分子束外延方法，在串联层上淀积厚度为1.5nm的第三aln势垒层。
93.淀积第三aln势垒层的工艺条件是：温度为750℃，氮气流量为0.6sccm，铝束流平衡蒸气压为0.6
×
10-7
torr，氮等离子体射频源功率为400w。
94.步骤九，淀积第二量子阱层，如图3(i)。
95.采用分子束外延方法，在第三aln势垒层上淀积厚度为2.5nm的第二gan量子阱层。
96.淀积第二gan量子阱层的工艺条件是：温度为750℃，镓束流平衡蒸气压为3.5
×
10-7
torr，氮气流量为0.6sccm，氮等离子体射频源功率为400w。
97.步骤十，淀积第四势垒层，如图3(j)。
98.采用分子束外延方法，在第二量子阱层上淀积厚度为1.5nm的第四aln势垒层。
99.淀积第四aln势垒层的工艺条件是：温度为750℃，氮气流量为0.6sccm，铝束流平衡蒸气压为0.6
×
10-7
torr，氮等离子体射频源功率为400w。
100.上述第三aln势垒层、第二gan量子阱层和第四aln势垒层形成第二共振隧穿二极管。
101.步骤十一，生长隔离层，如图3(k)。
102.采用分子束外延方法，在第四势垒层上生长厚度为15nm的gan隔离层。
103.生长gan隔离层的工艺条件是：温度为750℃，镓束流平衡蒸气压为3.5
×
10-7
torr,氮气流量为0.6sccm，氮等离子体射频源功率为400w。
104.步骤十二，生长栅极接触层，如图3(l)。
105.采用分子束外延方法，在隔离层上生长厚度为200nm、掺杂浓度5
×
10
20
cm-3
的n
+
gan栅极接触层。
106.生长n
+
gan栅极接触层的工艺条件是：温度为750℃，镓束流平衡蒸气压为3.5
×
10-7
torr,硅束流平衡蒸气压为3.8
×
10-8
torr，氮气流量为0.6sccm，氮等离子体射频源功率为400w。
107.步骤十三，在栅极接触层上，匀胶、光刻、显影、刻蚀外延材料，形成深度至成核层的网格状台面隔离浅槽，如图3(m)。
108.13.1)采用光刻形成台面隔离图形：
109.13.1a)旋涂az5214光刻胶，先在转速为500rad/min，加速度为1000rad
2/
min下旋涂3s；再在转速为4000rad/min，加速度为2000rad2/min下旋涂30s，再在95℃下烘固90s；
110.13.1b)采用传统光学光刻，对栅极接触层上的az5214光刻胶曝光处理；
111.13.1c)对曝光处理后的光刻胶，采用rzx-3038显影液显影，显影时间为45s，形成网格状台面隔离图形；
112.13.2)刻蚀形成台面隔离：
113.采用感应耦合等离子体刻蚀方法，以光刻胶为掩膜，刻蚀形成深度至成核层的台面隔离。
114.感应耦合等离子体刻蚀采用的工艺条件是：cl2气流量为10sccm，bcl3气流量25sccm，刻蚀时间为300s。
115.步骤十四，在栅极接触层上，形成方形光刻图形，以光刻胶为掩膜，采用电子束蒸发方法蒸发ti/au金属层，形成栅电极，如图3(n)。
116.14.1)光刻形成方形台面图形：
117.14.1a)在栅极接触层上旋涂pmma a4光刻胶，再在转速为500rad/min，加速度为1000rad
2/
min下旋涂3s，再在转速为4000rad/min，加速度为2000rad2/min下旋涂30s，再在180℃温度下烘固90s；
118.14.1b)采用电子束光刻方法，设定电子剂量比为750，对pmma a4光刻胶进行曝光处理；
119.14.1c)采用比例为3：1的四甲基二戊酮与异丙醇溶液，对曝光后的光刻胶显影120s，再用异丙醇定影30s，形成方形台面图形；
120.14.2)采用电子束蒸发方法，设置真空度小于1.4
×
10-3
pa，功率范围为400～800w，蒸发速率为的工艺条件，在台面隔离后的栅极接触层上淀积ti/au金属组合，金属厚度为0.04μm/0.5μm，完成栅电极制作。
121.步骤十五，在栅极接触层上，匀胶、光刻、显影、刻蚀，形成从浮栅层到栅电极的方形台面，如图3(o)。
122.15.1)采用光刻形成台面隔离图形：
123.15.1a)旋涂az5214光刻胶，先在转速为500rad/min，加速度为1000rad
2/
min下旋涂3s；再在转速为4000rad/min，加速度为2000rad2/min下旋涂30s，再在95℃下烘固90s；
124.15.1b)采用传统光学光刻，对栅极接触层上的az5214光刻胶曝光处理；
125.15.1c)对曝光处理后的光刻胶，采用rzx-3038显影液显影，显影时间为45s，形成台面隔离图形；
126.15.2)刻蚀形成方形台面：
127.采用感应耦合等离子体刻蚀方法，以光刻胶为掩膜，刻蚀形成深度至浮栅层的方形台面。
128.感应耦合等离子体刻蚀采用的工艺条件是：cl2气流量为10sccm，bcl3气流量25sccm，刻蚀时间为300s。
129.步骤十六，在沟道层左右两侧形成源电极和漏电极，如图3(p)。
130.16.1)光刻形成源电极和漏电极图形：
131.16.1a)在gan沟道层左右两侧位置旋涂az5214光刻胶，先在转速为500rad/min，加速度为1000rad
2/
min下旋涂3s，再在转速4000rad/min，加速度为2000rad2/min下旋涂30s，再在95℃下烘固90s；
132.16.1b)采用传统光学光刻，对gan沟道层上的az5214光刻胶曝光处理；
133.16.1c)对曝光处理后的光刻胶，采用rzx-3038显影液显影45s，在沟道层左右两侧形成源电极和漏电极图形；
134.16.2)采用电子束蒸发方法，分别在沟道层上淀积ti/al/ni/au金属组合，金属厚度为0.05μm/0.12μm/0.08μm/0.08μm；再在温度为830℃的氮气气氛中进行30s快速热退火，形成源电极和漏电极。
135.电子束蒸发的工艺条件是：真空度小于1.4
×
10-3
pa，功率范围为400～800w，蒸发速率为
136.步骤十七，淀积钝化层，如图3(q)。
137.采用等离子体增强化学气相淀积方法，在从栅电极到成核层的表面区域淀积厚度为200nm的sin钝化层。
138.等离子体增强化学气相淀积方法采用的工艺条件是：时间为60s，压强为2200mtorr，温度为350℃，sih4流量为13.5sccm，nh3流量为10sccm，n2流量为1000sccm。
139.步骤十八，在sin钝化层上光刻、刻蚀，形成栅电极、源电极和漏电极通孔，如图3(r)。
140.18.1)在sin钝化层上光刻形成栅电极、源电极和漏电极通孔图形：
141.18.1a)在sin钝化层上旋涂az5214光刻胶，先在转速为500rad/min，加速度为1000rad
2/
min下旋涂3s，再在转速4000rad/min，加速度为2000rad2/min下旋转30s，再在95℃下烘固90s；
142.18.1b)采用传统光学光刻，对sin钝化层上的az5214光刻胶曝光处理；
143.18.1c)对曝光处理后的光刻胶，采用rzx-3038显影液显影45s，形成栅电极、源电极和漏电极这三个通孔图形；
144.18.2)采用反应离子刻蚀方法，以光刻胶为掩膜，分别对栅电极通孔图形、源电极通孔图形和漏电极通孔图形刻蚀至栅电极、源电极和漏电极的金属表面，形成栅电极、源电极和漏电极通孔。
145.反应离子刻蚀方法采用的工艺条件是：压强为1500mtorr，功率为200w，sf6流量为8sccm，chf3流量为10sccm，he流量为150sccm。
146.步骤十九，在栅电极通孔、源电极通孔和漏电极通孔上光刻、蒸发，形成栅电极金属pad、源电极金属pad和漏电极金属pad，如图3(s)。
147.19.1)在栅电极通孔、源电极通孔和漏电极通孔上光刻形成栅电极、源电极和漏电极金属pad图形：
148.19.1a)在栅电极、源电极和漏电极通孔上旋涂az5214光刻胶，先在转速为500rad/min，加速度为1000rad
2/
min下旋涂3s，再在转速为4000rad/min，加速度为2000rad2/min下旋涂30s，再在95℃下烘固90s；
149.19.1b)采用传统光学光刻方法，对az5214光刻胶进行曝光处理；
150.19.1c)对曝光处理过的光刻胶，采用rzx-3038显影液显影45s，形成栅电极、源电极和漏电极金属pad图形；
151.19.2)使用电子束蒸发方法，在栅电极、源电极和漏电极金属引脚图形上，按照19.2)使用电子束蒸发方法，在栅电极、源电极和漏电极金属引脚图形上，按照的速率蒸发厚度为80nm的au金属，再用丙酮浸泡，分别形成栅电极金属pad、源电极金属pad和漏电极金属pad，完成存储器制作。
152.实施例二，在蓝宝石衬底上，制作第一势垒层、第二势垒层、第三势垒层和第四势垒层采用厚度为3nm的inaln，第一量子阱和第二量子阱层采用厚度为1nm的ingan，串联层采用厚度为200nm、掺杂浓度为1
×
10
20
cm-3
的in
0.1
ga
0.9
n，钝化层采用厚度为50nm的al2o3的氮化物非易失性的多值逻辑存储器。
153.步骤1，生长gan成核层，如图3(a)。
154.使用金属有机物化学气相淀积技术，在温度为1300℃，压强为40torr，镓源流量为200sccm，氨气流量为5000sccm，氢气流量为3500sccm的工艺条件下，在蓝宝石衬底上淀积厚度为500nm的gan成核层。
155.步骤2，生长in
0.1
ga
0.9
n沟道层，如图3(b)。
156.使用金属有机物化学气相淀积技术，在温度为600℃，压强为200torr，镓源流量为
50sccm，铟源流量为120sccm，硅源流量为200sccm，氨气流量为3000sccm，氢气流量为3000sccm的工艺条件下，在gan成核层上生长厚度为200nm、掺杂浓度为1x10
20 cm-3
的in
0.1
ga
0.9
n沟道层。
157.步骤3，生长in
0.1
ga
0.9
n浮栅层，如图3(c)。
158.使用分子束外延方法，采用温度为540℃，氮气流量为1.6sccm，铟束流平衡蒸气压为0.8
×
10-7
torr，镓束流平衡蒸气压为5.2
×
10-7
torr，氮气射频源功率为350w工艺条件，在in
0.1
ga
0.9
n沟道层上生长厚度为8nm的in
0.1
ga
0.9
n浮栅层。
159.步骤4，生长in
0.1
al
0.9
n第一势垒层，如图3(d)。
160.使用分子束外延方法，设置温度为540℃，氮气流量为1.6sccm，铟束流平衡蒸气压为0.8
×
10-7
torr，铝束流平衡蒸气压为2.1
×
10-7
torr，氮等离子体射频源功率为350w的工艺条件，在in
0.1
ga
0.9
n浮栅层上淀积厚度为3nm、in组分为10％的in
0.1
al
0.9
n第一势垒层。
161.步骤5，生长in
0.1
ga
0.9
n第一量子阱层，如图3(e)。
162.使用分子束外延方法，设置温度为540℃，氮气流量为1.6sccm，铟束流平衡蒸气压为0.8
×
10-7
torr，镓束流平衡蒸气压为5.2
×
10-7
torr，氮气射频源功率为350w的工艺条件，在in
0.1
al
0.9
n第一势垒层上淀积厚度为1nm的in
0.1
ga
0.9
n第一量子阱层。
163.步骤6，生长in
0.1
al
0.9
n第二势垒层，如图3(f)。
164.使用分子束外延方法，设置温度为540℃，氮气流量为1.6sccm，铟束流平衡蒸气压为0.8
×
10-7
torr，铝束流平衡蒸气压为2.1
×
10-7
torr，氮气射频源功率为350w的工艺条件，在in
0.1
ga
0.9
n第一量子阱层上淀积厚度为3nm、in组分为10％的in
0.1
al
0.9
n第二势垒层。
165.上述in
0.1
al
0.9
n第一势垒层、in
0.1
ga
0.9
n第一量子阱层和in
0.1
al
0.9
n第二势垒层形成第一共振隧穿二极管。
166.步骤7，生长in
0.1
ga
0.9
n串联层，如图3(g)。
167.使用分子束外延方法，设置温度为540℃，氮气流量为1.6sccm，铟束流平衡蒸气压为0.8
×
10-7
torr，镓束流平衡蒸气压为5.2
×
10-7
torr，硅束流平衡蒸气压为3.2
×
10-8
torr，氮气射频源功率为380w的工艺条件，在in
0.1
al
0.9
n第二势垒层上淀积厚度为200nm、掺杂浓度为1
×
10
20
cm-3
的in
0.1
ga
0.9
n串联层。
168.步骤8，生长in
0.1
al
0.9
n第三势垒层，如图3(h)。
169.使用分子束外延方法，设置温度为540℃，氮气流量为1.6sccm，铟束流平衡蒸气压为0.8
×
10-7
torr，铝束流平衡蒸气压为2.1
×
10-7
torr，氮气射频源功率为350w的工艺条件，在in
0.1
ga
0.9
n串联层上淀积厚度为3nm、in组分为10％的in
0.1
al
0.9
n第三势垒层。
170.步骤9，生长in
0.1
ga
0.9
n第二量子阱层，如图3(i)。
171.使用分子束外延方法，设置温度为540℃，氮气流量为1.6sccm，铟束流平衡蒸气压为0.8
×
10-7
torr，镓束流平衡蒸气压为5.2
×
10-7
torr，氮气射频源功率为350w的工艺条件，在in
0.1
al
0.9
n第三势垒层上淀积厚度为1nm的in
0.1
ga
0.9
n第二量子阱层。
172.步骤10，生长in
0.1
al
0.9
n第四势垒层，如图3(j)。
173.使用分子束外延方法，设置温度为540℃，氮气流量为1.6sccm，铟束流平衡蒸气压为0.8
×
10-7
torr，铝束流平衡蒸气压为2.1
×
10-7
torr，氮气射频源功率为350w的工艺条件，在in
0.1
ga
0.9
n第二量子阱层上淀积厚度为3nm、in组分为10％的in
0.1
al
0.9
n第四势垒层。
174.上述in
0.1
al
0.9
n第三势垒层、in
0.1
ga
0.9
n第二量子阱层和in
0.1
al
0.9
n第四势垒层形
成第二共振隧穿二极管。
175.步骤11，生长in
0.1
ga
0.9
n隔离层，如图3(k)。
176.使用分子束外延技术，采用温度为540℃，氮气流量为,1.6sccm，铟束流平衡蒸气压为0.8
×
10-7
torr，镓束流平衡蒸气压为5.2
×
10-7
torr，氮气射频源功率为350w的工艺条件，在in
0.1
al
0.9
n第四势垒层上生长厚度为10nm的in
0.1
ga
0.9
n隔离层。
177.步骤12，生长in
0.1
ga
0.9
n栅极接触层，如图3(l)。
178.使用分子束外延技术，设置温度为540℃，氮气流量为1.6sccm，铟束流平衡蒸气压为0.8
×
10-7
torr，镓束流平衡蒸气压为5.2
×
10-7
torr，硅束流平衡蒸气压为3.2
×
10-8
torr，氮气射频源功率为350w的工艺条件，在in
0.1
ga
0.9
n隔离层上生长厚度为100nm、掺杂浓度为1x10
20
cm-3
的in
0.1
ga
0.9
n栅极接触层。
179.步骤13，在in
0.1
ga
0.9
n栅极接触层上，匀胶、光刻、显影、刻蚀外延材料，形成深度至成核层的网格状台面隔离浅槽，如图3(m)。
180.本步骤的具体实现与实施例一的步骤十三相同。
181.步骤14，在in
0.1
ga
0.9
n栅极接触层上，形成方形光刻图形，以光刻胶为掩膜，在光刻图形上，采用电子束蒸发方法蒸发ti/au金属层，形成栅电极，如图3(n)。
182.14a)光刻形成方形台面图形：
183.本步骤的具体实现与实施例一的步骤14.1)相同。
184.14b)采用电子束蒸发技术，设置真空度小于1.5
×
10-3
pa，功率范围为300～800w，蒸发速率为的工艺条件，在方形光刻图形上淀积栅电极，其中所淀积的金属为ti/au金属组合，金属厚度为0.03μm/0.4μm。
185.步骤15，在in
0.1
ga
0.9
n栅极接触层上，匀胶、光刻、显影、刻蚀，形成从浮栅层到栅电极的方形台面，如图3(o)。
186.本步骤的具体实现与实施例一的步骤十五相同。
187.步骤16，在in
0.1
ga
0.9
n沟道层左右两侧形成源电极和漏电极，如图3(p)。
188.16a)在in
0.1
ga
0.9
n沟道层左右两侧上光刻形成源电极和漏电极图形：
189.本步骤的具体实现与实施例一的步骤16.1)相同。
190.16b)采用电子束蒸发技术，设置真空度小于1.6
×
10-3
pa，功率范围为600～900w，蒸发速率为的工艺条件，分别在源电极和漏电极图形上淀积金属，其中所淀积的金属采用ti/al/ni/au金属组合，金属厚度为0.02μm/0.2μm/0.05μm/0.05μm，再在温度为830℃的氮气气氛中进行30s快速热退火，形成源电极和漏电极。
191.步骤17，淀积50nm的al2o3介质钝化层，如图3(q)。
192.使用原子层淀积工艺，设置时间为40s，压力为2000mtorr，温度为300℃，al(ch3)3流量为850sccm，h2o流量为350sccm，n2流量为1000sccm的工艺条件，在从栅电极到成核层的表面区域淀积厚度为50nm的al2o3介质钝化层。
193.步骤18，在al2o3钝化层上光刻、刻蚀，形成栅电极、源电极和漏电极通孔，如图3(r)。
194.本步骤的具体实现与实施例一的步骤十八相同。
195.步骤19，在栅电极通孔、源电极通孔和漏电极通孔上分别形成栅电极金属pad、源电极金属pad和漏电极金属pad，如图3(s)。
196.本步骤的具体实现与实施例一的步骤十九相同。
197.实施例三，在硅衬底上，制作第一势垒层、第二势垒层、第三势垒层和第四势垒层采用厚度为1nm的algan，第一量子阱和第二量子阱层采用厚度为3nm的inn，串联层采用厚度为50nm、掺杂浓度为1
×
10
19
cm-3
的inn，钝化层采用厚度为100nm的hfo2的氮化物非易失性的多值逻辑存储器。
198.步骤a，使用分子束外延技术，在温度为650℃，氮气流量为3.0sccm，铝束流平衡蒸气压为3.5
×
10-7
torr，镓束流平衡蒸气压为7.5
×
10-7
torr，氮气射频源功率为380w的工艺条件下，在硅衬底上淀积厚度为1000nm的al
0.8
ga
0.2
n成核层，如图3(a)。
199.步骤b，采用分子束外延方法，在温度为500℃，氮气流量为3.0sccm，铟束流平衡蒸气压为2.3
×
10-7
torr，硅束流平衡蒸气压为3.0
×
10-8
torr，氮气射频源功率为380w的工艺条件下，在al
0.8
ga
0.2
n成核层上生长厚度为120nm、掺杂浓度为1
×
10
19
cm-3
的n
+
inn沟道层，如图3(b)。
200.步骤c，采用分子束外延方法，在温度为500℃，氮气流量为3.0sccm，铟束流平衡蒸气压为2.3
×
10-7
torr，氮气射频源功率为380w的工艺条件下，在n
+
inn沟道层上生长厚度为4nm的inn浮栅层，如图3(c)。
201.步骤d，使用分子束外延方法，在温度为500℃、氮气流量为3.0sccm、铝束流平衡蒸气压为3.5
×
10-7
torr、镓束流平衡蒸气压为7.5
×
10-7
torr、氮等离子体射频源功率为380w的工艺条件下，在inn浮栅层上淀积厚度为1nm、al组分为40％的第一al
0.4
ga
0.6
n势垒层，如图3(d)。
202.步骤e，使用分子束外延方法，在温度为500℃，氮气流量为3.0sccm，铟束流平衡蒸气压为2.3
×
10-7
torr，氮气射频源功率为380w的工艺条件下，在第一al
0.4
ga
0.6
n势垒层上淀积厚度为3nm的第一inn量子阱层，如图3(e)。
203.步骤f，使用分子束外延方法，在温度为500℃、氮气流量为3.0sccm、铝束流平衡蒸气压为3.5
×
10-7
torr、镓束流平衡蒸气压为7.5
×
10-7
torr、氮等离子体射频源功率为380w的工艺条件下，在第一inn量子阱层上淀积厚度为1nm、al组分为40％的第二al
0.4
ga
0.6
n势垒层，上述第一al
0.4
ga
0.6
n势垒层、第一inn量子阱层和第二al
0.4
ga
0.6
n势垒层形成第一共振隧穿二极管，如图3(f)。
204.步骤g，使用分子束外延方法，在温度为500℃，氮气流量为3.0sccm，铟束流平衡蒸气压为2.3
×
10-7
torr，硅束流平衡蒸气压为3.0
×
10-8
torr，氮气射频源功率为380w的工艺条件下，在第二al
0.4
ga
0.6
n势垒层上淀积厚度为50nm、掺杂浓度为1
×
10
19
cm-3
的inn串联层，如图3(g)。
205.步骤h，使用分子束外延方法，在温度为500℃、氮气流量为3.0sccm、铝束流平衡蒸气压为3.5
×
10-7
torr、镓束流平衡蒸气压为7.5
×
10-7
torr、氮等离子体射频源功率为380w的工艺条件下，在inn串联层上淀积厚度为1nm、al组分为40％的第三al
0.4
ga
0.6
n势垒层，如图3(h)。
206.步骤i，使用分子束外延方法，在温度为500℃，氮气流量为3.0sccm，铟束流平衡蒸气压为2.3
×
10-7
torr，氮气射频源功率为380w的工艺条件下，在第三al
0.4
ga
0.6
n势垒层上淀积厚度为3nm的第二inn量子阱层，如图3(i)。
207.步骤j，使用分子束外延方法，在温度为500℃、氮气流量为3.0sccm、铝束流平衡蒸
气压为3.5
×
10-7
torr、镓束流平衡蒸气压为7.5
×
10-7
torr、氮等离子体射频源功率为380w的工艺条件下，在第二inn量子阱上淀积厚度为1nm、al组分为40％的第四al
0.4
ga
0.6
n势垒层，上述第三al
0.4
ga
0.6
n势垒层、第二inn量子阱层和第四al
0.4
ga
0.6
n势垒层形成第二共振隧穿二极管，如图3(j)。
208.步骤k，使用分子束外延方法，在温度为500℃，氮气流量为3.0sccm，铟束流平衡蒸气压为2.3
×
10-7
torr，氮气射频源功率为380w的工艺条件下，在第四al
0.4
ga
0.6
n势垒层上淀积厚度为4nm的inn隔离层，如图3(k)。
209.步骤l，使用分子束外延方法，在温度为500℃，氮气流量为3.0sccm，铟束流平衡蒸气压为2.3
×
10-7
torr，硅束流平衡蒸气压为3.0
×
10-8
torr，氮气射频源功率为380w的工艺条件下，在inn隔离层上淀积厚度为50nm、掺杂浓度为1
×
10
19
cm-3
的n
+
inn栅极接触层，如图3(l)。
210.步骤m，在n
+
inn栅极接触层上，匀胶、光刻、显影、刻蚀外延材料，形成深度至成核层的网格状台面隔离浅槽，如图3(m)。
211.本步骤的具体实现与实施例一的步骤十三相同。
212.步骤n，在n
+
inn栅极接触层上，形成方形光刻图形，以光刻胶为掩膜，在光刻图形上采用电子束蒸发方法蒸发ti/au金属层，形成栅电极，如图3(n)。
213.n1)光刻形成方形台面图形：
214.本步骤的具体实现与实施例一的步骤14a)相同。
215.n2)使用电子束蒸发技术在真空度小于1.4
×
10-3
pa，功率范围为400～800w，蒸发速率为的工艺条件下，在方形台面图形上淀积金属，制作栅电极，其中所淀积的金属为ti/au金属组合，金属厚度为0.02μm/0.3μm。
216.步骤o，在n
+
inn栅极接触层上，匀胶、光刻、显影、刻蚀，形成从浮栅层到栅电极的方形台面，如图3(o)。
217.本步骤的具体实现与实施例一的步骤十五相同。
218.步骤p，在n
+
inn沟道层左右两侧形成源电极和漏电极，如图3(p)。
219.p1)在n
+
inn沟道层左右两侧光刻形成源电极和漏电极图形：
220.本步骤的具体实现与实施例一的步骤16.1)相同。
221.p2)用电子束蒸发技术，在真空度小于1.4
×
10-3
pa，功率范围为400～800w，蒸发速率为的工艺条件下，分别在源电极和漏电极图形上淀积ti/al/ni/au金属组合，金属厚度为0.02μm/0.05μm/0.04μm/0.04μm，再在830℃氮气气氛中进行快速热退火，形成源电极和漏电极。
222.步骤q，淀积hfo2介质钝化层，如图3(q)。
223.使用原子层淀积工艺，在时间为70s，温度为280℃，乙基甲胺基铪流量为1200sccm，h2o流量为110sccm，n2流量为1000sccm的工艺条件下，在从栅电极到成核层的表面区域淀积厚度为100nm的hfo2介质钝化层。
224.步骤r，在al2o3钝化层上光刻、刻蚀，形成栅电极、源电极和漏电极通孔，如图3(r)。
225.本步骤的具体实现与实施例一的步骤十八相同。
226.步骤s，在栅电极通孔、源电极通孔和漏电极通孔上分别形成栅电极金属pad、源电极金属pad和漏电极金属pad，如图3(s)。
227.本步骤的具体实现与实施例一的步骤十九相同。
228.以上描述仅是本发明的三个具体事例，并未构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明的内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节的各种修改和改变，例如，衬底除采用自支撑氮化镓材料、蓝宝石材料和硅材料以外，还可以采用碳化硅材料、金刚石材料、氮化铝材料、氮化硼材料中的任意一种材料；第一势垒层、第二势垒层、第三势垒层和第四势垒层除采用aln、inaln和algan以外，还可以采用inalgan、scaln、yaln、alpn、baln、bpn中的任意一种；但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

技术特征：
1.一种氮化物非易失性的多值逻辑存储器，自下而上，包括衬底(1)、成核层(2)、沟道层(3)、浮栅层(4)、第一势垒层(5)、第一量子阱层(6)、第二势垒层(7)、隔离层(12)、栅极接触层(13)，该第一量子阱层(6)、第二势垒层(7)和第一势垒层(5)构成第一共振隧穿二极管；其特征在于：所述第二势垒层(7)与隔离层(12)之间依次设有串联层(8)、第三势垒层(9)、第二量子阱层(10)和第四势垒层(11)，通过改变串联层厚度和掺杂来改变串联电阻进而调控微分负阻峰值间距；该第三势垒层(9)、第二量子阱层(10)和第四势垒层(11)构成第二共振隧穿二极管，并与第一共振隧穿二极管串联；所述浮栅层(4)两侧设有源电极和漏电极，栅极接触层(13)上设有栅电极，栅电极到成核层(2)的外部包裹有钝化层(14)，形成三极管结构；通过两个共振隧穿二极管垂直输运电流和三极管横向输运电流，实现存储器输出状态的调控。2.如权利要求1所述的存储器，其特征在于：所述串联层(8)，采用gan、ingan、inn中的任意一种，厚度为30nm-200nm，掺杂浓度为1
×
10
19
cm-3-5
×
10
20
cm-3
；所述第三势垒层(9)和第四势垒层(11)均采用aln、algan、inaln、inalgan、scaln、yaln、alpn、baln、bpn中的任意一种，厚度为1nm-3nm；所述第二量子阱层(10)，采用gan、ingan、inn中的任意一种，厚度为1nm-3nm；所述钝化层(14)，采用sin、al2o3、hfo2材料中的任意一种。3.如权利要求1所述的存储器，其特征在于：所述的衬底(1)采用蓝宝石材料、硅材料、碳化硅材料、金刚石材料、氮化镓材料、氮化铝材料、氮化硼材料中的任意一种材料；所述的成核层(2)，采用aln、gan、algan材料中任意一种，厚度为3nm-1000nm；所述的沟道层(3)，采用掺杂浓度在1x10
19 cm-3-5x10
20 cm-3
之间，厚度为100nm-200nm的n
+
gan、n
+
ingan、n
+
inn中的任意一种；所述浮栅层(4)采用gan、ingan、inn中的任意一种，其厚度为4nm-15nm。4.如权利要求1所述的存储器，其特征在于：所述第一势垒层(5)和第二势垒层(7)均采用aln、algan、inaln、inalgan、scaln、yaln、alpn、baln、bpn中的任意一种，厚度为1nm-3nm；所述第一量子阱层(6)，采用gan、ingan、inn中的任意一种，厚度为1nm-3nm；所述隔离层(12)，采用gan、ingan、inn中的任意一种，其厚度为4nm-15nm；所述栅极接触层(13)，采用掺杂浓度在1x10
19 cm-3-5x10
20 cm-3
之间，厚度为50nm-200nm的n
+
gan、n
+
ingan、n
+
inn中的任意一种。5.一种氮化物非易失性的多值逻辑存储器的制作方法，其特征在于，包括如下：1)采用金属有机物化学气相淀积技术或分子束外延技术，在衬底基片上生长3nm-1000nm的成核层；2)采用金属有机物化学气相淀积方法或分子束外延技术，在成核层上生长掺杂浓度为1
×
10
19
cm-3-5
×
10
20
cm-3
、厚度为100nm-200nm的沟道层；3)采用分子束外延方法,在沟道层上生长厚度为4nm-15nm的浮栅层；
4)采用分子束外延方法，在浮栅层上生长厚度为1nm-3nm的第一势垒层；5)采用分子束外延方法，在第一势垒层上生长厚度为1nm-3nm的第一量子阱层；6)采用分子束外延方法，在第一量子阱层上生长厚度为1nm-3nm的第二势垒层；7)采用分子束外延方法，在第二势垒层上生长厚度为30nm-200nm，掺杂浓度为1
×
10
19
cm-3-5
×
10
20
cm-3
的串联层；8)采用分子束外延方法，在串联层上生长厚度为1nm-3nm的第三势垒层；9)采用分子束外延方法，在第三势垒层上生长厚度为1nm-3nm的第二量子阱层；10)采用分子束外延方法，在第二量子阱上生长厚度为1nm-3nm的第四势垒层；11)采用分子束外延方法，在第四势垒层上生长厚度为4nm-15nm的隔离层；12)使用分子束外延技术，在隔离层上生长掺杂浓度为1
×
10
19
cm-3-5
×
10
20
cm-3
、厚度为50nm-200nm的栅极接触层；13)采用传统光学光刻，在栅极接触层上，形成台面隔离图形，再以光刻胶为掩膜，用感应耦合等离子体刻蚀方法，使用bcl3/cl2气体源，刻蚀外延材料，形成深度至成核层的方形台面隔离浅槽；14)采用电子束光刻，在栅极接触层上形成方形图形，以光刻胶为掩膜，采用电子束蒸发方法蒸发ti/au金属层，形成栅电极；15)以栅电极金属为掩膜，采用感应耦合等离子体刻蚀方法，使用bcl3/cl2气体源，刻蚀深度至沟道层，形成从浮栅层到栅电极的方形台面；16)采用传统光学光刻，在沟道层左右两侧形成源电极和漏电极图形，再以光刻胶为掩膜，采用电子束蒸发方法蒸发ti/al/ni/au金属层，形成源电极和漏电极；17)采用等离子体增强化学气相沉积法或原子层淀积工艺，在从栅电极到成核层表面淀积厚度为50nm-200nm的钝化层；18)采用传统光学光刻，在钝化层上形成栅电极、源电极和漏电极通孔图形，以光刻胶为掩膜，采用反应离子刻蚀方法，使用sf6气体源，分别形成栅电极、源电极和漏电极通孔；19)采用传统光学光刻，在栅电极、源电极和漏电极通孔表面形成栅电极、源电极和漏电极pad图形，再以光刻胶为掩膜，采用电子束蒸发方法，蒸发au金属层，分别形成与栅电极、源电极和漏电极互连的栅电极pad、源电极pad和漏电极pad，完成存储器制备。6.如权利要求5所述的制作方法，其特征在于：所述步骤1)和步骤2)中的金属有机物化学气相淀积，其工艺条件是：温度为600℃-1300℃，压强为40torr-200 torr，氨气流量为3000sccm-5000sccm，铝源流量为4sccm-50sccm，镓源流量为50sccm-200sccm，铟源流量为60sccm-120sccm，硅源流量为200sccm-500sccm，氢气流量为3000sccm-5000sccm。7.如权利要求5所述的方法，其特征在于：所述步骤1)-步骤12)中的分子束外延方法，其工艺条件是：温度为500℃-750℃，氮气流量为0.6sccm-3.0sccm，镓束流平衡蒸气压为3.5
×
10-7
torr-7.5
×
10-7
torr，铝束流平衡蒸气压为0.6
×
10-7
torr-3.5
×
10-7
torr，铟束流平衡蒸气压为0.8
×
10-7
torr-2.3
×
10-7
torr，硅束流平衡蒸气压为3.0
×
10-8
torr-3.8
×
10-8
torr，氮气射频源功率为350w-400w。8.如权利要求5所述的方法，其特征在于：所述步骤13)和步骤15)中的传统光学光刻方
法，其工艺条件是：采用az5214光刻胶，先在转速为500rad/min，加速度为1000rad
2/
min下旋涂3s，再在转速为4000rad/min，加速度为2000rad2/min下旋涂30s，烘胶时间为90s，温度为95℃；显影液采用rzx-3038，显影时间为45s。9.如权利要求5所述的方法，其特征在于：所述14)中采用的电子束光刻方法，其工艺条件是：采用pmma a4光刻胶，烘胶时间为90s，温度为180℃，电子剂量比为750，光刻圆形图案直径为1μm-4μm，显影剂为3：1的四甲基二戊酮与异丙醇，时间为120s，定影剂为异丙醇，时间为30s。10.如权利要求5所述的方法，其特征在于：所述步骤17)中采用的等离子体增强化学气相淀积方法，其工艺条件是：压强为2200mtorr，温度为350℃，sih4流量为13.5sccm，nh3流量为10sccm，n2流量为1000sccm，时间为30s-120s。11.如权利要求5所述的方法，其特征在于：所述步骤13)和步骤15)中的感应耦合等离子体刻蚀方法，其工艺条件是：cl2气流量为10sccm，bcl3气流量25sccm，刻蚀时间为300s-420s。12.如权利要求4所述的方法，其特征在于：所述步骤14)和步骤16)中的电子束蒸发方法，其工艺条件是：真空度小于1.4
×
10-3
pa-1.6
×
10-3
pa，功率范围为300～900w，蒸发速率为的工艺条件。

技术总结
本发明公开了一种氮化物非易失性的多值逻辑存储器及制作方法，主要解决现有氮化物非易失性存储器耐久性差、延迟高和漏电大的问题。其自下而上包括衬底、成核层、沟道层、浮栅层、第一势垒层、第一量子阱层、第二势垒层、隔离层、栅极接触层；该第一势垒层、第一量子阱层和第二势垒层构成第一共振隧穿二极管，第二势垒层与隔离层之间设有串联层、第三势垒层、第二量子阱层和第四势垒层，该第三势垒层、第二量子阱层和第四势垒层构成第二共振隧穿二极管，浮栅层两侧设有源电极和漏电极，栅极接触层上设有栅电极，形成三极管结构器件。本发明能增加写入和擦除的电流差，减小延迟和漏电，易实现多值逻辑状态，可用于高密度存储和多值逻辑电路。逻辑电路。逻辑电路。


技术研发人员：薛军帅 李祖懋 吴冠霖 袁金渊 孙文博 郭壮 赵澄 刘仁杰 张进成 郝跃
受保护的技术使用者：西安电子科技大学
技术研发日：2023.02.20
技术公布日：2023/7/11