图像传感器的制作方法

1.示例实施方式涉及图像传感器、包括该图像传感器的相机模块、包括该相机模块的电子装置和制造该图像传感器的方法。


背景技术：

2.当在图像传感器中形成用于划分像素的像素划分结构时，在基板中形成沟槽，在沟槽的侧壁上形成侧面图案结构，以及在沟槽中形成多晶硅层。然而，在后续热处理期间，由于硅迁移，多晶硅层中的接缝可能扩大为空隙。因此，即使负偏压被施加到像素划分结构，空隙也可能导致在像素划分结构和感光元件之间的边界处产生的暗电流不减小。


技术实现要素：

3.示例实施方式提供了具有改善特性的图像传感器。
4.示例实施方式提供了包括具有改善特性的图像传感器的相机模块。
5.示例实施方式提供了包括具有改善特性的相机模块的电子装置。
6.示例实施方式提供了制造具有改善特性的图像传感器的方法。
7.根据本公开的一方面，一种图像传感器包括：在垂直方向上延伸穿过基板的像素划分结构，垂直方向基本上垂直于基板的上表面，像素划分结构限定单位像素区，单位像素分别形成在单位像素区中；在每个单位像素区中的感光元件；在基板上的滤色器阵列层，滤色器阵列层包括滤色器；以及在滤色器阵列层上的微透镜，其中像素划分结构包括：芯；以及在芯的侧壁上的侧面图案结构，以及其中芯包括：第一填充图案，包括以第一杂质浓度掺有p型杂质或n型杂质的多晶硅；以及在由第一填充图案形成的空间中的第二填充图案，第二填充图案的侧壁被第一填充图案覆盖，第二填充图案包括以不同于第一杂质浓度的第二杂质浓度掺有p型杂质或n型杂质的多晶硅。
8.根据本公开的一方面，一种图像传感器包括：在垂直方向上延伸穿过基板的像素划分结构，垂直方向基本上垂直于基板的上表面，像素划分结构限定单位像素区，单位像素分别形成在单位像素区中；在每个单位像素区中的感光元件；在基板上的滤色器阵列层，滤色器阵列层包括滤色器；以及在滤色器阵列层上的微透镜，其中像素划分结构包括：芯；以及在芯的侧壁上的侧面图案结构，以及其中芯包括：包括导电材料的第一填充图案；以及在由第一填充图案形成的空间中的第二填充图案，第二填充图案的侧壁被第一填充图案覆盖，以及其中第一填充图案的接触第二填充图案的部分的厚度在垂直方向上从第一填充图案的顶部朝第一填充图案的底部逐渐减小。
9.根据本公开的一方面，一种图像传感器包括：在垂直方向上延伸穿过基板的像素划分结构，垂直方向基本上垂直于基板的上表面，像素划分结构限定单位像素区，单位像素分别形成在单位像素区中；在每个单位像素区中的感光元件；在基板上的滤色器阵列层，滤色器阵列层包括滤色器；以及在滤色器阵列层上的微透镜，其中像素划分结构包括：芯；以及在芯的侧壁上的侧面图案结构，其中芯包括第一部分和第二部分，其中芯的第一部分仅
包括包含导电材料的第一填充图案，以及其中芯的第二部分包括第一填充图案和第二填充图案，第二填充图案的侧壁被第一填充图案覆盖。
10.根据本公开的一方面，一种图像传感器包括：第一基板，在第一基板的内部以及第一基板下方和上方的空间处限定第一区域、第二区域、第三区域和第四区域，第二区域围绕第一区域，第三区域围绕第二区域，第四区域围绕第三区域；在第一基板上的第一绝缘夹层，第一绝缘夹层包含第三区域中的第一布线；在第一绝缘夹层上的第二绝缘夹层，第二绝缘夹层包含第三区域中的第二布线；在第二绝缘夹层上的第二基板；位于第一区域和第二区域中的在第二基板中的像素划分结构，像素划分结构限定单位像素区，单位像素分别形成在单位像素区中；在第二基板的每个单位像素区中的感光元件；延伸穿过第二基板的下部的传输栅极(tg)，tg接触感光元件；浮置扩散(fd)区，在第二基板的与tg相邻的下部；在第二基板上的下平坦化层；在下平坦化层上的滤色器阵列层，滤色器阵列层包括滤色器；在滤色器中的相邻滤色器之间的干涉阻挡结构；在滤色器阵列层上的微透镜；在第二区域中在下平坦化层上的光阻挡金属图案；贯穿通路结构，在第三区域中延伸穿过下平坦化层、第二基板、第二绝缘夹层、以及第一绝缘夹层的上部，贯穿通路结构公共地接触第一布线和第二布线；光阻挡滤色器层，在第二区域和第三区域中在光阻挡金属图案和贯穿通路结构上；以及垫，在第四区域中延伸穿过第二基板的上部和下平坦化层。
11.根据本公开的一方面，一种相机模块包括：棱镜，配置为通过反射从外部入射的光来改变入射光的路径；光路折叠元件(opfe)，配置为改变从棱镜反射的光的光学变焦比；图像感测器件，配置为使用从opfe入射的光来感测对象的图像；以及存储器件，配置为存储从图像感测器件生成的图像数据，其中图像感测器件包括：基板，包括其中形成有源像素的第一区域和其中形成光学黑(ob)像素的第二区域，第二区域围绕第一区域；在垂直方向上延伸穿过基板的像素划分结构，垂直方向基本上垂直于基板的上表面，像素划分结构限定单位像素区，单位像素分别形成在单位像素区中；在每个单位像素区中的感光元件；在基板上的滤色器阵列层，滤色器阵列层包括滤色器；以及在滤色器阵列层上的微透镜，其中像素划分结构包括：芯；以及在芯的侧壁上的侧面图案结构，以及其中芯包括：第一填充图案，包括以第一杂质浓度掺有p型杂质或n型杂质的多晶硅；以及在由第一填充图案形成的空间中的第二填充图案，第二填充图案的侧壁被第一填充图案覆盖，第二填充图案包括以不同于第一杂质浓度的第二杂质浓度掺有p型杂质或n型杂质的多晶硅。
12.根据本公开的一方面，一种电子装置包括：相机模块，配置为感测对象以生成图像数据；应用处理器(ap)，配置为接收和处理从相机模块生成的图像数据；电力管理集成电路(pmic)，配置为向相机模块提供电源电压；以及外部存储器，配置为存储由ap处理的图像数据，其中相机模块包括图像感测器件，图像感测器件配置为使用从对象反射的光来感测对象的图像，其中图像感测器件包括：基板，包括其中形成有源像素的第一区域和其中形成光学黑(ob)像素的第二区域，第二区域围绕第一区域；在垂直方向上延伸穿过基板的像素划分结构，垂直方向基本上垂直于基板的上表面，像素划分结构限定单位像素区，单位像素分别形成在单位像素区中；在每个单位像素区中的感光元件；在基板上的滤色器阵列层，滤色器阵列层包括滤色器；以及在滤色器阵列层上的微透镜，其中像素划分结构包括：芯；以及在芯的侧壁上的侧面图案结构，以及其中芯包括：第一填充图案，包括以第一杂质浓度掺有p型杂质或n型杂质的多晶硅；以及在由第一填充图案形成的空间中的第二填充图案，第二
填充图案的侧壁被第一填充图案覆盖，第二填充图案包括以不同于第一杂质浓度的第二杂质浓度掺有p型杂质或n型杂质的多晶硅。
13.根据本公开的一方面，一种制造图像传感器的方法包括：在基板中形成像素划分结构，像素划分结构限定单位像素区，单位像素分别形成在单位像素区中；在每个单位像素区中形成感光元件；在基板上形成滤色器阵列层，滤色器阵列层包括滤色器；以及在滤色器阵列层上形成微透镜，其中像素划分结构的形成包括：形成部分地延伸穿过基板的第一沟槽，第一沟槽包括具有第一宽度的第一区域和具有大于第一宽度的第二宽度的第二区域；在第一沟槽的侧壁上形成侧面层结构；形成第一填充层以填充第一沟槽的第一区域并部分地填充第一沟槽的第二区域，第一填充层包括掺有p型杂质或n型杂质的多晶硅；部分地蚀刻第一填充层以在第一沟槽中形成第一填充图案，第一填充图案填充第一沟槽的第一区域的下部，第一填充图案在第一沟槽的第二区域的下部的底部和第一沟槽的第二区域的下部的侧壁上；以及形成第二填充图案以填充第一沟槽的第二区域的下部的剩余部分，第二填充图案包括未掺杂的多晶硅。
14.根据本公开的一方面，一种制造图像传感器的方法包括：在基板中形成像素划分结构，像素划分结构限定单位像素区，单位像素分别形成在单位像素区中；在每个单位像素区中形成感光元件；在基板上形成滤色器阵列层，滤色器阵列层包括滤色器；以及在滤色器阵列层上形成微透镜，其中形成像素划分结构包括：形成部分地延伸穿过基板的第一沟槽，第一沟槽包括具有第一宽度的第一区域和具有大于第一宽度的第二宽度的第二区域；在第一沟槽的侧壁上形成侧面层结构；形成第一填充层以填充第一沟槽的第一区域并部分地填充第一沟槽的第二区域，第一填充层包括未掺杂的多晶硅；部分地蚀刻第一填充层以在第一沟槽中形成第一填充图案，第一填充图案填充第一沟槽的第一区域的下部，第一填充图案在第一沟槽的第二区域的下部的底部和第一沟槽的第二区域的下部的侧壁上；以及形成第二填充图案以填充第一沟槽的第二区域的下部的剩余部分，第二填充图案包括掺有p型杂质或n型杂质的多晶硅。
15.根据本公开的一方面，一种制造图像传感器的方法包括：在基板中形成像素划分结构，像素划分结构限定单位像素区，单位像素分别形成在单位像素区中；在每个单位像素区中形成感光元件；在基板上形成滤色器阵列层，滤色器阵列层包括滤色器；以及在滤色器阵列层上形成微透镜，其中形成像素划分结构包括形成部分地延伸穿过基板的第一沟槽，第一沟槽包括具有第一宽度的第一区域和具有大于第一宽度的第二宽度的第二区域；在第一沟槽的侧壁上形成侧面层结构；形成第一填充层以填充第一沟槽的第一区域并部分地填充第一沟槽的第二区域；部分地蚀刻第一填充层以在第一沟槽中形成第一填充图案，第一填充图案填充第一沟槽的第一区域的下部，第一填充图案在第一沟槽的第二区域的下部的底部和第一沟槽的第二区域的下部的侧壁上；以及形成第二填充图案以填充第一沟槽的第二区域的下部的剩余部分。
16.根据示例实施方式的图像传感器的像素划分结构可以包括包含p型或n型杂质的芯。在芯的形成期间，可以不产生接缝或空隙，并且所产生的任何接缝或空隙的尺寸在后续热处理期间可以不扩大。因此，通过向芯施加负偏压，可以有效地减小暗电流。此外，芯可以包括导电材料，因此可以减小rc延迟。
附图说明
17.图1和图2是示出根据示例实施方式的图像传感器中包括的像素划分结构的水平截面图，图3和图4是示出像素划分结构的垂直截面图。
18.图5至图20是示出根据示例实施方式的形成像素划分结构的方法的平面图和截面图。
19.图21和图22是示出根据示例实施方式的像素划分结构的截面图。
20.图23和图24是示出根据示例实施方式的像素划分结构的截面图。
21.图25和图26是示出根据示例实施方式的像素划分结构的截面图。
22.图27是示出根据示例实施方式的图像传感器的平面图，图28是沿着图27的线c-c'截取的示出制造图像传感器的方法的截面图。
23.图29至图36是示出根据示例实施方式的制造图像传感器的方法的截面图。
24.图37是示出根据示例实施方式的包括图像传感器的电子装置的框图，图38是示出包括在图37的电子装置中的相机模块的框图。
具体实施方式
25.将理解，当元件或层被称为“在”另一元件或层“上方”、“在”另一元件或层“之上”、“在”另一元件或层“上”、“在”另一元件或层“之下”、“在”另一元件或层“下方”、“在”另一元件或层“下面”、“连接到”另一元件或层或者“联接到”另一元件或层时，它可以直接在所述另一元件或层上方、直接在所述另一元件或层之上、直接在所述另一元件或层上、直接在所述另一元件或层之下、直接在所述另一元件或层下方、直接在所述另一元件或层下面、直接连接到所述另一元件或层或者直接联接到所述另一元件或层，或者可以存在居间的元件或层。相比之下，当元件被称为“直接在”另一元件或层“上方”、“直接在”另一元件或层“之上”、“直接在”另一元件或层“上”、“直接在”另一元件或层“之下”、“直接在”另一元件或层“下方”、“直接在”另一元件或层“下面”、“直接连接到”另一元件或层或者“直接联接到”另一元件或层时，不存在居间的元件或层。
26.如在这里所使用的，诸如“中的至少一个”的表述当在元素列表之后时，修饰整个元素列表，而不修饰列表的个别元素。例如，表述“a、b和c中的至少一个”应被理解为仅包括a，仅包括b，仅包括c，包括a和b两者，包括a和c两者，包括b和c两者，或者包括a、b和c全部。
27.从以下结合附图的详细描述将更清楚地理解根据示例实施方式的图像传感器、包括该图像传感器的相机模块、包括该相机模块的电子装置和制造该图像传感器的方法。
28.将理解，尽管术语“第一”、“第二”和/或“第三”可以在这里用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此，下面讨论的第一元件、部件、区域、层或部分可以被称为第二或第三元件、部件、区域、层或部分，而不脱离发明构思的教导。
29.第一至第四区域i、ii、iii和iv可以仅指参考基板、第一基板和/或第二基板的内部。可选地，第一至第四区域i、ii、iii和iv也可以指参考基板、第一基板和/或第二基板上方和下方的空间。
30.与参考基板或第一基板和/或第二基板的表面基本上平行的方向可以被称为水平
方向，与参考基板或第一基板和/或第二基板的表面基本上垂直的方向可以被称为垂直方向。在本说明书中，上对下、在
……
上和在
……
上方对在
……
下面和在
……
下方、上表面对下表面、以及上部对下部是相对的概念，以描述垂直方向上的相反侧，并且根据本说明书中将要被说明的具体部分，每个措词可以具有相反的含义。
31.图1和图2是示出根据示例实施方式的图像传感器中包括的像素划分结构的水平截面图，图3和图4是示出像素划分结构的垂直截面图。特别地，图1和图2是沿着图3和图4的线x-x'截取的水平截面图，图3和图4分别是沿着图1和图2的线a-a'和b-b'截取的垂直截面图。
32.在下文中，水平方向当中彼此基本上垂直的两个方向可以分别被定义为第一方向d1和第二方向d2，彼此基本上垂直且相对于第一方向d1和第二方向d2成锐角的两个方向可以分别被定义为第三方向d3和第四方向d4。
33.参照图1至图4，像素划分结构250可以在垂直方向上延伸穿过基板100，并且在平面图中可以具有格栅形状。
34.在示例实施方式中，基板100可以包括硅、锗、硅锗或iii-v族化合物半导体，诸如gap、gaas或gasb。在示例实施方式中，基板100中可以部分地或全部地形成掺有p型杂质的p型阱。
35.其中分别形成单位像素的单位像素区可以由像素划分结构250限定在基板100中。在示例实施方式中，单位像素可以在水平方向上排列以形成像素阵列。
36.图1示出了在第一方向d1和第二方向d2上通过像素划分结构250彼此间隔开的多个单位像素，图2示出了四个相邻的单位像素彼此连接。
37.单位像素可以在第一方向d1上彼此间隔开第二宽度w2，并且可以在第二方向d2上彼此间隔开第一宽度w1。此外，单位像素在第三方向d3或第四方向d4上的相对拐角可以彼此间隔开第三宽度w3。
38.在示例实施方式中，第一宽度w1和第二宽度w2可以彼此相同或不同，并且可以小于第三宽度w3。
39.在示例实施方式中，像素划分结构250可以包括在垂直方向上堆叠的第二填充图案结构225和第一填充图案结构235。第一填充图案结构235可以堆叠在第二填充图案结构225上。第二填充图案结构225可以包括在垂直方向上延伸的芯和覆盖芯的侧壁的侧面图案结构。
40.在示例实施方式中，芯可以包括第二填充图案195和第三填充图案205，侧面图案结构可以包括第一侧面图案175的下部和第二侧面图案185。
41.在示例实施方式中，第二填充图案结构225可以在第一方向d1上的相邻单位像素之间具有第二宽度w2并在第二方向d2上的相邻单位像素之间具有第一宽度w1，同时第二填充图案结构225可以在第三方向d3或第四方向d4上的相邻单位像素之间具有大于第一宽度w1和第二宽度w2的第三宽度w3。
42.在示例实施方式中，在第二填充图案结构225的具有第一宽度w1和第二宽度w2的第一部分处，芯可以仅包括第二填充图案195，而在第二填充图案结构225的具有第三宽度w3的第二部分处，芯可以包括第二填充图案195和第三填充图案205两者。像素划分结构250的与芯的第二部分对应的部分的最小宽度可以大于像素划分结构250的与芯的第一部分对
应的部分的最小宽度。
43.在示例实施方式中，第二填充图案195可以包括以第一杂质浓度掺有p型杂质(例如，硼)或掺有n型杂质(例如，磷)的多晶硅。第三填充图案205可以包括以第二杂质浓度掺有p型杂质(例如，硼)或掺有n型杂质(例如，磷)的多晶硅。
44.在示例实施方式中，第二填充图案195和第三填充图案205可以掺有相同的杂质，并且第二填充图案195的第一杂质浓度可以大于第三填充图案205的第二杂质浓度。此外，杂质可以均匀地掺在第二填充图案195中，而第三填充图案205的与第二填充图案195相邻的部分的杂质浓度可以大于第三填充图案205的远离第二填充图案195的部分的杂质浓度。在示例实施方式中，第三填充图案205中的杂质浓度可以随着离第二填充图案195的距离增加而逐渐降低，并且第三填充图案205的离第二填充图案195最远的部分可以不包括杂质。
45.在示例实施方式中，第三填充图案205可以具有从其顶部朝其底部逐渐减小的宽度。在示例实施方式中，第二填充图案195的与第三填充图案205相邻的部分可以具有从其顶部朝其底部逐渐增大的宽度。
46.在示例实施方式中，芯的包括第二填充图案195和第三填充图案205的部分的上表面可以具有凹形。例如，芯的包括第二填充图案195和第三填充图案205的部分的上表面的中心部分可以在向下方向上突出。
47.第二侧面图案185可以覆盖芯的侧壁，第一侧面图案175的下部可以覆盖第二侧面图案185的侧壁。第一侧面图案175可以包括氧化物，例如硅氧化物，第二侧面图案185可以包括氮化物，例如硅氮化物。
48.第一填充图案结构235可以包括在芯和第二侧面图案185上的第四填充图案215、第一侧面图案175的在第四填充图案215的侧壁上的上部、覆盖第一侧面图案175的上部的外侧壁的第一填充图案145、以及覆盖第一填充图案145的外侧壁和下表面的第一垫125和第二垫135。
49.在示例实施方式中，第四填充图案215可以具有拥有相对小的宽度的下部和拥有相对大的宽度的上部。第四填充图案215可以包括氧化物，例如硅氧化物。
50.第一侧面图案175的下部可以被包括在第二填充图案结构225中，第一侧面图案175的上部可以被包括在第一填充图案结构235中。第一侧面图案175的下部和上部可以彼此连接并一体形成。第一侧面图案175的上部可以覆盖第四填充图案215的下部的侧壁以及第四填充图案215的上部的下表面和侧壁。
51.第一填充图案145可以覆盖第一侧面图案175的在第四填充图案215的上部的侧壁上的部分的外侧壁。第一填充图案145可以包括氧化物，例如硅氧化物。
52.第二垫135可以覆盖第一填充图案145的侧壁和下表面，而可以不覆盖第一填充图案145的上部的侧壁。第一垫125可以覆盖第二垫135的外侧壁和下表面。第一垫125可以包括氧化物，例如硅氧化物，第二垫135可以包括氮化物，例如硅氮化物。
53.在示例实施方式中，第一填充图案结构235的宽度可以大于第二填充图案结构225的宽度。
54.杂质区160可以形成在基板100的与像素划分结构250相邻的部分处，并且可以包括p型杂质，例如硼。
55.在包括像素划分结构250的图像传感器中，电子可以在像素划分结构250和感光元
件之间的边界处流动以产生暗电流，负偏压可以被施加到包括在像素划分结构250中的芯，使得电子流可以被杂质区160捕获以减小暗电流。然而，如果像素划分结构250的芯包括未掺杂的多晶硅，则在芯的形成期间可能产生接缝或空隙，并且接缝或空隙可能在后续热处理期间扩大。因此，即使负偏压被施加到芯，电子流也可能不被杂质区160捕获，使得暗电流可能不减小。
56.然而，在示例实施方式中，芯可以包括第二填充图案195和/或第三填充图案205，第二填充图案195掺有p型或n型杂质。因此，在第二填充图案195和第三填充图案205的形成期间可以不形成接缝或空隙，并且即使产生了接缝或空隙，接缝或空隙也可以不扩大，如下面参照图5至图20所说明的。因此，负偏压(nb)可以被施加到芯，使得电子流可以被杂质区160捕获以减小暗电流。此外，芯可以包括导电材料以减小rc延迟。
57.图5至图20是示出根据示例实施方式的形成像素划分结构的方法的平面图和截面图。
58.特别地，图6和图7是平面图，图5、图8、图10、图12、图14和图19分别是沿着对应平面图的线a-a'截取的截面图，图9、图11、图13、图15-18和图20分别是沿着对应平面图的线b-b'截取的截面图。图6和图7是排列成彼此不同的图案的像素的平面图。
59.参照图5，可以去除基板100的上部以形成第一沟槽110，并且可以在其上具有第一沟槽110的基板100上依次堆叠第一垫层120、第二垫层130和第一填充层140。
60.在示例实施方式中，第一沟槽110可以在第一方向d1上延伸，多个第一沟槽110可以在第二方向d2上彼此间隔开。此外，第一沟槽110可以在第二方向d2上延伸，多个第一沟槽110可以在第一方向d1上彼此间隔开。因此，第一沟槽110在平面图中可以具有格栅图案。
61.参照图6至图9，可以通过蚀刻工艺依次蚀刻第一填充层140、第二垫层130、第一垫层120和基板100，以形成第二沟槽152和第三沟槽154。
62.蚀刻工艺可以是例如干蚀刻工艺，因此可以用蚀刻掩模对第一填充层140执行。由于第一填充层140的蚀刻速率和第二垫层130的蚀刻速率之间的差异，第二沟槽152和第三沟槽154中的每个可以形成为在第一垫层120和第二垫层130中具有比在第一填充层140中的宽度小的宽度。
63.在下文中，在第二沟槽152和第三沟槽154的每个中，延伸穿过所有的一部分基板100及第一垫层120和第二垫层130的部分可以被称为下部，延伸穿过第一填充层140的部分可以被称为上部。此外，第二沟槽152和第三沟槽154中的每个的宽度可以指其下部的宽度，除非存在关于第二沟槽152和第三沟槽154的宽度的其它描述。
64.在示例实施方式中，第二沟槽152可以在第一方向d1上延伸，并且可以在第二方向d2上具有第一宽度w1。此外，第三沟槽154可以在第二方向d2上延伸，并且可以在第一方向d1上具有第二宽度w2。因此，第二沟槽152和第三沟槽154可以彼此交叉，并且第二沟槽152和第三沟槽154的彼此相遇的部分可以被称为第四沟槽156。第四沟槽156可以像第二沟槽152和第三沟槽154那样包括下部和上部，并且第四沟槽156的宽度可以指其下部的宽度。
65.在示例实施方式中，第四沟槽156在第三方向d3上的第三宽度w3可以大于第二沟槽152的第一宽度w1和第三沟槽154的第二宽度w2。第一宽度w1和第二宽度w2可以彼此基本上相同或不同。
66.在示例实施方式中，第二沟槽152可以在垂直方向上与第一沟槽110的在第一方向
d1上延伸的部分重叠，第三沟槽154可以在垂直方向上与第一沟槽110的在第二方向d2上延伸的部分重叠。第二沟槽152的第一宽度w1和第三沟槽154的第二宽度w2可以分别小于第一沟槽110在第二方向d2上的宽度和第一沟槽110在第一方向d1上的宽度，第二沟槽152的深度和第三沟槽154的深度可以大于第一沟槽110的深度。
67.可以通过离子注入工艺将p型杂质(例如，硼)掺到基板100的与第二至第四沟槽152、154和156相邻的部分中，以形成杂质区160。
68.参照图10和图11，可以在第二至第四沟槽152、154和156的内壁以及第一填充层140的上表面上形成侧面层结构。
69.在示例实施方式中，侧面层结构可以包括依次堆叠并包括不同材料的第一侧面层170和第二侧面层180。第一侧面层170可以包括氧化物，例如硅氧化物，第二侧面层180可以包括氮化物，例如硅氮化物、硅碳氮化物、硅氧碳氮化物等。图10和图11示出了第二侧面层180是单层，然而，本公开可以不限于此，第二侧面层180可以具有包括依次堆叠的多个层并包括以上材料中的一些的多层结构。
70.参照图12和图13，可以在侧面层结构上形成第二填充层190。
71.在示例实施方式中，第二填充层190可以完全填充具有相对小的宽度的第二沟槽152和第三沟槽154中的每个的下部，然而，第二填充层190可以不完全填充具有相对大的宽度的第四沟槽156的下部，并且可以形成在第四沟槽156的侧壁和下表面上。第二填充层190可以不完全填充第二至第四沟槽152、154和156中的每个的上部，而是可以形成在其侧壁上。
72.在示例实施方式中，第二填充层190可以包括掺有p型杂质(例如，硼)或n型杂质(例如，磷)的多晶硅，因此可以包括导电材料。
73.在示例实施方式中，第二填充层190可以通过使用硅源气体(例如，硅烷(sih4)气体)和硼源气体(例如，乙硼烷(b2h6)气体)或磷源气体(例如，磷化氢(ph3)气体)的低压化学气相沉积(lpcvd)工艺或等离子体增强化学气相沉积(pecvd)工艺形成。
74.由于第二填充层190包括掺有p型杂质或n型杂质的多晶硅，因此与包括未掺杂的多晶硅的层相比，第二填充层190可以以相对低的温度和相对低的速率沉积。因此，与包括未掺杂的多晶硅的层相比，第二填充层190可以具有相对高的台阶覆盖率。
75.可选地，第二填充层190可以形成为包括未掺杂的多晶硅，并且硼或磷可以通过例如离子注入工艺、等离子体掺杂工艺、气相掺杂工艺等掺到第二填充层190中，使得第二填充层190可以包括掺有硼或磷的多晶硅。
76.在示例实施方式中，第二填充层190可以包括除了p型杂质或n型杂质之外还掺有例如碳或氧的多晶硅。在这种情况下，在lpcvd工艺或pecvd工艺期间，可以另外使用ch3气体或ch2气体，或者可以另外使用n2o气体或no气体。
77.当第二填充层190包括掺有碳或氧的多晶硅时，第二填充层190中的硅原子在执行后续热处理时可以不扩散或迁移。因此，即使在第二填充层190中产生接缝或空隙，接缝或空隙也可以不扩大。
78.参照图14和图15，可以对第二填充层190执行蚀刻工艺，使得第二填充层190的在第二至第四沟槽152、154和156的上部的部分可以被去除以形成第二填充图案195。
79.在示例实施方式中，蚀刻工艺可以使用包括氯(cl2)气体的蚀刻气体来执行，并且
可以是各向异性蚀刻工艺。因此，第二填充层190的在第二和第三沟槽152和154中的每个的上部的部分可以被完全去除，第二填充层190的在第二和第三沟槽152和154中的每个的下部的部分可以保留作为第二填充图案195。
80.此外，第二填充层190的在第四沟槽156的上部的部分可以被完全去除，第二填充层190的在第四沟槽156的下部的部分可以被部分地去除，使得具有其中宽度从其顶部朝其底部逐渐增大的锥形形状的第二填充图案195可以保留。因此，第四沟槽156的部分地填充有第二填充图案195的下部的剩余部分可以具有从其顶部朝其底部逐渐减小的宽度。
81.在示例实施方式中，用于形成第二填充层190的沉积工艺和第二填充层190的蚀刻工艺可以在同一腔室中就地执行，或在不同的腔室中异地执行。
82.在示例实施方式中，保留在第二至第四沟槽152、154和156的每个中的第二填充图案195的最上表面可以低于第一垫层120的下表面，然而，本公开可以不限于此。即，第二至第四沟槽152、154和156的每个中的第二填充图案195的最上表面可以低于第二至第四沟槽152、154和156中的每个的上部的底部(即，第一沟槽110中的第二垫层130的上表面)，或者与该底部基本上共面。
83.参照图16，可以在第二填充图案195上形成第三填充层以填充第二至第四沟槽152、154和156，并且可以蚀刻第三填充层直到暴露第二填充图案195的在第二沟槽152和第三沟槽154的每个中的部分的上表面。
84.因此，可以完全去除第三填充层的在第二沟槽152和第三沟槽154中的部分，并且可以在第四沟槽156的下部在第二填充图案195上形成第三填充图案205。第三填充图案205可以具有凹入的上表面。在示例实施方式中，第三填充图案205在垂直方向上的截面可以具有v形。
85.第三填充层可以通过沉积工艺(例如，lpcvd工艺、pecvd工艺等)形成。如上所说明的，第四沟槽156的下部的剩余部分可以具有从其顶部朝其底部逐渐减小的宽度，因此当第三填充层沉积在第四沟槽156的下部时，可以不形成空隙或接缝。
86.在示例实施方式中，第三填充图案205可以包括未掺杂的多晶硅。在其它示例实施方式中，第三填充图案205可以包括掺有碳或氧的多晶硅。
87.可选地，第三填充图案205可以像第二填充图案195一样包括掺有n型或p型杂质的多晶硅。
88.在第二至第四沟槽152、154和156中的每个的下部的第二填充图案195和第三填充图案205可以形成芯。
89.参照图17，可以去除第二侧面层180的在比芯的上表面高的高度处的部分，即第二侧面层180的上部，使得第二侧面图案185可以保留在第二至第四沟槽152、154和156中的每个的下部。
90.在示例实施方式中，第二侧面层180的上部可以通过湿蚀刻工艺去除。随着第二侧面层180的上部被去除，第一侧面层170的上部的表面可以暴露。
91.可以在芯的表面、第二侧面图案185的表面和第一侧面层170的上部的表面上形成第四填充层210，以填充第二至第四沟槽152、154和156。
92.第四填充层210可以包括氧化物，例如硅氧化物。
93.可以对其上具有以上结构的基板100执行热处理工艺。因此，即使第三填充图案
205包括未掺杂的多晶硅，掺在与第三填充图案205相邻的第二填充图案195中的p型或n型杂质也可以部分地扩散到第三填充图案205，使得第三填充图案205的一部分或全部可以包括p型或n型杂质。然而，第三填充图案205中的p型或n型杂质的杂质浓度可以低于第二填充图案195中的p型或n型杂质的杂质浓度，并且第三填充图案205的杂质浓度可以随着离第二填充图案195的距离增加而降低。因此，在一些实施方式中，第三填充图案205的远离第二填充图案195的部分可以不包括杂质。
94.参照图18，可以平坦化第四填充层210、第一侧面层170和第一填充层140，直到暴露第二垫层130的上表面。
95.在示例实施方式中，平坦化工艺可以包括化学机械抛光(cmp)工艺和/或回蚀刻工艺。
96.通过平坦化工艺，第四填充层210可以转变成第四填充图案215，第一侧面层170可以转变成第一侧面图案175，第一填充层140可以转变成第一填充图案145。第一侧面图案175和第二侧面图案185可以形成侧面图案结构。
97.参照图19和图20，可以部分地去除第二垫层130以形成第二垫135，因此第一垫层120的上表面可以部分地暴露。
98.第二垫层130可以通过例如湿蚀刻工艺去除。
99.可以执行离子注入工艺以在基板100中形成感光元件，并且可以去除第一垫层120的暴露部分。因此，第一垫层120的一部分可以保留作为第一垫125，并且基板100的上表面可以暴露。
100.在下文中，第四填充图案215、第一侧面图案175的在第四填充图案215的侧壁上的上部、第一填充图案145、以及第一垫125和第二垫135可以被统称为第一填充图案结构235。此外，包括第二填充图案195和第三填充图案205的芯以及包括第一侧面图案175的下部和第二侧面图案185的侧面图案结构可以被统称为第二填充图案结构225。芯可以在第二沟槽152和第三沟槽154的每个的下部中仅包括第二填充图案195。
101.在垂直方向上堆叠的第二填充图案结构225和第一填充图案结构235可以被统称为像素划分结构250。
102.参照图1和图4，可以去除基板100的下部。
103.在示例实施方式中，基板100的下部可以通过例如研磨工艺和/或诸如cmp工艺的平坦化工艺被去除。因此，包括在像素划分结构250中的第二填充图案结构225的下部可以被去除。
104.即，包括在第二填充图案结构225中的芯和侧面图案结构的下部可以被去除，并且像素划分结构250可以延伸穿过整个基板100。
105.可以通过以上工艺形成像素划分结构250。
106.如上所说明的，第二至第四沟槽152、154和156的每个中的第二填充图案195可以包括掺有p型或n型杂质的多晶硅，因此可以以相对低的温度并以低的速率沉积。因此，可通过沉积工艺形成的第二填充图案195可以在其中不具有空隙或接缝。
107.此外，第二填充图案195可以进一步包括例如碳或氧的杂质，并且包括在第二填充图案195中的硅可以不因后续热处理而扩散或迁移到相邻的结构中。因此，即使在第二填充图案195中形成空隙或接缝，空隙或接缝也可以不因热处理而扩大。
108.在具有相对大的宽度的第四沟槽156中，除了第二填充图案195之外，可以进一步形成第三填充图案205。第二填充图案195可以具有锥形形状，因此第四沟槽156的下部可以具有从其顶部朝其底部逐渐减小的宽度。因此，当形成第三填充图案205时，在第三填充图案205中可以不形成空隙或接缝。
109.在一些实施方式中，第二填充层190包括掺有p型或n型杂质的多晶硅，并且第三填充层包括未掺杂的多晶硅，然而，本公开可以不限于此。
110.例如，第二填充层190可以包括未掺杂的多晶硅，并且第三填充层可以包括掺有p型或n型杂质的多晶硅。然而，即使第二填充层190包括未掺杂的多晶硅，掺在第三填充层中的p型或n型杂质也可以通过后续热处理扩散到由第二填充层190形成的第二填充图案195中，使得第二填充图案195可以包括p型或n型杂质。第二填充图案195的杂质浓度可以小于由第三填充层形成的第三填充图案205的杂质浓度。
111.图21和图22是示出根据示例实施方式的像素划分结构的截面图。除了进一步包括籽晶图案以外，该像素划分结构可以与图1至图4的像素划分结构基本上相同或相似，因此其重复说明在此省略。
112.参照图21和图22，像素划分结构250可以包括第二填充图案结构225和第一填充图案结构235，第二填充图案结构225可以包括芯和侧面图案结构。
113.在示例实施方式中，除了第一侧面图案175的下部和第二侧面图案185之外，侧面图案结构还可以包括籽晶图案245。
114.籽晶图案245可以通过以下工艺形成。
115.在形成参照图12和图13所示的第二填充层190之前，可以在侧面层结构上形成籽晶层。在示例实施方式中，籽晶层可以通过使用包括二异丙氨硅烷(dipas)、六氯乙硅烷(hcds)等的源气体的沉积工艺形成，因此可以包括例如硅碳氮化物。
116.由于形成了籽晶层，因此可以在侧面层结构上容易地形成第二填充层190。
117.当通过参照图17说明的工艺去除第二侧面层180的上部时，也可以去除籽晶层的上部，使得籽晶图案245可以保留在第二至第四沟槽152、154和156中的每个的下部。
118.在示例实施方式中，在形成第三填充层之前，可以在第二填充图案195和侧面层结构上形成籽晶层，在这种情况下，可以在第二填充图案195和第三填充图案205之间形成籽晶图案245。
119.图23和图24是示出根据示例实施方式的像素划分结构的截面图。除了不包括第二侧面图案以外，该像素划分结构可以与图1至图4的像素划分结构基本上相同或相似，因此其重复说明在此省略。
120.参照图23和图24，像素划分结构250可以包括第二填充图案结构225和第一填充图案结构235，第二填充图案结构225可以包括芯和侧面图案结构。
121.在示例实施方式中，侧面图案结构可以不包括第二侧面图案，而是可以仅包括第一侧面图案175的下部。
122.在一些实施方式中，当侧面层结构通过参照图10和图11说明的工艺形成时，侧面层结构可以仅包括包含氧化物(例如，硅氧化物)的第一侧面层170。
123.图25和图26是示出根据示例实施方式的像素划分结构的截面图。除了芯的形状和材料以外，该像素划分结构可以与图1至图4的像素划分结构基本上相同或相似，因此其重
复说明在此省略。
124.参照图25，像素划分结构250可以包括第二填充图案结构225和第一填充图案结构235，第二填充图案结构225可以包括芯和侧面图案结构。
125.在示例实施方式中，不仅第二沟槽152和第三沟槽154的每个中的芯而且第四沟槽156中的芯可以不包括第三填充图案，而是可以仅包括第二填充图案195。
126.在一些实施方式中，在参照图12和图13说明的第二填充层190的形成期间，第二填充层190可以形成为不仅填充第二沟槽152和第三沟槽154，而且填充第四沟槽156，并且可以执行参照图14和图15说明的第二填充层190的蚀刻工艺，从而可以形成填充第二至第四沟槽152、154和156中的每个的下部并包括p型或n型杂质的第二填充图案195。
127.参照图26，像素划分结构250可以包括第二填充图案结构225和第一填充图案结构235，第二填充图案结构225可以包括芯和侧面图案结构。
128.在示例实施方式中，不仅第二沟槽152和第三沟槽154的每个中的芯而且第四沟槽156中的芯除了包括第二填充图案195之外，还可以包括第三填充图案205。
129.在一些实施方式中，在参照图12和图13说明的第二填充层190的形成期间，第二填充层190可以形成为部分地填充第二至第四沟槽152、154和156中的每个，并且可以执行参照图14和图15说明的第二填充层190的蚀刻工艺以形成具有锥形形状的第二填充图案195。可以执行参照图16说明的工艺，以在第二至第四沟槽152、154和156的每个中形成第三填充图案205。
130.然而，第二填充层190可以包括未掺杂的多晶硅，并且第三填充层可以包括掺有p型或n型杂质的多晶硅。然而，如上所述，掺在第三填充图案205中的p型或n型杂质可以通过后续热处理扩散到第二填充图案195中，使得第二填充图案195也可以包括p型或n型杂质。
131.图27是示出根据示例实施方式的图像传感器的平面图，图28是沿着图27的线c-c'截取的示出图像传感器的截面图。
132.该图像传感器可以包括与参照图1至图4说明的像素划分结构基本上相同或相似的像素划分结构，因此其重复说明在此省略。然而，图27和图28的像素划分结构从图1至图4的像素划分结构翻转，因此图1至图4的像素划分结构的上侧和下侧与图27和图28的像素划分结构的上侧和下侧彼此相反。
133.该图像传感器也可以包括与参照图21至图26说明的像素划分结构基本上相同或相似的像素划分结构。
134.在下文中，与第一基板300的第一表面302基本上平行的两个方向可以分别被定义为第五方向d5和第六方向d6，与第一基板300的第一表面302基本上垂直的方向可以被定义为第七方向d7。在示例实施方式中，第五方向d5和第六方向d6可以彼此基本上垂直。
135.参照图27和图28，图像传感器可以包括在第一至第四区域i、ii、iii和iv中在第七方向d7上依次堆叠的第二基板500、第二绝缘夹层520、第一绝缘夹层410、第一基板300和下平坦化层660。滤色器阵列层780、微透镜800和透明保护层820可以在第一区域i中依次堆叠在下平坦化层660上，屏障图案700和导电图案710可以在第二区域ii和第三区域iii中依次堆叠在下平坦化层660上。光阻挡滤色器层777可以形成在导电图案710上，上平坦化层810可以形成在导电图案710上以覆盖光阻挡滤色器层777，透明保护层820可以形成在上平坦化层810上。上平坦化层810和透明保护层820可以在第四区域iv中依次堆叠在下平坦化层
660上。
136.在第一区域i和第二区域ii中，图像传感器可以进一步包括：第一至第三布线370、380和390以及第一和第二通路350和360，包含在第一绝缘夹层410中；像素划分结构250，在第七方向d7上延伸穿过第一基板300；感光元件320，在由像素划分结构250限定的每个单位像素区中；传输栅极(tg)330，延伸穿过第一基板300的下部并且具有从第一基板300的第一表面302突出且被第一绝缘夹层410覆盖的下部；以及浮置扩散(fd)区340，在第一基板300的与tg 330相邻的下部。
137.在第一区域i中，图像传感器可以进一步包括：干涉阻挡结构725，在滤色器阵列层780中包括的滤色器772、774和776之间；以及保护层760，在下平坦化层660上覆盖干涉阻挡结构725的表面。
138.在第三区域iii中，图像传感器可以进一步包括：第四布线400，包含在第一绝缘夹层410中；第五布线510，包含在第二绝缘夹层520中；以及第一贯穿通路结构，延伸穿过下平坦化层660、第一基板300、第一绝缘夹层410、以及第二绝缘夹层520的上部以公共地接触第四布线400和第五布线510。
139.在第四区域iv中，图像传感器可以进一步包括：第五布线510，包含在第二绝缘夹层520中；导电垫730，延伸穿过第一基板300的上部和下平坦化层660；以及第二贯穿通路结构，延伸穿过下平坦化层660、第一基板300、第一绝缘夹层410、以及第二绝缘夹层520的上部以接触第五布线510。
140.图像传感器可以进一步包括在第一基板300的与第一基板300的第一表面302相邻的下部的各种晶体管。晶体管可以包括例如源极跟随器晶体管、复位晶体管和选择晶体管。tg 330和fd区340可以形成传输晶体管。即，感光元件320可以用作传输晶体管的源极区，fd区340可以用作传输晶体管的漏极区。
141.在示例实施方式中，在平面图中，第一区域i可以具有正方形或矩形的形状，第二区域ii可以围绕第一区域i，第三区域iii可以围绕第二区域ii，第四区域iv可以围绕第三区域iii，然而，本公开可以不限于此。
142.在示例实施方式中，第一区域i可以是其中形成有源像素的有源像素区，第二区域ii可以是其中形成ob像素的ob像素区，第三区域iii可以是其中形成第一贯穿通路结构的堆叠区，第四区域iv可以是其中形成导电垫730的垫区。
143.第一基板300可以包括第一表面302和与第一表面302相反的第二表面304，第二基板500可以包括第三表面502和与第三表面502相反的第四表面504。图28示出了第一表面302设置在第二表面304下方并且第三表面502设置在第四表面504上方。
144.在示例实施方式中，p型杂质可以掺到第一基板300的一部分或全部中，以形成p型阱。
145.像素划分结构250可以在第一区域i和第二区域ii中在第七方向d7上延伸，并且在平面图中可以具有在第五方向d5和第六方向d6上排列的格栅图案。由像素划分结构250限定的多个单位像素区可以在第五方向d5和第六方向d6上排列。
146.在示例实施方式中，感光元件320可以是光电二极管(pd)的一部分。感光元件320可以是在第一基板300的第一区域i和第二区域ii中的p阱中掺有n型杂质的杂质区，因此感光元件320和p阱可以形成pn结二极管。
147.感光元件320可以形成在第一区域i中由像素划分结构250限定的每个单位像素区和第二区域ii中的一些单位像素区中。然而，感光元件320可以不形成在第二区域ii中的另一些单位像素区中。
148.tg 330可以包括从第一基板300的第一表面302在第七方向d7上向上延伸的掩埋部分、以及在掩埋部分下方并具有比第一基板300的第一表面302低的底表面的突起部分。
149.fd区340可以形成在第一基板300的与第一表面302和tg 330相邻的部分处，并且可以掺有n型杂质。
150.第一通路350可以接触tg 330，并且可以连接到第一布线370。第二通路360可以接触fd区340，并且可以连接到第二布线380。
151.在第一区域i和第二区域ii中，可以在第一绝缘夹层410中进一步形成可连接到各种晶体管(即，源极跟随器晶体管、复位晶体管和选择晶体管)的通路和布线。图28示出了第三布线390和第四布线400形成在第七方向d7上的两个水平处，然而，本公开可以不限于此。
152.第一绝缘夹层410和第二绝缘夹层520中的每个可以包括氧化物，例如硅氧化物或低k电介质材料。
153.在示例实施方式中，下平坦化层660可以包括在第七方向d7上依次堆叠的第一层610、第二层620、第三层630、第四层640和第五层650。例如，第一至第五层610、620、630、640和650可以分别包括铝氧化物、铪氧化物、硅氧化物、硅氮化物和铪氧化物。
154.干涉阻挡结构725可以形成在下平坦化层660上以在第七方向d7上与像素划分结构250重叠，并且在平面图中可以具有格栅图案。在示例实施方式中，干涉阻挡结构725可以包括在第七方向d7上堆叠的第一干涉阻挡图案705和第二干涉阻挡图案715。第一干涉阻挡图案705可以包括金属氮化物，第二干涉阻挡图案715可以包括金属。可选地，第二干涉阻挡图案715可以包括低折射率材料(lrim)。
155.保护层760可以包括金属氧化物，例如铝氧化物。
156.滤色器阵列层780可以形成在保护层760上，包括在滤色器阵列层780中的第一滤色器772、第二滤色器774和第三滤色器776的侧壁和底表面可以被保护层760覆盖。第一滤色器772、第二滤色器774和第三滤色器776可以分别是绿色滤色器g、蓝色滤色器b和红色滤色器r。
157.在示例实施方式中，光阻挡滤色器层777可以包括与滤色器阵列层780中包括的第一滤色器772、第二滤色器774和第三滤色器776当中可吸收具有相对大的波长的光的第二滤色器774相同的组成。
158.光阻挡滤色器层777可以在第二区域ii和第三区域iii中形成在下平坦化层660和第一贯穿通路结构上，并且可以在水平方向上与第一区域i间隔开给定距离。
159.第一贯穿通路结构可以包括：第五填充图案740，在第七方向d7上延伸穿过下平坦化层660、第一基板300、第一绝缘夹层410、以及第二绝缘夹层520的上部；导电图案710，覆盖第五填充图案740的下表面和侧壁；屏障图案700，覆盖导电图案710的下表面和侧壁；以及第一盖图案745，在第五填充图案740的上表面上。
160.第二贯穿通路结构可以包括：第六填充图案750，在第七方向d7上延伸穿过下平坦化层660、第一基板300、第一绝缘夹层410、以及第二绝缘夹层520的上部；导电图案710，覆盖第六填充图案750的下表面和侧壁；屏障图案700，覆盖导电图案710的下表面和侧壁；以
及第二盖图案755，在第六填充图案750的上表面上。
161.第五填充图案740和第六填充图案750中的每个可以包括例如lrim，第一盖图案745和第二盖图案755中的每个可以包括例如光致抗蚀剂材料。
162.导电图案710的包括在第一贯穿通路结构中的部分可以公共地接触第四布线400和第五布线510，使得第四布线400和第五布线510可以彼此电连接，导电图案710的包括在第二贯穿通路结构中的部分可以接触第五布线510以与其电连接。
163.导电图案710可以被包括在第一贯穿通路结构和第二贯穿通路结构中，并且在第二至第四区域ii、iii和iv中还可以形成在下平坦化层660上。导电图案710的在第二区域ii和第三区域iii中的部分可以被称为光阻挡金属图案。
164.导电图案710可以包括金属，例如钨，屏障图案700可以包括金属氮化物，例如钛氮化物。
165.导电垫730可以与外部布线电连接，并且可以是电信号可通过其输入到有源像素和/或ob像素中或电信号可通过其从有源像素和/或ob像素输出的路径。导电垫730可以包括金属，例如铝。导电垫730的下表面和侧壁可以被导电图案710覆盖。
166.微透镜800可以在第一区域i中形成在滤色器阵列层780和保护层760上，上平坦化层810可以在第二至第四区域ii、iii和iv中形成在光阻挡滤色器层777和第二贯穿通路结构上，然而，上平坦化层810可以包括暴露第四区域iv中的导电垫730的上表面的第三开口830。在示例实施方式中，微透镜800和上平坦化层810可以包括基本上相同的材料，例如具有高透射率的光致抗蚀剂材料。
167.透明保护层820可以形成在微透镜800和上平坦化层810上。透明保护层820可以包括例如sio、sioc、sic、sicn等。
168.图像传感器可以包括参照图1至图4说明的像素划分结构250，该像素划分结构250可以包括包含导电材料的芯，因此暗电流和rc延迟可以减小。
169.图29至图36是示出根据示例实施方式的制造图像传感器的方法的截面图。图30是图29的区域y的放大截面图。该方法可以包括与参照图5至图20说明的用于形成像素划分结构的工艺基本上相同或相似的工艺，因此其重复说明在此省略。
170.参照图29和图30，可以在包括第一至第四区域i、ii、iii和iv的第一基板300中形成像素划分结构250、杂质区160和感光元件320，并且可以形成tg 330和fd区340。
171.在示例实施方式中，可以将p型杂质(例如，硼)掺到第一基板300的一部分或全部中以形成p阱。
172.像素划分结构250和杂质区160可以通过与参照图5至图20说明的工艺基本上相同或相似的工艺形成。因此，像素划分结构250可以形成为在第一基板300的第一区域i和第二区域ii中从第一表面302在第七方向d7上向下延伸，包括p型杂质(例如，硼)的杂质区160可以形成在第一基板300的与像素划分结构250相邻的部分处。杂质区160的杂质浓度可以高于p阱的杂质浓度。
173.在示例实施方式中，感光元件320可以是pd的一部分。因此，感光元件320可以通过将n型杂质(例如，磷)掺到第一基板300的第一区域i和第二区域ii中的p阱中而形成。
174.在一些实施方式中，可以在形成感光元件320之后形成像素划分结构250。
175.tg 330可以通过形成从第一基板300的第一表面302在第七方向d7上向下延伸的
第五沟槽以及使用导电材料填充第五沟槽使得导电材料从沟槽向上突出而形成。
176.fd区340可以通过将n型杂质(例如，硼)掺到第一基板300的与第一表面302和tg 330相邻的部分中而形成。
177.参照图31，可以在第一基板300的第一表面302上形成包含第一通路350和第二通路360以及第一至第四布线370、380、390和400的第一绝缘夹层410。
178.在示例实施方式中，第一通路350和第二通路360以及第一至第四布线370、380、390和400可以通过双镶嵌工艺或单镶嵌工艺形成。
179.参照图32，可以在包括第三表面502和第四表面504的第二基板500的第三表面502上形成包含第五布线510和连接到第五布线510的第三通路的第二绝缘夹层520。
180.图32示出了第五布线510形成在第七方向d7上的三个水平处，然而，本公开可以不限于此。在示例实施方式中，第五布线510和第三通路可以通过双镶嵌工艺或单镶嵌工艺形成。
181.参照图33，可以将第一基板300上的第一绝缘夹层410和第二基板500上的第二绝缘夹层520彼此接合。
182.在示例实施方式中，第一绝缘夹层410和第二绝缘夹层520可以通过接合层彼此接合。可选地，第一绝缘夹层410和第二绝缘夹层520可以彼此直接接合。在接合第一绝缘夹层410和第二绝缘夹层520之后，接合的结构可以翻转，使得第一基板300的第二表面304可以面向上。
183.由于第一基板300和第二基板500彼此接合，因此第二基板500上的第五布线510可以设置在第三区域iii和第四区域iv中。
184.参照图34，可以去除第一基板300的与第二表面304相邻的部分。
185.在示例实施方式中，可以通过抛光工艺(例如，研磨工艺、cmp工艺等)去除第一基板300的与第二表面304相邻的部分。因此，包括在像素划分结构250中的第二填充图案结构225可以被部分地去除，并且像素划分结构250可以延伸穿过第一基板300。
186.可以在第一基板300的第二表面304上形成下平坦化层660。
187.在示例实施方式中，下平坦化层660可以包括在第七方向d7上依次堆叠的第一至第五层610、620、630、640和650。
188.可以部分地去除第三区域iii中的下平坦化层660、第一基板300、第一绝缘夹层410、以及第二绝缘夹层520的上部以形成第一开口670，可以去除第四区域iv中的第一基板300的上部和下平坦化层660以形成第六沟槽680，可以去除第四区域iv中的下平坦化层660、第一基板300、第一绝缘夹层410、以及第二绝缘夹层520的上部以形成第二开口690。
189.第一开口670可以暴露第一绝缘夹层410中的第四布线400和第二绝缘夹层520中的第五布线510，第二开口690可以暴露第二绝缘夹层520中的第五布线510。
190.参照图35，可以在第一开口670和第二开口690及第六沟槽680的底部和侧部以及下平坦化层660的上表面上依次形成屏障层和第一导电层，可以在第一导电层上形成第二导电层以填充第六沟槽680，可以平坦化第二导电层的上部直到暴露第一导电层的上表面。
191.因此，可以在第四区域iv中的第六沟槽680中在第一导电层上形成导电垫730。
192.可以通过例如化学机械抛光(cmp)工艺和/或回蚀刻工艺执行平坦化工艺。
193.可以在第一导电层和导电垫730上形成第五填充层以填充第一开口670和第二开
口690，可以平坦化第五填充层的上部直到暴露第一导电层的上表面。
194.可以对第五填充层执行附加的蚀刻工艺，使得第五填充图案740可以在第三区域iii中的第一开口670中形成在第一导电层上，并且第六填充图案750可以在第四区域iv中的第二开口690中形成在第一导电层上。
195.可以在第五填充图案740和第六填充图案750以及导电垫730上形成盖层并图案化盖层，以分别在第五填充图案740和第六填充图案750上形成第一盖图案745和第二盖图案755。
196.可以图案化第一区域i中的屏障层和第一导电层的部分以分别形成第一干涉阻挡图案705和第二干涉阻挡图案715，第二区域ii中的屏障层和第一导电层的部分可以分别保留作为屏障图案700和导电图案710。第一干涉阻挡图案705和第二干涉阻挡图案715可以形成干涉阻挡结构725。
197.第一区域i中的下平坦化层660的上表面可以部分地暴露。
198.第三区域iii中的第一开口670中的一部分屏障图案700、一部分导电图案710、第五填充图案740和第一盖图案745可以形成第一贯穿通路结构，第四区域iv中的第二开口690中的一部分屏障图案700、一部分导电图案710、第六填充图案750和第二盖图案755可以形成第二贯穿通路结构。
199.可以在第一区域i中在下平坦化层660和干涉阻挡结构725上形成保护层760。
200.参照图36，可以在第一区域i中在保护层760上形成包括第一滤色器772、第二滤色器774和第三滤色器776的滤色器阵列层780，可以在第二区域ii和第三区域iii中在导电图案710和第一贯穿通路结构上形成光阻挡滤色器层777。
201.在示例实施方式中，第一滤色器772、第二滤色器774和第三滤色器776中的每个可以通过在保护层760、导电图案710、第一盖图案745和第二盖图案755以及导电垫730上例如经由旋涂工艺沉积滤色器层以及对滤色器层执行曝光工艺和显影工艺而形成。
202.光阻挡滤色器层777可以与包括在滤色器阵列层780中的一些滤色器(例如，第二滤色器774)一起形成。
203.在示例实施方式中，第一滤色器772、第二滤色器774和第三滤色器776可以分别是绿色滤色器g、蓝色滤色器b和红色滤色器r。然而，本公开可以不限于此。
204.再次参照图27和图28，可以在第一至第四区域i、ii、iii和iv中在滤色器阵列层780、保护层760、光阻挡滤色器层777、导电垫730和第二盖图案755上形成上平坦化层810，可以在第一区域i中对上平坦化层810执行图案化工艺和回流工艺以形成微透镜800。
205.可以在微透镜800和上平坦化层810上形成透明保护层820，可以去除透明保护层820的在第四区域iv中在第七方向d7上与导电垫730重叠的部分以及上平坦化层810的在其下方的部分以形成暴露导电垫730的上表面的第三开口830。
206.可以进一步形成上布线以电连接到导电垫730，从而完成图像传感器的制造。
207.图37是示出根据示例实施方式的包括图像传感器的电子装置的框图，图38是示出包括在图37的电子装置中的相机模块的框图。
208.图像传感器可以是参照图27和图28说明的包括参照图1至图4说明的像素划分结构的图像传感器。
209.参照图37，电子装置1000可以包括相机模块组1100、应用处理器1200、电力管理集
成电路(pmic)1300和外部存储器1400。
210.相机模块组1100可以包括多个相机模块1100a、1100b和1100c。图37示出了三个相机模块1100a、1100b和1100c作为示例，然而，本公开可以不限于特定数量的相机模块。根据示例实施方式，相机模块组1100可以仅包括两个相机模块或多于三个相机模块。
211.在下文中，参照图38描述相机模块1100b的示例配置，然而，相同的描述可以应用于其它相机模块1100a和1100c。
212.参照图38，相机模块1100b可以包括棱镜1105、光路折叠元件(opfe)1110、致动器1130、图像感测器件1140和存储器件1150。
213.棱镜1105可以包括可改变入射到棱镜1105上的光l的路径的反射表面1107。
214.在示例实施方式中，棱镜1105可以将在第一方向x上入射的光l的路径改变到垂直于第一方向x的第二方向y。此外，棱镜1105可以使反射表面1107在a方向上绕中心轴线1106旋转和/或使中心轴线1106在b方向上旋转，以沿第二方向y对准反射光的路径。opfe 1110可以在垂直于第一方向x和第二方向y的第三方向z上移动。
215.在示例实施方式中，棱镜1105的旋转角度可以在正(+)a方向上等于或小于约15度并且在负(-)a方向上等于或大于约15度，但本公开可以不限于此。
216.在示例实施方式中，棱镜1105可以在正b方向或负b方向上在约20度内、在约10度和约20度之间或者在约15度和约20度之间旋转。
217.在示例实施方式中，棱镜1105可以在平行于中心轴线1106的第三方向z上移动反射表面1107。
218.opfe 1110可以包括分成m个组的光学透镜，其中m是正整数。m个透镜组可以在第二方向y上移动，以改变相机模块1100b的光学变焦比。例如，当k是相机模块1100b的基础光学变焦比时，通过移动m个透镜组，可以在3k、5k等的范围内改变光学变焦比。
219.致动器1130可以将opfe 1110或光学透镜移动到特定位置。例如，致动器1130可以调节光学透镜的位置用于精确感测，使得图像传感器1142可以位于与光学透镜的焦距对应的位置。
220.图像感测器件1140可以包括图像传感器1142、控制逻辑1144和存储器1146。图像传感器1142可以与图27至图28的图像传感器基本上相同或相似，并且可以使用通过光学透镜提供的光l来捕获或感测图像。控制逻辑1144可以控制相机模块1100b的整体操作。例如，控制逻辑1144可以通过控制信号线cslb提供控制信号，以控制相机模块1100b的操作。
221.存储器1146可以存储信息，诸如用于相机模块1100b的操作的校准数据1147。例如，校准数据1147可以包括用于基于所提供的光l来生成图像数据的信息，诸如关于上述旋转角度、焦距、光轴等的信息。如果相机模块1100b被实现为具有取决于光学透镜的位置的可变焦距的多状态相机，则校准数据1147可以包括与多个状态对应的多个焦距值和自动聚焦值。
222.存储器件1150可以存储经由图像传感器1142感测的图像数据。存储器件1150可以设置在图像感测器件1140的外部，并且可以与包括图像感测器件1140的传感器芯片堆叠。存储器件1150可以用电可擦除可编程只读存储器(eeprom)来实现，但本公开可以不限于此。
223.参照图37和图38，相机模块1100a、1100b和1100c中的每个可以包括致动器1130。
因此，取决于致动器1130的操作，相机模块1100a、1100b和1100c可以包括相同或不同的校准数据1147。
224.在示例实施方式中，一个相机模块1100b可以具有包括上述棱镜1105和opfe 1110的折叠透镜结构，其它相机模块1100a和1100c可以具有没有棱镜1105和opfe 1110的垂直结构，然而，本公开可以不限于此。
225.在示例实施方式中，一个相机模块1100c可以是深度相机，其被配置为使用红外(ir)光测量对象的距离信息。在这种情况下，应用处理器1200可以合并从深度相机1100c提供的距离信息和从其它相机模块1100a和1100b提供的图像数据，以生成三维深度图像。
226.在示例实施方式中，相机模块1100a、1100b和1100c当中的至少两个相机模块(例如，相机模块1100a和1100b)可以例如通过不同的光学透镜而具有不同的视场。
227.在示例实施方式中，相机模块1100a、1100b和1100c可以在物理上彼此分离。换言之，相机模块1100a、1100b和1100c可以每个包括专用图像传感器1142。
228.参照图37，应用处理器1200可以包括图像处理器件1210、存储器控制器1220和内部存储器1230。应用处理器1200可以与相机模块1100a、1100b和1100c分离。例如，应用处理器1200可以实现为一个芯片，并且相机模块1100a、1100b和1100c可以实现为另一芯片或其它芯片。
229.图像处理器件1210可以包括多个子处理器1212a、1212b和1212c、图像生成器1214、以及相机模块控制器1216。
230.由相机模块1100a、1100b和1100c生成的图像数据可以分别通过不同的图像信号线isla、islb和islc提供给子处理器1212a、1212b和1212c。例如，从相机模块1100a生成的图像数据可以通过图像信号线isla提供给子处理器1212a，从相机模块1100b生成的图像数据可以通过图像信号线islb提供给子处理器1212b，从相机模块1100c生成的图像数据可以通过图像信号线islc提供给子处理器1212c。可以使用基于移动工业处理器接口(mipi)的相机串行接口(csi)来执行图像数据的传输，然而，本公开可以不限于此。
231.在示例实施方式中，一个子处理器可以公共地分配给两个或更多个相机模块。在这种情况下，复用器可以用于选择性地将图像数据从相机模块之一传输到共用的子处理器。
232.来自子处理器1212a、1212b和1212c的图像数据可以提供给图像生成器1214。图像生成器1214可以根据图像生成信息或模式信号使用来自子处理器1212a、1212b和1212c的图像数据来生成输出图像。
233.例如，图像生成器1214可以根据图像生成信息或模式信号来合并来自具有不同视场的相机模块1100a、1100b和1100c的图像数据的至少一部分以生成输出图像。此外，图像生成器1214可以根据图像生成信息或模式信号来选择来自相机模块1100a、1100b和1100c的图像数据之一作为输出图像。
234.在示例实施方式中，图像生成信息可以包括变焦因子或变焦信号。在示例实施方式中，模式信号可以是基于用户选择的信号。
235.如果图像生成信息是变焦信号并且相机模块1100a、1100b和1100c具有不同的视场，则图像生成器1214可以取决于变焦信号执行不同的操作。例如，如果变焦信号是第一信号，则图像生成器1214可以合并来自不同相机模块的图像数据以生成输出图像。如果变焦
信号是不同于第一信号的第二信号，则图像生成器1214可以选择来自相机模块1100a、1100b和1100c的图像数据之一作为输出图像。
236.在示例实施方式中，图像生成器1214可以从相机模块1100a、1100b和1100c接收不同曝光时间的图像数据。在这种情况下，图像生成器1214可以针对来自相机模块1100a、1100b和1100c的图像数据执行高动态范围(hdr)处理以生成具有增加的动态范围的输出图像。
237.相机模块控制器1216可以向相机模块1100a、1100b和1100c提供控制信号。由相机模块控制器1216生成的控制信号可以分别通过不同的控制信号线csla、cslb和cslc提供给相机模块1100a、1100b和1100c。
238.在示例实施方式中，相机模块1100a、1100b和1100c之一可以根据模式信号或图像生成信息被指定为主相机，其它相机模块可以被指定为从相机。这些数据可以被包括在控制信号中，并且可以通过不同的控制信号线csla、cslb和cslc提供给对应的相机模块1100a、1100b和1100c。
239.用作主相机的相机模块可以根据变焦因子或操作模式信号而改变。例如，如果相机模块1100a具有比相机模块1100b宽的视场并且变焦因子指示更低的变焦倍数，则相机模块1100b可以被指定为主相机。相比之下，如果变焦因子指示更高的变焦倍数，则相机模块1100a可以被指定为主相机。
240.在示例实施方式中，从相机模块控制器1216提供的控制信号可以包括同步使能信号。例如，如果相机模块1100b是主相机并且相机模块1100a和1100c是从相机，则相机模块控制器1216可以向相机模块1100b提供同步使能信号。相机模块1100b可以基于所提供的同步使能信号来生成同步信号，并通过同步信号线ssl将同步信号提供给相机模块1100a和1100c。照此，相机模块1100a、1100b和1100c可以基于同步信号将同步的图像数据传输到应用处理器1200。
241.在示例实施方式中，从相机模块控制器1216提供的控制信号可以包括关于操作模式的信息。相机模块1100a、1100b和1100c可以基于来自相机模块控制器1216的信息以第一操作模式或第二操作模式操作。
242.在第一操作模式中，相机模块1100a、1100b和1100c可以以第一速度(例如，第一帧速率)来生成图像信号，并以高于第一速度的第二速度(例如，高于第一帧速率的第二帧速率)对图像信号进行编码，以将编码后的图像信号传输到应用处理器1200。第二速度可以低于第一速度的三十倍。应用处理器1200可以将编码后的图像信号存储在内部存储器1230或外部存储器1400中。应用处理器1200可以读出并解码编码后的图像信号，以向显示器件提供显示数据。例如，子处理器1212a、1212b和1212c可以执行解码操作，图像生成器1214可以处理解码后的图像信号。
243.在第二操作模式中，相机模块1100a、1100b和1100c可以以低于第一速度的第三速度(例如，低于第一帧速率的第三帧速率)来生成图像信号，以将生成的图像信号传输到应用处理器1200。换言之，未被编码的图像信号可以被提供给应用处理器1200。应用处理器1200可以处理接收到的图像信号，或者将接收到的图像信号存储在内部存储器1230或外部存储器1400中。
244.内部存储器1230可以由存储器控制器1220控制。
245.pmic 1300可以分别向相机模块1100a、1100b和1100c提供电源电压。例如，在应用处理器1200的控制下，pmic 1300可以通过电力线psla向相机模块1100a提供第一电力，通过电力线pslb向相机模块1100b提供第二电力，通过电力线pslc向相机模块1100c提供第三电力。
246.响应于来自应用处理器1200的电力控制信号pcon，pmic 1300可以生成分别与相机模块1100a、1100b和1100c对应的电力并控制电力水平。电力控制信号pcon可以包括关于取决于相机模块1100a、1100b和1100c的操作模式的电力的信息。例如，操作模式可以包括低电力模式，其中相机模块1100a、1100b和1100c以低电力操作。相机模块1100a、1100b和1100c的电力水平可以彼此相同或不同。此外，电力水平可以动态地或自适应地改变。
247.尽管以上已描述了示例实施方式，但本领域技术人员将容易意识到，可以在示例实施方式中进行多种修改，而实质上不脱离本公开的新颖教导和优点。每个实施方式不被排除与也在此提供或未在此提供但与本公开一致的另一示例或另一实施方式的一个或更多个特征相关联。例如，即使在实施方式中的像素划分结构中描述的事项没有在另一实施方式中的像素划分结构中描述，所述事项也可以被理解为与所述另一实施方式中的像素划分结构相关或相结合，除非在其描述中另外提到。此外，应理解，本公开的原理、方面、示例和具体实施方式的所有描述旨在涵盖其结构等同物和功能等同物。此外，这些等同物应被理解为不仅包括当前公知的等同物，而且包括未来将开发的等同物，即，被发明来执行相同功能的所有器件，而不管其结构如何。
248.本技术基于2022年1月6日在韩国知识产权局(kipo)提交的第10-2022-0001947号韩国专利申请并要求该韩国专利申请的优先权，该韩国专利申请的公开内容通过引用整体合并于此。

技术特征：
1.一种图像传感器，包括：在垂直方向上延伸穿过基板的像素划分结构，所述垂直方向基本上垂直于所述基板的上表面，所述像素划分结构限定单位像素区，单位像素分别形成在所述单位像素区中；在每个所述单位像素区中的感光元件；在所述基板上的滤色器阵列层，所述滤色器阵列层包括滤色器；以及在所述滤色器阵列层上的微透镜，其中所述像素划分结构包括：芯；以及在所述芯的侧壁上的侧面图案结构，以及其中所述芯包括：第一填充图案，包括以第一杂质浓度掺有p型杂质或n型杂质的多晶硅；以及在由所述第一填充图案形成的空间中的第二填充图案，所述第二填充图案的侧壁被所述第一填充图案覆盖，所述第二填充图案包括以不同于所述第一杂质浓度的第二杂质浓度掺有p型杂质或n型杂质的多晶硅。2.根据权利要求1所述的图像传感器，其中所述第一杂质浓度大于所述第二杂质浓度。3.根据权利要求1所述的图像传感器，其中所述第二杂质浓度大于所述第一杂质浓度。4.根据权利要求1所述的图像传感器，其中所述第一填充图案的所述p型杂质或n型杂质与所述第二填充图案的所述p型杂质或n型杂质基本上相同。5.根据权利要求1所述的图像传感器，其中所述第二填充图案的宽度在所述垂直方向上从所述第二填充图案的顶部朝所述第二填充图案的底部逐渐增大。6.根据权利要求5所述的图像传感器，其中所述第一填充图案的接触所述第二填充图案的部分的厚度在所述垂直方向上从所述第一填充图案的顶部朝所述第一填充图案的底部逐渐减小。7.根据权利要求1所述的图像传感器，其中所述芯包括第一部分和第二部分，所述第一部分仅包括所述第一填充图案，所述第二部分包括所述第一填充图案和所述第二填充图案两者，以及其中所述像素划分结构的与所述芯的所述第二部分对应的部分的最小宽度大于所述像素划分结构的与所述芯的所述第一部分对应的部分的最小宽度。8.根据权利要求7所述的图像传感器，其中所述像素划分结构在平面图中具有格栅形状，其中所述单位像素区通过所述像素划分结构在与所述基板的所述上表面基本上平行的第一方向和第二方向上彼此间隔开，以及其中所述芯的所述第二部分设置在彼此相邻的四个单位像素区之间。9.根据权利要求1所述的图像传感器，其中所述第一填充图案和所述第二填充图案中的至少一个包括碳或氧。10.根据权利要求1所述的图像传感器，其中所述侧面图案结构包括从所述芯的所述侧壁堆叠的第一侧面图案和第二侧面图案，以及其中所述第一侧面图案和所述第二侧面图案分别包括氮化物和氧化物。11.根据权利要求10所述的图像传感器，其中所述第一侧面图案包括硅氮化物，以及
其中所述像素划分结构进一步包括在所述第一侧面图案和所述第一填充图案之间的籽晶图案。12.根据权利要求11所述的图像传感器，其中所述籽晶图案包括硅碳氮化物。13.根据权利要求1所述的图像传感器，其中所述侧面图案结构包括单层，所述单层包括氧化物。14.根据权利要求1所述的图像传感器，其中所述芯的下表面的中心部分在向上方向上突出。15.根据权利要求1所述的图像传感器，其中所述芯和所述侧面图案结构形成第一填充图案结构，以及其中所述像素划分结构进一步包括在所述第一填充图案结构下方的第二填充图案结构。16.一种图像传感器，包括：在垂直方向上延伸穿过基板的像素划分结构，所述垂直方向基本上垂直于所述基板的上表面，所述像素划分结构限定单位像素区，单位像素分别形成在所述单位像素区中；在每个所述单位像素区中的感光元件；在所述基板上的滤色器阵列层，所述滤色器阵列层包括滤色器；以及在所述滤色器阵列层上的微透镜，其中所述像素划分结构包括：芯；以及在所述芯的侧壁上的侧面图案结构，以及其中所述芯包括：包括导电材料的第一填充图案；以及在由所述第一填充图案形成的空间中的第二填充图案，所述第二填充图案的侧壁被所述第一填充图案覆盖，以及其中所述第一填充图案的接触所述第二填充图案的部分的厚度在所述垂直方向上从所述第一填充图案的顶部朝所述第一填充图案的底部逐渐减小。17.根据权利要求16所述的图像传感器，其中所述第二填充图案的宽度在所述垂直方向上从所述第二填充图案的顶部朝所述第二填充图案的底部逐渐增大。18.一种图像传感器，包括：在垂直方向上延伸穿过基板的像素划分结构，所述垂直方向基本上垂直于所述基板的上表面，所述像素划分结构限定单位像素区，单位像素分别形成在所述单位像素区中；在每个所述单位像素区中的感光元件；在所述基板上的滤色器阵列层，所述滤色器阵列层包括滤色器；以及在所述滤色器阵列层上的微透镜，其中所述像素划分结构包括：芯；以及在所述芯的侧壁上的侧面图案结构，其中所述芯包括第一部分和第二部分，其中所述芯的所述第一部分仅包括第一填充图案，所述第一填充图案包括导电材料，
以及其中所述芯的所述第二部分包括所述第一填充图案和第二填充图案，所述第二填充图案的侧壁被所述第一填充图案覆盖。19.根据权利要求18所述的图像传感器，其中所述像素划分结构的与所述芯的所述第二部分对应的部分的最小宽度大于所述像素划分结构的与所述芯的所述第一部分对应的部分的最小宽度。20.根据权利要求18所述的图像传感器，其中所述第一填充图案包括以第一杂质浓度掺有p型杂质或n型杂质的多晶硅，以及其中所述第二填充图案包括以不同于所述第一杂质浓度的第二杂质浓度掺有p型杂质或n型杂质的多晶硅。

技术总结
一种图像传感器包括像素划分结构、感光元件、滤色器阵列层和微透镜。像素划分结构在垂直方向上延伸穿过基板，并限定单位像素区。感光元件在每个单位像素区中。包括滤色器的滤色器阵列层在基板上。微透镜在滤色器阵列层上。像素划分结构包括芯和在芯的侧壁上的侧面图案结构。芯包括第一填充图案和在由第一填充图案形成的空间中的第二填充图案，第一填充图案包括以第一浓度掺有杂质的多晶硅。第二填充图案的侧壁被第一填充图案覆盖，第二填充图案包括以不同于第一浓度的第二浓度掺有杂质的多晶硅。晶硅。晶硅。


技术研发人员：金局泰 金振均 卢琮铉 朴美善 李在雄
受保护的技术使用者：三星电子株式会社
技术研发日：2023.01.04
技术公布日：2023/7/11