基于触发器扇入数量的触发器替换方法、装置和存储介质

1.本技术涉及集成电路设计技术领域，特别是涉及一种基于触发器扇入数量的触发器替换方法、装置和存储介质。


背景技术：

2.性能(performance)、功耗(power)和面积(area)是芯片设计的三个重要指标。随着社会信息化和人工智能的快速发展，高性能算力成为人类生产力和国家竞争力的重要基础。超级计算机正从后p级时代向e级迈进，并成为世界各大国竞相发展的下一个目标；目前人工智能应用对算力的需求增长速度已经超越了摩尔定律，斯坦福大学的研究发现，在2012年以后，人工智能对算力的需求每隔3.4个月就会翻倍，这一速度已经超越了摩尔定律(每隔18个月，芯片中的晶体管数目翻倍)。在摩尔定律放缓的今天，依靠先进工艺红利来提高芯片能效日趋困难，然而，碳中和的节能减排要求却日趋严厉。目前，国际上运算最快的超级计算机supercomputer fugaku运算芯片采用7nm制造工艺，峰值性能约为0.5eflops，功耗约为30mw，双精度浮点计算能效比约为16gflops/w。按照0.6元/度的电费计算，supercomputer fugaku每年的电费可达1.6亿元。由此可见，高性能计算成本十分巨大！迫切需要先进的芯片设计方法来降低高性能计算成本。
3.降低高性能计算的成本可以从计算芯片的功耗和面积两方面入手。对于高性能计算芯片，用于计算的组合逻辑消耗的功耗占比较高，可以针对该部分进行优化。此外，芯片的标准单元面积直接关乎量产成本，减小芯片标准单元面积可以降低量产成本。
4.目前绝大多数高性能计算芯片的核心计算部分都是同步电路，其基本结构如图1所示，包含发射触发器(uff0)和捕获触发器(uff1)、组合逻辑(combinational logic)以及时钟树。若公式(1)成立，则建立时间约束满足，电路可以正常工作。公式(1)为：
5.t
launch
+t
ck2q
+t
dp
＜t
capture
+t
cycle-t
setup
ꢀꢀꢀ
(1)
6.同步电路在时钟的驱动下工作，要求满足建立时间时序约束，否则电路就会出现功能故障。建立时间时序约束要求发射触发器(launch flip-flop)发射的数据在经过一段组合逻辑(combinational logic)的延时后，在捕获时钟(相比发射时钟滞后一个时钟周期)到达捕获触发器之前的一段时间内，数据可以稳定的建立，这样就可以正确地被捕获时钟采样；否则捕获时钟就不会采样到正确的数据，从而出现功能错误。其中建立时间时序约束可以用公式(1)进行描述，其中t
launch
是发射时钟的延时，t
ck2q
是发射触发器时钟端(ck)到输出端(q)的延时，t
dp
是组合逻辑的延时，tcapture是捕获时钟的延时，t
cycle
是时钟周期，tsetup是捕获触发器(capture flip-flop)的建立时间。对于扇入数量较多的捕获触发器，其数据路径延时(t
dp
)往往相应较大，这会使得建立时间时序约束不满足，因而使得eda工具在布局布线阶段插入额外的缓冲器和反相器来减小数据路径延时(t
dp
)。额外插入的缓冲器和反相器会增大芯片的面积和功耗，进而会提升高性能计算成本。


技术实现要素：

7.基于此，有必要针对上述技术问题，提供一种能够降低芯片的面积和功耗，进而降低高性能计算成本的基于触发器扇入数量的触发器替换方法、装置和存储介质。
8.一种基于触发器扇入数量的触发器替换方法，所述方法包括：
9.获取集成电路芯片布局后的设计，遍历设计中的每个捕获触发器，得到每个捕获触发器的扇入数量和设计中所有捕获触发器扇入数量的最大值m，m为大于0的整数。
10.根据预设的扇入数量阈值点的数量n和发射触发器扇入数量的最大值m，设置扇入数量阈值点，其中n为大于0且小于m的整数。
11.将每个捕获触发器的扇入数量与第一个扇入数量阈值点进行比较，当捕获触发器的扇入数量大于第一个扇入数量阈值点时，则将该捕获触发器替换为高性能触发器，否则该捕获触发器保持不变；然后继续完成标准单元placement、时钟树综合、布线，得到第一个扇入数量阈值点对应的芯片面积和功耗；继续对下一个扇入数量阈值点进行处理，直至遍历完所有扇入数量阈值点为止，得到每个扇入数量阈值点所对应的芯片面积和功耗；所述高性能触发器是指捕获触发器的建立时间比普通捕获触发器小的捕获触发器；
12.根据每个扇入数量阈值点所对应的芯片面积和功耗，选择芯片面积和功耗最小的设计作为最终设计。
13.在其中一个实施例中，根据预设的扇入数量阈值点的数量n和发射触发器扇入数量的最大值m，设置扇入数量阈值点，包括：
14.根据预设的扇入数量阈值点的数量n和发射触发器扇入数量的最大值m，设置n个扇入数量阈值点为发射触发器扇入数量的最大值m的n等分点；或设置n个扇入数量阈值点为随机在大于0且小于m的整数中选择的n个点。
15.在其中一个实施例中，高性能触发器是由极低阈值晶体管构成，或由定制设计得到。
16.在其中一个实施例中，获取集成电路芯片布局后的设计，遍历设计中的每个捕获触发器，得到每个捕获触发器的扇入数量和设计中所有捕获触发器扇入数量的最大值m，m为大于0的整数，步骤前还包括：
17.对待设计的集成电路芯片进行rtl设计、逻辑综合、插扫描链以及芯片布局设计，得到集成电路芯片布局后的设计。
18.一种基于触发器扇入数量的触发器替换装置，所述装置包括：
19.触发器扇入数和扇入数量最大值确定模块，用于获取集成电路芯片布局后的设计，遍历设计中的每个捕获触发器，得到每个捕获触发器的扇入数量和设计中所有捕获触发器扇入数量的最大值m，m为大于0的整数。
20.扇入数量阈值点设置模块，用于根据预设的扇入数量阈值点的数量n和发射触发器扇入数量的最大值m，设置扇入数量阈值点，其中n为大于0且小于m的整数。
21.触发器替换模块，用于将每个捕获触发器的扇入数量与第一个扇入数量阈值点进行比较，当捕获触发器的扇入数量大于第一个扇入数量阈值点时，则将该捕获触发器替换为高性能触发器，否则该捕获触发器保持不变；然后继续完成标准单元placement、时钟树综合、布线，得到第一个扇入数量阈值点对应的芯片面积和功耗；继续对下一个扇入数量阈值点进行处理，直至遍历完所有扇入数量阈值点为止，得到每个扇入数量阈值点所对应的
芯片面积和功耗；所述高性能触发器是指捕获触发器的建立时间比普通捕获触发器小的捕获触发器；
22.集成电路设计确定模块，用于根据每个扇入数量阈值点所对应的芯片面积和功耗，选择芯片面积和功耗最小的设计作为最终设计。
23.在其中一个实施例中，扇入数量阈值点设置模块，还用于根据预设的扇入数量阈值点的数量n和发射触发器扇入数量的最大值m，设置n个扇入数量阈值点为发射触发器扇入数量的最大值m的n等分点；或设置n个扇入数量阈值点为随机在大于0且小于m的整数中选择的n个点。
24.在其中一个实施例中，触发器替换模块中高性能触发器是由极低阈值晶体管构成，或由定制设计得到。
25.在其中一个实施例中，触发器扇入数和扇入数量最大值确定模块前还包括集成电路芯片布局设计前设计模块，用于对待设计的集成电路芯片进行rtl设计、逻辑综合、插扫描链以及芯片布局设计，得到集成电路芯片布局后的设计。
26.一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一基于触发器扇入数量的触发器替换方法的步骤。
27.上述基于触发器扇入数量的触发器替换方法、装置和存储介质，所述方法包括：获取集成电路芯片布局后的设计，遍历设计中的每个捕获触发器，得到每个捕获触发器的扇入数量和设计中所有捕获触发器扇入数量的最大值m，m为大于0的整数；设置n个扇入数量阈值点；将每个捕获触发器的扇入数量与第一个扇入数量阈值点进行比较，将扇入数量大于扇入数量阈值点的捕获触发器替换为建立时间较小的高性能触发器，得到每个扇入数量阈值点所对应的芯片面积和功耗，根据每个扇入数量阈值点所对应的芯片面积和功耗，选择芯片面积和功耗最小的设计作为最终设计。本方法中将扇入较多的捕获触发器替换为建立时间较小的高性能触发器，使得建立时间时序约束更容易满足，从而减少了额外插入的缓冲器和反相器数目，降低了芯片的面积和功耗，进而降低高性能计算成本。
附图说明
28.图1为现有技术中数字电路的典型组成；
29.图2为一个实施例中基于触发器扇入数量的触发器替换方法的流程示意图；
30.图3为现有技术中集成电路开发流程示意图；
31.图4为一个实施例中基于触发器扇入数量的触发器替换方法流程的流程示意图；
32.图5为另一个实施例中触发器扇入区域的一个示例；
33.图6为另一个实施例中触发器uff1替换成高性能触发器后的电路；
34.图7为一个实施例中基于触发器扇入数量的触发器替换装置的结构框图。
具体实施方式
35.为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
36.在一个实施例中，如图2所示，提供了一种基于触发器扇入数量的触发器替换方法
该方法包括以下步骤：
37.步骤200：获取集成电路芯片布局后的设计，遍历设计中的每个捕获触发器，得到每个捕获触发器的扇入数量和设计中所有捕获触发器扇入数量的最大值m，m为大于0的整数。
38.步骤202：根据预设的扇入数量阈值点的数量n和发射触发器扇入数量的最大值m，设置扇入数量阈值点，其中n为大于0且小于m的整数。
39.具体的，预设的扇入数量阈值点的数量n可以根据计算资源的丰富程度而定，计算资源越丰富，n的值可以越大。
40.根据扇入数量阈值点的数量和捕获触发器扇入数量的最大值m进行设置，可以将n个扇入数量阈值点设置为捕获触发器扇入数量的最大值m的n等分点，也可以采用其他方式进行设置，如随机在大于0且小于m的整数中选择n个值作为n个扇入数量阈值点。
41.步骤204：将每个捕获触发器的扇入数量与第一个扇入数量阈值点进行比较，当捕获触发器的扇入数量大于第一个扇入数量阈值点时，则将该捕获触发器替换为高性能触发器，否则该捕获触发器保持不变；然后继续完成标准单元placement、时钟树综合、布线，得到第一个扇入数量阈值点对应的芯片面积和功耗；继续对下一个扇入数量阈值点进行处理，直至遍历完所有扇入数量阈值点为止，得到每个扇入数量阈值点所对应的芯片面积和功耗；高性能触发器是指触发器的建立时间比普通触发器小的触发器。具体的，普通触发器是指速度中等的触发器，典型情况下是由中等阈值电压晶体管构成。
42.步骤206：根据每个扇入数量阈值点所对应的芯片面积和功耗，选择芯片面积和功耗最小的设计作为最终设计。
43.上述基于触发器扇入数量的触发器替换方法中，所述方法包括：获取集成电路芯片布局后的设计，遍历设计中的每个捕获触发器，得到每个捕获触发器的扇入数量和设计中所有捕获触发器扇入数量的最大值m，m为大于0的整数；设置n个扇入数量阈值点；将每个捕获触发器的扇入数量与第一个扇入数量阈值点进行比较，将扇入数量大于扇入数量阈值点的捕获触发器替换为建立时间较小的高性能触发器，得到每个扇入数量阈值点所对应的芯片面积和功耗，根据每个扇入数量阈值点所对应的芯片面积和功耗，选择芯片面积和功耗最小的设计作为最终设计。本方法中将扇入较多的捕获触发器替换为建立时间较小的高性能触发器，使得建立时间时序约束更容易满足，从而减少了额外插入的缓冲器和反相器数目，降低了芯片的面积和功耗，进而降低高性能计算成本。
44.在其中一个实施例中，步骤202包括：根据预设的扇入数量阈值点的数量n和发射触发器扇入数量的最大值m，设置n个扇入数量阈值点为发射触发器扇入数量的最大值m的n等分点，n个扇入数量阈值点分别为：n1、n2、n3、...、nn；其中，n1＝m/n，n2＝2*m/n，
……
，nn＝m；或设置n个扇入数量阈值点为随机在大于0且小于m的整数中选择的n个点。
45.在其中一个实施例中，步骤204中高性能触发器是由极低阈值晶体管构成，或由定制设计得到。
46.在其中一个实施例中，步骤200前还包括：对待设计的集成电路芯片进行rtl设计、逻辑综合、插扫描链以及芯片布局设计，得到集成电路芯片布局后的设计。
47.在一个实施例中，提供了一种基于触发器扇出数量的触发器替换方法，该方法是在图3所示的现有技术中集成电路开发流程(现有技术中集成电路开发流程包括：rtl设计、
逻辑综合、插扫描链、芯片布局、标准单元placement、时钟树综合、布线等流程)的基础上，在芯片布局之后，新增统计每个触发器的扇入数量、扇入数量判断以及将触发器替换为高性能触发器三个步骤。该实施例中基于触发器扇出数量的触发器替换方法的流程示意图如图4所示，具体的步骤包括：
48.第一步，准备好高性能触发器。在本发明中，高性能触发器是指t
setup
比普通触发器小的触发器，高性能触发器可以由极低阈值晶体管构成，也可以由定制设计得到。
49.第二步，在芯片布局完成后，遍历设计中的每个触发器，得到每个触发器的扇入数量，并得到所有触发器扇入数量的最大值m，m为大于0的整数。
50.第三步，设置n个扇入数量阈值点分别为n1、n2、n3
…
nn，典型的设置是n1＝m*1/n，n2＝m*2/n
…
nn＝m。n可以根据计算资源的丰富程度而定，计算资源越丰富，n的值可以越大。
51.第四步，对于每个触发器，将其扇入数量与扇入数量阈值点进行对比。若扇入数量大于扇入数量阈值点，则将该触发器替换为高性能触发器，否则保持不变。
52.第五步，完成后续的标准单元placement、时钟树综合、布线，得到面积和功耗数据。
53.第六步，根据每个扇入数量阈值点，重复第四步和第五步，得到每个扇入数量阈值点所对应的芯片面积和功耗。
54.第七步，根据每个扇入数量阈值点所对应的芯片面积和功耗，挑选出面积和功耗最小的设计作为最终设计。
55.在一个具体的实施例中，如图5所示为触发器扇入区域的一个示例，其中捕获触发器uff1的扇入个数为3。若扇入数量阈值点《3，则将捕获触发器uff1从普通触发器替换成高性能触发器。
56.图6为将图5中捕获触发器uff1替换成高性能触发器后的电路。实际的芯片由多个类似的图6电路组成。对于多个扇入数量阈值点，在完成布线后，都能得到一个对应的芯片面积和功耗。可以根据评估得到的面积和功耗结果挑选出最优的设计。
57.应该理解的是，虽然图2、图4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2、图4中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
58.在一个实施例中，如图7所示，提供了一种基于触发器扇入数量的触发器替换装置，包括：触发器扇入数和扇入数量最大值确定模块、扇入数量阈值点设置模块、触发器替换模块和集成电路设计确定模块，其中：
59.触发器扇入数和扇入数量最大值确定模块，用于获取集成电路芯片布局后的设计，遍历设计中的每个捕获触发器，得到每个捕获触发器的扇入数量和设计中所有捕获触发器扇入数量的最大值m，m为大于0的整数。
60.扇入数量阈值点设置模块，用于根据预设的扇入数量阈值点的数量n和发射触发
器扇入数量的最大值m，设置扇入数量阈值点，其中n为大于0且小于m的整数。
61.触发器替换模块，用于将每个捕获触发器的扇入数量与第一个扇入数量阈值点进行比较，当捕获触发器的扇入数量大于第一个扇入数量阈值点时，则将该捕获触发器替换为高性能触发器，否则该捕获触发器保持不变；然后继续完成标准单元placement、时钟树综合、布线，得到第一个扇入数量阈值点对应的芯片面积和功耗；继续对下一个扇入数量阈值点进行处理，直至遍历完所有扇入数量阈值点为止，得到每个扇入数量阈值点所对应的芯片面积和功耗；高性能触发器是指捕获触发器的建立时间比普通捕获触发器小的捕获触发器；
62.集成电路设计确定模块，用于根据每个扇入数量阈值点所对应的芯片面积和功耗，选择芯片面积和功耗最小的设计作为最终设计。
63.在其中一个实施例中，扇入数量阈值点设置模块，还用于根据预设的扇入数量阈值点的数量n和发射触发器扇入数量的最大值m，设置n个扇入数量阈值点为发射触发器扇入数量的最大值m的n等分点；或设置n个扇入数量阈值点为随机在大于0且小于m的整数中选择的n个点。
64.在其中一个实施例中，触发器替换模块中高性能触发器是由极低阈值晶体管构成，或由定制设计得到。
65.在其中一个实施例中，触发器扇入数和扇入数量最大值确定模块前还包括集成电路芯片布局设计前设计模块，用于对待设计的集成电路芯片进行rtl设计、逻辑综合、插扫描链以及芯片布局设计，得到集成电路芯片布局后的设计。
66.关于基于触发器扇入数量的触发器替换装置的具体限定可以参见上文中对于基于触发器扇入数量的触发器替换方法的限定，在此不再赘述。上述基于触发器扇入数量的触发器替换装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
67.在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述方法实施例中的步骤。
68.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)或闪存。易失性存储器可包括随机存取存储器(ram)或者外部高速缓冲存储器。作为说明而非局限，ram以多种形式可得，诸如静态ram(sram)、动态ram(dram)、同步dram(sdram)、双数据率sdram(ddrsdram)、增强型sdram(esdram)、同步链路(synchlink)dram(sldram)、存储器总线(rambus)直接ram(rdram)、直接存储器总线动态ram(drdram)、以及存储器总线动态ram(rdram)等。
69.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
70.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。

技术特征：
1.一种基于触发器扇入数量的触发器替换方法，其特征在于，所述方法包括：获取集成电路芯片布局后的设计，遍历设计中的每个捕获触发器，得到每个捕获触发器的扇入数量和设计中所有捕获触发器扇入数量的最大值m，m为大于0的整数；根据预设的扇入数量阈值点的数量n和发射触发器扇入数量的最大值m，设置扇入数量阈值点，其中n为大于0且小于m的整数；将每个捕获触发器的扇入数量与第一个扇入数量阈值点进行比较，当捕获触发器的扇入数量大于第一个扇入数量阈值点时，则将该捕获触发器替换为高性能触发器，否则该捕获触发器保持不变；然后继续完成标准单元placement、时钟树综合、布线，得到第一个扇入数量阈值点对应的芯片面积和功耗；继续对下一个扇入数量阈值点进行处理，直至遍历完所有扇入数量阈值点为止，得到每个扇入数量阈值点所对应的芯片面积和功耗；所述高性能触发器是指捕获触发器的建立时间比普通捕获触发器小的捕获触发器；根据每个扇入数量阈值点所对应的芯片面积和功耗，选择芯片面积和功耗最小的设计作为最终设计。2.根据权利要求1所述的方法，其特征在于，根据预设的扇入数量阈值点的数量n和发射触发器扇入数量的最大值m，设置扇入数量阈值点，包括：根据预设的扇入数量阈值点的数量n和发射触发器扇入数量的最大值m，设置n个扇入数量阈值点为发射触发器扇入数量的最大值m的n等分点；或设置n个扇入数量阈值点为随机在大于0且小于m的整数中选择的n个点。3.根据权利要求1所述的方法，其特征在于，高性能触发器是由极低阈值晶体管构成，或由定制设计得到。4.根据权利要求1所述的方法，其特征在于，获取集成电路芯片布局后的设计，遍历设计中的每个捕获触发器，得到每个捕获触发器的扇入数量和设计中所有捕获触发器扇入数量的最大值m，m为大于0的整数，步骤前还包括：对待设计的集成电路芯片进行rtl设计、逻辑综合、插扫描链以及芯片布局设计，得到集成电路芯片布局后的设计。5.一种基于触发器扇入数量的触发器替换装置，其特征在于，所述装置包括：触发器扇入数和扇入数量最大值确定模块，用于获取集成电路芯片布局后的设计，遍历设计中的每个捕获触发器，得到每个捕获触发器的扇入数量和设计中所有捕获触发器扇入数量的最大值m，m为大于0的整数；扇入数量阈值点设置模块，用于根据预设的扇入数量阈值点的数量n和发射触发器扇入数量的最大值m，设置扇入数量阈值点，其中n为大于0且小于m的整数；触发器替换模块，用于将每个捕获触发器的扇入数量与第一个扇入数量阈值点进行比较，当捕获触发器的扇入数量大于第一个扇入数量阈值点时，则将该捕获触发器替换为高性能触发器，否则该捕获触发器保持不变；然后继续完成标准单元placement、时钟树综合、布线，得到第一个扇入数量阈值点对应的芯片面积和功耗；继续对下一个扇入数量阈值点进行处理，直至遍历完所有扇入数量阈值点为止，得到每个扇入数量阈值点所对应的芯片面积和功耗；所述高性能触发器是指捕获触发器的建立时间比普通捕获触发器小的捕获触发器；集成电路设计确定模块，用于根据每个扇入数量阈值点所对应的芯片面积和功耗，选
择芯片面积和功耗最小的设计作为最终设计。6.根据权利要求5所述的装置，其特征在于，扇入数量阈值点设置模块，还用于根据预设的扇入数量阈值点的数量n和发射触发器扇入数量的最大值m，设置n个扇入数量阈值点为发射触发器扇入数量的最大值m的n等分点；或设置n个扇入数量阈值点为随机在大于0且小于m的整数中选择的n个点。7.根据权利要求5所述的装置，其特征在于，触发器替换模块中高性能触发器是由极低阈值晶体管构成，或由定制设计得到。8.根据权利要求5所述的装置，其特征在于，触发器扇入数和扇入数量最大值确定模块前还包括集成电路芯片布局设计前设计模块，用于对待设计的集成电路芯片进行rtl设计、逻辑综合、插扫描链以及芯片布局设计，得到集成电路芯片布局后的设计。9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至4中任一项所述的方法。

技术总结
本申请涉及集成电路设计技术领域的一种上述基于触发器扇入数量的触发器替换方法、装置和存储介质。该方法包括：获取芯片布局后的设计，遍历设计中每个捕获触发器，得到每个捕获触发器的扇入数量和所有捕获触发器扇入数量的最大值；设置n个扇入数量阈值点；将扇入数量大于扇入数量阈值点的捕获触发器替换为建立时间较小的高性能触发器，然后继续进行设计，得到每个扇入数量阈值点对应的芯片面积和功耗，并选择芯片面积和功耗最小的设计作为最终设计。本方法中将扇入较多的捕获触发器替换为建立时间较小的高性能触发器，使建立时间时序约束更容易满足，从而减少额外插入的缓冲器和反相器数目，降低了芯片的面积和功耗，进而降低高性能计算成本。降低高性能计算成本。降低高性能计算成本。


技术研发人员：吴振宇 宋睿强 黄鹏程 刘必慰 胡春媚 郭阳 袁珩洲 张秋萍 杨益斌 李航
受保护的技术使用者：中国人民解放军国防科技大学
技术研发日：2023.04.06
技术公布日：2023/7/18