包括光耦合集成电路芯片的半导体封装的制作方法

1.本技术涉及半导体技术领域，更具体地，涉及包括光耦合集成电路 (ic)芯片的半导体封装。


背景技术：

2.片上系统(soc)传统上由包含所有功能的单个集成电路(ic)芯片 形成。然而，最近出现了一种小芯片设计。代替一个大的ic芯片，多个 较小的ic芯片封装在一起以形成soc。较小的ic芯片更贴切地称为小芯 片并实现soc的各个功能块。小芯片设计可以减少浪费/提高良率，允许 更小的组件，并且实现更大的芯片，等等。


技术实现要素：

3.根本本技术的一方面，提供一种半导体封装，包括：衬底；第一集成 电路ic芯片和第二ic芯片，第一ic芯片和第二ic芯片上覆于衬底上， 其中，第一ic芯片和第二ic芯片在衬底的中央处被凹陷到衬底中；激光 器件ld芯片，在衬底的外围处上覆于衬底上，其中，ld芯片与第二ic 芯片接界并且被配置为产生激光束；以及光子芯片，上覆于第一ic芯片 和第二ic芯片上并与ld芯片齐平，其中，光子芯片被配置为响应于来自 第二ic芯片的电信号来调制激光束并且将经调制的激光束引导至第一ic 芯片。
4.根据本技术的另一方面，提供一种半导体封装，包括：衬底；第一集 成电路ic芯片和第二ic芯片，第一ic芯片和第二ic芯片上覆于衬底上； 光子芯片，上覆于第一ic芯片和第二ic芯片上，其中，光子芯片被配置 为响应于来自第二ic芯片的电信号来调制激光束并且将经调制的激光束 引导至第一ic芯片；以及激光器件ld芯片，上覆于衬底上，与光子芯片 相邻，其中，ld芯片被配置为产生激光束；其中，衬底的顶部具有容纳 第一焊盘的第一对准特征，其中，ld芯片的底部具有容纳第二焊盘的第 二对准特征，并且其中，第一对准特征和第二对准特征中的一者是开口或 具有凹部，第一对准特征和第二对准特征中的另一者布置在开口或凹部中。
5.根据本技术的另一方面，提供一种用于形成半导体封装的方法，该方 法包括：将彼此相邻的第一集成电路ic芯片和第二ic芯片布置在衬底的 中央部分上；在第一ic芯片和第二ic芯片之上布置光子芯片；对衬底的 邻近光子芯片和第二ic芯片的外围部分进行图案化以形成第一对准特征； 在第一对准特征处形成第一焊盘；在激光器件(ld)芯片上形成第二对准 特征，其中，第二对准特征具有向下突起，在该向下突起处布置有第二焊 盘；以及使第一对准特征和第二对准特征朝向彼此移动，其中，第一对准 特征和第二对准特征相互作用以引导第一焊盘和第二焊盘对准。
附图说明
6.当结合附图阅读时，通过下面的具体描述可以最好地理解本公开的各 方面。要注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上， 为了讨论的清楚，各种特征
的尺寸可能被任意增大或减小。
7.图1示出了包括光耦合在一起的集成电路(ic)芯片的半导体封装的 一些实施例的截面图。
8.图2a和图2b示出了图1的半导体封装的一些实施例的各种俯视布局 图，其中ic芯片具有单向通信。
9.图3a和图3b示出了图1的半导体封装的一些实施例的各种俯视布局 图，其中ic芯片具有双向通信。
10.图4a和图4b示出了图1的ic芯片的一些实施例的各种截面图。
11.图5示出了图1的半导体封装的一些实施例的截面图，其中穿衬底过 孔(tsv)延伸穿过载体衬底。
12.图6示出了图1的半导体封装的一些替代实施例的截面图，其中光子 芯片位于ic芯片之间。
13.图7a和图7b示出了图6的半导体封装的一些实施例的各种俯视布局 图，其中ic芯片分别具有单向通信和双向通信。
14.图8示出了图6的半导体封装的一些实施例的截面图，其中tsv延伸 穿过载体衬底。
15.图9示出了图6的半导体封装的一些实施例的俯视布局图，其中半导 体封装包括附加的ic芯片。
16.图10a和图10b示出了图1的半导体封装的一些替代实施例的各种截 面图，其中半导体封装具有多个ic芯片级和多个光子芯片级。
17.图11a和图11b示出了图10a和图10b的半导体封装的一些实施例 的各种俯视布局图，其中ic芯片具有单向通信。
18.图12a和图12b示出了图10a和图10b的半导体封装的一些实施例 的各种俯视布局图，其中ic芯片具有双向通信。
19.图13a和图13b示出了图10a和图10b的半导体封装的一些实施例 的截面图，其中tsv延伸穿过载体衬底。
20.图14示出了图10a和图10b的半导体封装的一些替代实施例的截面 图，其中半导体封装具有多个激光器件芯片级。
21.图15a和图15b示出了图14的半导体封装的一些实施例的各种俯视 布局图，其中ic芯片分别具有单向通信和双向通信。
22.图16示出了图14的半导体封装的一些实施例的截面图，其中tsv延 伸穿过载体衬底。
23.图17a、图17b、图18a、图18b和图19-图21示出了用于同时将芯 片对准并接合到衬底的方法的一些实施例的一系列视图。
24.图22a和图22b示出了图17a、图17b、图18a、图18b和图19-图 21的衬底和芯片的一些替代实施例的各种俯视布局图。
25.图23a、图23b、图24a、图24b、图25、图26、图27a、图27b、 图28和图29示出了图17a、图17b、图18a、图18b和图19-图21的方 法的一些替代实施例的一系列视图，其中衬底开口具有阶梯形轮廓和阶梯 形顶部几何形状。
26.图30a和图30b示出了图23a、图23b、图24a、图24b、图25、图 26、图27a、图27b、图28和图29的衬底和芯片的一些替代实施例的各 种俯视布局图。
27.图31a、图31b、图32a、图32b、图33a、图33b、图34、图35a 和图35b示出了图17a、图17b、图18a、图18b和图19-图21的方法的 一些替代实施例的一系列视图，其中衬底开口被衬底突起取代。
28.图36a和图36b示出了图31a、图31b、图32a、图32b、图33a、 图33b、图34、图35a和图35b的衬底和芯片的一些替代实施例的各种 俯视布局图。
29.图37a-图37g示出了半导体封装的各种不同实施例的截面图，其中 组成物已根据关于图17a-图36b描述的方法被同时对准并接合在一起。
30.图38-图42示出了用于形成包括光耦合在一起的ic芯片的半导体封 装的方法的一些实施例的一系列截面图。
31.图43示出了图38-图42的方法的一些实施例的框图。
具体实施方式
32.下面的公开内容提供了用于实现本公开的不同特征的许多不同的实施 例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些 仅是示例而不旨在进行限制。例如，在下面的描述中，在第二特征之上或 在第二特征上形成第一特征可以包括以直接接触的方式形成第一特征和第 二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附 加特征使得第一特征和第二特征不直接接触的实施例。此外，本公开在各 个示例中可以重复附图标记和/或字母。这种重复是为了简单和清楚的目的， 并且其本身不表示所讨论的各个实施例和/或配置之间的关系。
33.此外，本文中可以使用空间相关术语(例如，“之下”、“下方”、
ꢀ“
下”、“之上”、“上”等)，以易于描述图中所示的一个要素或特征 与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关 术语旨在涵盖器件在使用中或工作中的处于除了附图中所示朝向之外的不 同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且 本文使用的空间相关描述符同样可以相应地进行解释。
34.具有小芯片设计的片上系统(soc)可以包括封装在一起的多个集成 电路(ic)小芯片。例如，soc可以包括封装在一起的存储器控制器小芯 片和存储器小芯片。ic小芯片实现soc的各个功能块并进行电气通信。
35.由于功能块分布在ic小芯片中，因此功能块之间的电路径可能比在 其他情况下将功能块集成到单个ic芯片中时的电路径更长。更长的电路 径会导致更高的电阻、更高的时延和更高的功耗。此外，更长的电路径导 致沿电路径的噪声和信号损失。因此，小芯片可具有单独的电路来过滤噪 声、放大信号等。然而，这些电路增加了小芯片的尺寸，增加了小芯片的 复杂性，并且增加了小芯片的成本。
36.本公开的各种实施例涉及包括光耦合ic芯片的半导体封装。在一些 实施例中，半导体封装对应于具有小芯片设计的soc，由此光耦合ic芯 片也可以称为光耦合ic小芯片。
37.第一ic芯片和第二ic芯片上覆于载体衬底，在载体衬底的中央处彼 此相邻。光子芯片上覆于第一ic芯片和第二ic芯片并且电耦合到第二ic 芯片。激光器件芯片上覆于载体衬底，在载体衬底的外围处与光子芯片和 第二ic芯片相邻。光子芯片被配置为根据来自
第二ic芯片的电信号来调 制来自激光器件芯片的激光束并且将经调制的激光束提供给第一ic芯片。 第一ic芯片包括被配置为将经调制的激光束转换成电信号的光电检测器。 因此，第二ic芯片可以与第一ic芯片进行光通信。
38.与电信号相比，光信号可以传输更远的距离，并且具有更低的功耗和 更少的延迟。因此，与利用电通信实现的其他情况相比，光通信允许第一 ic芯片和第二ic芯片以更低的功耗和更少的延迟进行通信。此外，与电 信号相比，光信号更不容易受到噪声和信号损失的影响。因此，第一ic 芯片和第二ic芯片可以省略用于过滤噪声、放大信号等的电路，或者与 利用电通信实现的其他情况相比，可以具有更简单的电路来执行这样的功 能。这进而允许第一ic芯片和第二ic芯片具有减小的尺寸或更高的功能 密度、降低的复杂性和降低的成本。
39.参考图1，提供了包括光耦合在一起的多个ic芯片102的半导体封装 的一些实施例的截面图100。ic芯片102上覆于载体衬底104上、位于载 体衬底104的中央部分104c处，并且实现半导体封装的各个功能块。此外， ic芯片102包括第一ic芯片102a和第二ic芯片102b。在一些实施例中， 半导体封装对应于具有小芯片设计的soc，由此ic芯片102也可以称为 ic小芯片。
40.第一ic芯片102a和第二ic芯片102b在载体衬底104的凹部106中 接界，并且第一ic芯片102a还包括光电检测器108a。光电检测器108a 被配置为接收光信号并且将光信号转换为电信号。如下文所示，光信号根 据来自第二ic芯片102b的电信号而被调制，从而允许第二ic芯片102b 与第一ic芯片102a通信。
41.光子芯片110a上覆于第一ic芯片102a和第二ic芯片102b上，并且 电耦合到第二ic芯片102b。光子芯片110a包括光调制器112a和多个波 导和耦合器(未示出)。光调制器112a被配置为根据从第二ic芯片102b 接收的电信号116来调制激光束114。输入耦合器被配置为从激光器件芯 片118a接收激光束114，并且输入波导被配置为将激光束114从输入耦合 器引导到光调制器112a的输入端。此外，输出波导被配置为引导来自光调 制器112a的输出端的经调制的激光束120，并且输出耦合器被配置为将来 自输出波导的经调制的激光束120耦合到光电检测器108a。
42.激光器件芯片118a在载体衬底104的外围部分104p处与第二ic芯片 102b和光子芯片110a接界。此外，激光器件芯片118a在凹部106之外， 与光子芯片110a齐平。激光器件芯片118a被配置为产生激光束114，该 激光束114在光子芯片110a处根据从第二ic芯片102b接收的电信号116 而被调制。这种调制允许第二ic芯片102b与第一ic芯片102a光通信。 由于激光器件芯片118a被配置为发射激光束114，因此激光器件芯片118a 也可以称为激光发射芯片等。
43.与电信号相比，光信号可以传输更远的距离，并且具有更低的功耗和 更少的延迟。因此，与利用电通信实现的其他情况相比，光通信允许第一 ic芯片102a和第二ic芯片102b以更低的功耗和更少的延迟进行通信。 此外，与电信号相比，光信号更不容易受到噪声和信号损失的影响。因此， 第一ic芯片102a和第二ic芯片102b可以省略用于过滤噪声、放大信号 等的电路，或者与利用电通信实现的其他情况相比，可以具有更简单的电 路来执行这样的功能。这允许第一ic芯片102a和第二ic芯片102b具有 减小的尺寸或更高的功能密度、降低的复杂性和降低的成本。
44.继续参考图1，多个焊盘122位于光子芯片110a、ic芯片102、激光 器件芯片118a和载体衬底104中和/或上，以有助于它们之间的电耦合。 例如，在光子芯片110a和第二ic芯片102b之间的边界处的焊盘122有助 于光子芯片110a和第二ic芯片102b之间的电耦合。作为另一示例，在载 体衬底104和激光器件芯片118a之间的边界处的焊盘122有助于载体衬底 104和激光器件芯片118a之间的电耦合。焊盘122是导电的并且例如可以 是或包括金属、金属合金、一些其他合适的导电材料或前述项的任何组合。
45.注意，为了简单起见，仅示出了一些焊盘122。此外，虽然未示出， 但附加导电特征可以位于光子芯片110a、ic芯片102、激光器件芯片118a 和载体衬底104中和/或上。附加导电特征限定从焊盘122引出的导电路径 以将焊盘122电耦合到光子芯片110a、ic芯片102、激光器件芯片118a 和载体衬底104中和/或上的器件和/或结构。附加导电特征例如可以包括 导线、过孔、接触件等。此外，附加导电特征例如也可以称为互连特征。
46.在一些实施例中，第一ic芯片102a和第二ic芯片102b具有与载体 衬底104的顶表面齐平或大约齐平的单独顶表面。此外，在一些实施例中， 第一ic芯片102a和第二ic芯片102b彼此分隔开和/或与载体衬底104的 在凹部106中的侧壁分隔开。在一些实施例中，第一ic芯片102a和第二 ic芯片102b分别实现soc的功能块。例如，第一ic芯片102a可以实现 存储器控制器，而第二ic芯片102b可以实现双倍数据速率2(ddr2)存 储器，反之亦然。作为另一示例，第一ic芯片102a可以实现存储器控制 器，而第二ic芯片102b可以实现中央处理单元(cpu)，反之亦然。
47.在一些实施例中，载体衬底104是单晶硅或一些其他半导体材料的体 衬底。在其他实施例中，载体衬底104是玻璃衬底等。在又一些其他实施 例中，载体衬底104包括半导体衬底和位于半导体衬底上的互连结构。在 载体衬底104是或包括半导体材料的一些实施例中，半导体材料是未掺杂 的。例如，载体衬底104可以是未掺杂的单晶硅。
48.在一些实施例中，激光器件芯片118a是或包括被配置为产生激光束 114的激光二极管等。在一些实施例中，激光器件芯片118a的底表面与光 子芯片110a的底表面齐平或大约齐平。此外，在一些实施例中，激光器件 芯片118a的底表面与第一ic芯片102a和第二ic芯片102b的各个顶表面 齐平或大约齐平。
49.参考图2a和图2b，提供了图1的半导体封装的一些实施例的各种俯 视布局图200a、200b，其中第一ic芯片102a和第二ic芯片102b具有单 向通信。图1的截面图100可以例如沿着线a-a’或沿着一些其他合适的线 截取。如在下文中所示和所述的，图2a针对第一ic芯片102a和第二ic 芯片102b的水平面，而图2b针对光子芯片110a的水平面。
50.聚焦于图2a的俯视布局图200a，第一ic芯片102a包括多个光电检 测器108，包括图1的光电检测器108a。此外，每个光电检测器108与所 述的图1的光电检测器108a相同。因此，光电检测器108被配置为接收相 应的光信号并且将光信号分别转换为电信号。
51.包括图1的激光器件芯片118a在内的多个激光器件芯片118在凹部 106之外与第二ic芯片102b和光子芯片110a接界。激光器件芯片118对 应于光电检测器108并且每个都与所述的图1的激光器件芯片118a相同。 因此，激光器件芯片118被配置为产生指向光子芯片110a的激光束114。 在一些实施例中，激光器件芯片118以一一对应的方式与光电检测器相对 应。
52.聚焦于图2b的俯视布局图200b，光子芯片110a包括多个光调制器 112，包括图1的
光调制器112a。此外，光子芯片110包括多个输入耦合 器202、多个输入波导204、多个输出波导206和多个输出耦合器208，它 们一起形成多个输入光路和输出光路。
53.光调制器112对应于光电检测器108并且还对应于激光器件芯片118。 在一些实施例中，光调制器112以一一对应的方式与光电检测器108相对 应和/或以一一对应的方式与激光器件芯片118相对应。此外，光调制器 112每个都与所述的图1的光调制器112a相同。因此，光调制器112被配 置为分别接收来自激光器件芯片118的激光束114，并且根据从第二ic芯 片102b接收的相应电信号将激光束114分别调制成经调制的激光束120。
54.输入耦合器202和输入波导204形成对应于光调制器112的多个输入 光路，并且输出波导206和输出耦合器208形成对应于光调制器112的多 条输出光路。每个输入光路包括串联布置的相应输入耦合器202和相应输 入波导204。此外，每个输出光路包括串联布置的相应输出波导206和相 应输出耦合器208。
55.输入耦合器202被配置为接收来自激光器件芯片118的激光束114， 并且输入波导204被配置为将来自输入耦合器202的激光束114引导到光 调制器112的输入端。在一些实施例中，输入耦合器202以一一对应的方 式与光调制器112相对应，并且输入波导204以一一对应的方式与光调制 器112相对应。因此，在一些实施例中，输入光路以一一对应的方式与光 调制器112相对应。
56.输出波导206被配置为将经调制的激光束120从光调制器112的输出 端引导到输出耦合器208，并且输出耦合器208被配置为将经调制的激光 束120从输出波导206耦合到第一ic芯片102a的光电检测器108。例如， 输出耦合器208可以是光栅耦合器或一些其他合适类型的耦合器。在一些 实施例中，输出波导206以一一对应的方式与光调制器112相对应，并且 输出耦合器208以一一对应的方式与光调制器112相对应。因此，在一些 实施例中，输出光路以一一对应的方式与光调制器112相对应。
57.虽然图2a和图2b示出了两个光电检测器108、两个光调制器112和 两个激光器件芯片118，但附加的光电检测器、附加的光调制器和附加的 激光器件芯片是可接受的。每个省略符号用于表示零个或更多个对应的结 构。在一些实施例中，半导体封装包括二十个光电检测器108、二十个光 调制器112和二十个激光器件芯片118。然而，在替代实施例中其他合适 的数量是可接受的。
58.参考图3a和图3b，提供了图1的半导体封装的一些实施例的各种俯 视布局图300a、300b，其中第一ic芯片102a和第二ic芯片102b具有双 向通信。图1的截面图100可以例如沿着线a-a’或沿着一些其他合适的线 截取。图3a针对第一ic芯片102a和第二ic芯片102b的水平面，图3b 针对第一光子芯片110a和第二光子芯片110b的水平面。如下文所示，关 于图2a和图2b所示和所述的结构被复制用于每个通信方向，从而允许双 向通信。
59.聚焦于图3a的俯视布局图300a，第一ic芯片102a和第二ic芯片 102b各自包括多个光电检测器108。第一ic芯片102a的多个光电检测器 108包括图1的第一光电检测器108a，并且第二ic芯片102b的多个光电 检测器108包括第二光电检测器108b。此外，第一ic芯片102a和第二ic 芯片102b的光电检测器108各自与所述的图1的第一光电检测器108a相 同，并且因此被配置为接收相应的光信号并将光信号分别转换成电信号。
60.多个激光器件芯片118被分组为第一组302a和第二组302b，这两个 组分别在凹部106的相对侧上。第一组302a包括图1的第一激光器件芯片 118a并且在凹部106之外与第二
ic芯片102b和第一光子芯片110a接界。 第二组302b包括第二激光器件芯片118b并且在凹部106之外与第一ic芯 片102a和第二光子芯片110b接界。当在截面中观察时，第二光子芯片 110b上覆于第一ic芯片102a和第二ic芯片102b上，如图1中针对第一 光子芯片110a所示那样。
61.激光器件芯片118各自与所述的图1的第一激光器件芯片118a相同并 且因此被配置为产生指向光子芯片(例如，第一光子芯片110a或第二光子 芯片110b)的激光束114。第一组302a的激光器件芯片118对应于第一 ic芯片102a的光电检测器108，而第二组302b的激光器件芯片118对应 于第二ic芯片102b的光电检测器108。在一些实施例中，第一组302a的 激光器件芯片118以一一对应的方式与第一ic芯片102a的光电检测器 108相对应，和/或第二组302b的激光器件芯片118以一一对应的方式与第 二ic芯片102b的光电检测器108相对应。
62.聚焦于图3b的俯视布局图300b，第一光子芯片110a和第二光子芯 片110b各自包括多个光调制器112。第一光子芯片110a的多个光调制器 112包括图1的第一光调制器112a，而第二光子芯片110b的多个光调制器 112包括第二光调制器112b。此外，第一光子芯片110a和第二光子芯片 110b各自包括多个输入耦合器202、多个输入波导204、多个输出波导 206和多个输出耦合器208。
63.第一光子芯片110a的光调制器112对应于第一ic芯片102a的光电检 测器108，并且还对应于第一组302a的激光器件芯片118。在一些实施例 中，这样的对应是一对一的。类似地，第二光子芯片110b的光调制器112 对应于第二ic芯片102b的光电检测器108，并且还对应于第二组302b的 激光器件芯片118。在一些实施例中，这样的对应是一对一的。此外，第 一光子芯片110a和第二光子芯片110b的光调制器112各自与所述的图1 的光调制器112a相同，只不过第二光子芯片110b的光调制器112从第一 ic芯片102a接收电信号。因此，光调制器112被配置为分别接收激光束 114并且根据从第一ic芯片102a和第二ic芯片102b接收的相应电信号 将激光束114分别调制成经调制的激光束120。
64.第一光子芯片110a和第二光子芯片110b的输入耦合器202和第一光 子芯片110a和第二光子芯片110b的输入波导204与关于图2b所述的它 们的对应物相同，并且因此限定了输入光路。输入耦合器202从对应的激 光器件芯片118接收激光束114，并且输入波导204将激光束114引导到 对应的光调制器112。类似地，第一光子芯片110a和第二光子芯片110b 的输出耦合器208和第一光子芯片110a和第二光子芯片110b的输出波导 206与关于图2b所述的它们的对应物相同，并且因此限定了输出光路。输 出波导206将经调制的激光束120引导到对应的输出耦合器208，并且输 出耦合器208将经调制的激光束120耦合到对应的光电检测器108。
65.参考图4a和图4b，提供了图1的第一ic芯片102a和第二ic芯片 102b的一些实施例的各种截面图400a、400b。例如，图4a可以沿着图 2a和图2b或图3a和图3b中的线a-a’截取，而图4b可以例如沿着图 3a和图3b中的线b-b’截取。
66.聚焦于图4a的截面图400a，第一ic芯片102a和第二ic芯片102b 包括各自的半导体衬底402、各自的半导体器件404(除了光电检测器 108a)和各自的互连结构406。此外，第一ic芯片102a还包括光电检测 器108a。
67.半导体器件404和互连结构406位于对应的半导体衬底402的前侧， 并且半导体器
件404位于对应的半导体衬底402和对应的互连结构406之 间。此外，光电检测器108a位于第一ic芯片102a的半导体衬底402中并 且邻接并部分形成半导体器件404中对应的一个半导体器件。半导体衬底 402可以例如是单晶硅的体衬底、绝缘体上硅衬底或一些其他合适类型的 衬底。
68.光电检测器108a包括第一ic芯片102a的半导体衬底402中的集电极 区域408。集电极区域408是具有与相邻半导体区域相反的掺杂类型的掺 杂半导体区域，使得集电极区域408的边界部分地由pn结划定。例如， 光电检测器108a可以是光电二极管或一些其他合适类型的光电检测器。
69.半导体器件404通过延伸到对应半导体衬底402的前侧中的对应沟槽 隔离结构410彼此分隔开。沟槽隔离结构410是或包括电介质材料并且可 以例如是或包括浅沟槽隔离(sti)结构等。此外，半导体器件404例如 可以是晶体管、存储器单元、其他合适类型的半导体器件或前述项的任何 组合。例如，晶体管可以是平面场效应晶体管(fet)、鳍式fet、栅极 全环绕(gaa)fet、一些其他合适的晶体管类型或前述项的任何组合。
70.在一些实施例中，半导体器件404包括各自的成对的源极/漏极区域 412、各自的栅极电介质层414和各自得栅极电极416。栅极电介质层414 分别将栅极电极416与对应的半导体衬底402分隔开。成对的源极/漏极区 域412位于对应的半导体衬底402中并且是掺杂的半导体区域。栅极电极 416位于对应的源极/漏极区域412之间，并且在半导体器件404邻接光电 检测器108a的情况下，该半导体器件的源极/漏极区域完全或部分地由集 电极区域408形成。
71.互连结构406包括多个导电特征418，这些导电特征418被分组为多 个层级并且被堆叠以形成从半导体器件404引出的导电路径。此外，导电 特征418被嵌入在分别与互连结构406对应的互连电介质层420中。例如， 导电特征418可以包括过孔418v、导线418w、前侧ic焊盘122fi、其他 合适的导电特征或前述项的任何组合。
72.第二ic芯片102b的后侧ic焊盘122bi和多个后侧电介质层422位于 对应的半导体衬底402的后侧。此外，第二ic芯片102b的后侧ic焊盘 122bi通过对应的后侧电介质层422与第二ic芯片102b的半导体衬底402 分隔开，并且电耦合到第二ic芯片102b的互连结构406。这种电耦合是 通过在第二ic芯片102b的后侧ic焊盘122bi和第二ic芯片102b的互连 结构406之间延伸的多个衬底过孔(tsv)424进行的。此外，tsv 424通 过tsv电介质层426与第二ic芯片102b的半导体衬底402分隔开。
73.聚焦于图4b的截面图400b，第一ic芯片102a和第二ic芯片102b 通常如关于图4a所述的。然而，第二ic芯片102b包括第二光电检测器 108b，并且从第一ic芯片102a中省略了第一光电检测器108a。此外，第 一ic芯片102a具有tsv 424和后侧ic焊盘122bi，而第二ic芯片102b 没有。例如，第二光电检测器108b可以与如上所述的第一光电检测器 108a相同。
74.虽然图2a和图2b是一起描述的，但要意识到图2a和图2b可以独 立。换言之，图2a和图2b可以但不一定对应于相同的实施例。类似地， 虽然图3a和图3b是一起描述的，但要意识到图3a和图3b可以独立。 此外，虽然图4a和图4b是一起描述的，但要意识到图4a和图4b可以 独立。
75.参考图5，提供了图1的半导体封装的一些实施例的截面图500，其 中tsv 502延伸
穿过载体衬底104。tsv 502分别从载体衬底104前侧上 的前侧载体焊盘122fc延伸穿过载体衬底104到载体衬底104后侧上的后 侧载体焊盘122bc，从而将第一ic芯片102a和第二ic芯片102b以及激 光器件芯片118a电耦合到后侧载体焊盘122bc。tsv 502通过对应的tsv 电介质层504与载体衬底104分隔开。类似地，前侧载体焊盘122fc和后 侧载体焊盘122bc通过对应的电介质层506与载体衬底104分隔开。
76.参考图6，提供了图1的半导体封装的一些替代实施例的截面图600， 其中光子芯片110a位于第一ic芯片102a和第二ic芯片102b之间，而不 是在第一芯片102a和第二ic芯片102b之上。结果，凹部106被省略并且 光调制器112a通过载体衬底104电耦合到第二ic芯片102b。另外，激光 器件芯片118a上覆于光子芯片110a上。在替代实施例中，激光器件芯片 118a位于光子芯片110a的一侧。
77.参考图7a和图7b，提供了图6的半导体封装的一些实施例的各种俯 视布局图700a、700b，其中第一ic芯片102a和第二ic芯片102b分别具 有单向通信和双向通信。图6的截面图600例如可以沿着线c-c’或沿着一 些其他合适的线截取。
78.聚焦于图7a的俯视布局图700a，图7a的半导体封装在很大程度上 与图2a和/或图2b的半导体封装相同，但有一些例外。凹部106被省略， 并且光子芯片110a位于第一ic芯片102a和第二ic芯片102b之间。此外， 激光元件芯片118与第二ic芯片102b交叠，并且光电检测器108更靠近 第二ic芯片102b。在一些实施例中，图4a的截面图400a可以沿着线c
‑ꢀ
c’截取。
79.聚焦于图7b的顶部布局图700b，针对每个通信方向复制关于图7a 所示和所述的结构。此外，图7b的半导体封装在很大程度上与图3a和/ 或图3b所述的半导体封装相同，但有一些例外。凹部106被省略，并且 第一光子芯片110a和第二光子芯片110b位于第一ic芯片102a和第二ic 芯片102b之间。此外，第一组302a的激光器件芯片118与第一光子芯片 110a交叠，第二组302b的激光器件芯片118与第二光子芯片110b交叠， 第一ic芯片102a的光电检测器108更靠近第二ic芯片102b，并且第二 ic芯片102b的光电检测器108更靠近第一ic芯片102a。在一些实施例中， 图4a的截面图400a可以沿着线c-c’截取，和/或图4b的截面图400b可 以沿着线d-d’截取。
80.参考图8，提供了图6的半导体封装的一些实施例的截面图800，其 中载体衬底104包括半导体衬底802和上覆于半导体衬底802的互连结构 804。在一些实施例中，半导体衬底802是单晶硅或一些其他半导体材料 的体衬底。在其他实施例中，半导体衬底802是玻璃衬底或一些其他类型 的衬底。
81.互连结构804包括多个导电特征806，这些导电特征806被分组为多 个层级并且被堆叠以形成导电路径。例如，这样的导电路径可以将第二ic 芯片102b电耦合到光子芯片110a。此外，导电特征806被嵌入在互连电 介质层808中。导电特征806可以例如包括过孔806v、导线806w、前侧 载体焊盘122fc、其他合适的导电特征或前述项的任何组合。
82.tsv 810分别从位于半导体衬底802前侧上的互连结构804延伸穿过 半导体衬底802到半导体衬底802后侧上的后侧载体焊盘122bc。这提供 了从第一ic芯片102a和第二ic芯片102b和光子芯片110a到后侧载体焊 盘122bc的电耦合。tsv 810通过对应的tsv电介质层812与半导体衬底 802分隔开。类似地，后侧载体焊盘122bc通过电介质层814与载体衬底 104分隔开。
83.参考图9，提供了图6的半导体封装的一些替代实施例的俯视布局图 900，其中多个ic芯片102包括附加ic芯片。此外，每对相邻ic芯片 102中的ic芯片102通过对应的光子芯片110光耦合在一起。光子芯片 110各自如关于图6、图7a和图7b所述的第一光子芯片110a和/或第二 光子芯片110b那样。
84.每对相邻ic芯片102中的ic芯片102之间有一对光子芯片110，以 提供这些ic芯片102之间的双向光耦合，如关于图7b所述的。在替代实 施例中，每对相邻ic芯片102中的ic芯片102之间有单个光子芯片110， 以提供这些ic芯片102之间的单向光耦合，如关于图7a所述的。在替代 实施例中，一些成对的相邻ic芯片102具有如关于图7b所述的双向光耦 合，而其他成对的相邻ic芯片102具有如关于图7a所述的单向耦合。
85.参考图10a和图10b，提供了图1的半导体封装的一些替代实施例的 各种截面图1000a、1000b，其中半导体封装具有多个ic芯片级和多个光 子芯片级。如下文所示，截面图1000a、1000b例如可以平行延伸并且例 如可以在进出页面延伸的方向上分隔开。
86.多个ic芯片102被分组为第一ic芯片级1002a和上覆于第一ic芯片 级1002a的第二ic芯片级1002b。此外，多个ic芯片102被分组，使得 每个ic芯片级包括一对ic芯片。第一ic芯片级1002a包括第一一级ic 芯片102a和第二一级ic芯片102b，并且第二ic芯片级1002b包括第一 二级ic芯片102c和第二二级ic芯片102d，它们分别上覆于第一一级ic 芯片102a和第二一级ic芯片102b上。例如，第一二级ic芯片102c和第 二二级ic芯片102d可以如所述的第一一级ic芯片102a和第二一级ic芯 片102b那样。
87.多个光子芯片110被分组成第一光子芯片级1004a和上覆于第一光子 芯片级1004a的第二光子芯片级1004b。第一光子芯片级1004a包括一级 光子芯片110a，而第二光子芯片级1004b包括二级光子芯片110c。此外， 第一光子芯片级1004a和第二光子芯片级1004b与第一ic芯片级1002a和 第二ic芯片级1002b交替地堆叠。附加的光子芯片级和ic芯片级是可接 受的。
88.聚焦于图10a的截面图1000a，一级光子芯片110a与一级激光器件 芯片118a接界，该一级激光器件芯片118a被配置为产生指向一级光子芯 片110a的激光束114。此外，一级光子芯片110a包括一级光调制器112a， 以及多个波导和耦合器(未示出)。一级光调制器112a被配置为根据来自 第二一级ic芯片102b的电信号116来将激光束114调制成经调制的激光 束120。波导和耦合器被配置为形成将激光束114引导到一级光调制器 112a的输入端的输入光路，并且还被配置为形成将经调制的激光束120引 导到第一一级ic芯片102a的一级光电检测器108a的输出光路。
89.聚焦于图10b的截面图1000b，一级光子芯片110a还包括反射器 1006a。反射器1006a与二级激光器件芯片118c接界并且被配置为将来自 二级激光器件芯片118c的激光束114反射到二级光子芯片110c。注意， 二级激光器件芯片118c名称中的“二级”指的是二级激光器件芯片118c 的光功率最终提供的和/或在其中调制该光功率的光子芯片级。
90.二级光子芯片110c包括二级光调制器112c，以及多个波导和耦合器 (未示出)。二级光调制器112c被配置为根据来自第二二级ic芯片102d 的电信号116将来自反射器1006a的激光束114分别调制成经调制的激光 束120。波导和耦合器被配置为形成将激光束114引导到二级光调制器 112c的输入端的输入光路，并且还被配置为形成将经调制的激光束120引 导到第一二级ic芯片102c的二级光电检测器108c的输出光路。
91.参考图11a和图11b，提供了图10a和图10b的半导体封装的一些实 施例的各种俯视布局图1100a、1100b，其中ic芯片102具有单向通信。 图10a的截面图1000a可以例如沿着线d-d’或沿着一些其他合适的线截 取，和/或图10b的截面图1000b可以例如沿着线e-e’或沿着一些其他合 适的线截取。如在下文中所示和所述的，图11a针对第一一级ic芯片102a和第二一级ic芯片102b的水平面，而图11b针对第一二级ic芯片 102c和第二二级ic芯片102d的水平面。
92.聚焦于图11a的俯视布局图1100a，多个激光器件芯片118被分组成 一级组302a和二级组302c，这两者都在凹部106的共同侧上与一级光子 芯片110a接界。与二级激光器件芯片118c类似，二级组302c名称中的
ꢀ“
二级”指的是二级组302c的光功率最终提供的和/或在其中调制该光功 率的光子芯片级。一级组302a的激光器件芯片118各自如上述一级激光器 件芯片118a那样，二级组302c的激光器件芯片118各自如上述二级激光 器件芯片118c那样。因此，一级组302a和二级组302c的激光器件芯片 118被配置为产生指向第一一级光子芯片110a的激光束114。
93.一级光子芯片110a包括对应于一级组302a的激光器件芯片118的多 个光调制器112，并且还包括对应于二级组302c的激光器件芯片118的多 个反射器1006。在一些实施例中，一级组302a的激光器件芯片118与一 级光子芯片110a的光调制器112之间存在一一对应关系。在一些实施例中， 二级组302c的激光器件芯片118与反射器1006之间存在一一对应关系。 此外，一级光子芯片110a包括多个波导和/或耦合器(未示出)。
94.一级光子芯片110a的光调制器112被配置为根据来自第二一级ic芯 片102b的电信号来调制来自一级组302a的对应激光束114。此外，一级 光子芯片110a的波导和/或耦合器被配置为将来自一级组302a的激光束 114引导到一级光子芯片110a的光调制器112和/或将经调制的激光束120 从光调制器112引导到第一一级ic芯片102a的对应光电检测器108。
95.反射器1006被配置为将来自二级组302c的对应激光束114反射到二 级光子芯片110c。此外，一级光子芯片110a的波导和/或耦合器被配置为 将来自二级组302c的激光束114引导到反射器1006和/或在从反射器1006 反射之后引导激光束114到二级光子芯片110c。
96.聚焦于图11b的俯视布局图1100b，二级光子芯片110c包括对应于 一级光子芯片110a的反射器1006的多个光调制器112。在一些实施例中， 二级光子芯片110c的光调制器112与反射器1006之间存在一一对应关系。 此外，类似于一级光子芯片110a，二级光子芯片110c包括多个波导和/或 耦合器(未示出)。
97.二级光子芯片110c的光调制器112被配置为根据来自第二二级ic芯 片102d的电信号来调制来自二级组302c的对应激光束114。此外，二级 光子芯片110c的波导和/或耦合器被配置为将激光束114从二级组302c引 导到二级光子芯片110c的光调制器112和/或将经调制的激光束120从光 调制器112引导到第一二级ic芯片102c的对应光电检测器108。
98.参考图12a和图12b，提供了图10a和图10b的半导体封装的一些实 施例的各种俯视布局图1200a、1200b，其中ic芯片102具有双向通信。 图10a的截面图1000a可以例如沿着线d-d’或沿着一些其他合适的线截 取，和/或图10b的截面图1000b可以例如沿着线e-e’或沿着一些其他合 适的线截取。如下文所示和所述的，图12a针对第一一级ic芯片102a和 第
二一级ic芯片102b的水平面，而图12b针对第一二级ic芯片102c和 第二二级ic芯片102d的水平面。此外，如下文所示和所述的，针对每个 通信方向复制图11a和图11b的结构，从而允许双向通信。
99.聚焦于图12a的俯视布局图1200a，多个激光器件芯片118被进一步 分组成第二一级组302b和第二二级组302d。第一一级组302a和第一二级 组302c在凹部106的第一侧上与第二一级ic芯片102b以及第一一级光子 芯片110a接界。此外，第二一级组302b和第二二级组302d在凹部106的 与第一侧相对的第二侧上与第一一级ic芯片102a以及第二一级光子芯片 110b接界。
100.第一光子芯片级1004a(参见例如图10a和图10b)包括第二一级光 子芯片110b，并且第二一级光子芯片110b如所述第一一级光子芯片110a 那样。因此，第二一级光子芯片110b包括对应于第二一级组302b的激光 器件芯片118的多个光调制器112，并且还包括对应于第二二级组302d的 激光器件芯片118的多个反射器1006。第二一级光子芯片110b的光调制 器112被配置为根据来自第一一级ic芯片102a的电信号来调制来自第二 一级组302b的对应激光束114。第二一级光子芯片110b的反射器1006被 配置为将来自第二二级组302d的对应激光束114反射到第二二级光子芯 片110d(参见例如图12b)。
101.聚焦于图12b的俯视布局图1200b，第二光子芯片级1004b(参见例 如图10a和图10b)还包括第二二级光子芯片110d。第二二级光子芯片 110d如所述第一二级光子芯片110c那样。因此，第二二级光子芯片110d 包括对应于第二一级光子芯片110b的反射器1006的多个光调制器112。 第二二级光子芯片110d的光调制器112被配置为根据来自第一二级ic芯 片102c的电信号来调制来自第二二级组302d的对应激光束114。
102.参考图13a和图13b，提供了图10a和图10b的半导体封装的一些实 施例的截面图1300a、1300b，其中tsv 502延伸穿过载体衬底104，如 关于图5所述的。
103.参考图14，提供了图10a和图10b的半导体封装的一些替代实施例 的截面图1400，其中半导体封装具有多个激光器件芯片级。具体而言，二 级激光器件芯片118c处于第二光子芯片级1004b。因此，可以省略反射器 1006a(参见例如图10b)并且二级激光器件芯片118c上覆于一级激光器 件芯片118a上，二级激光器件芯片118c可以与二级光子芯片110c齐平。 此外，电介质层1402填充凹部106中的间隙(参见例如图10a和图10b) 以及ic芯片102周围的间隙，并且进一步容纳从二级激光器件芯片118c 处的焊盘122引出的导电特征(未示出)以将那些焊盘122电耦合到其他 器件和/或结构。例如，附加的导电特征可以包括导线、过孔等。
104.参考图15a和图15b，提供了图14的半导体封装的一些实施例的各 种俯视布局图1500a、1500b，其中ic芯片102分别具有单向通信和双向 通信。图15a聚焦于单向通信，而图15b聚焦于双向通信。图14的截面 图1400可以例如沿着线d-d’或沿着一些其他合适的线截取。
105.聚焦于图15a的俯视布局图1500a，图2a代表每个ic芯片级，包括 第一ic芯片级1002a和第二ic芯片级1002b，并且图2b代表每个光子芯 片级，包括第一光子芯片级1004a和第二光子芯片级1004b。聚焦于图 15b的俯视布局图1500b，图3a代表每个ic芯片级，包括第一ic芯片级 1002a和第二ic芯片级1002b，并且图3b代表每个光子芯片级，包括第 一级光子芯片级1004a和第二光子芯片级1004b。
106.参考图16，提供了图14的半导体封装的一些实施例的截面图1600， 其中tsv 502延伸穿过载体衬底104，如参考图5所述的。此外，电介质 层1402容纳多个导电特征1602。导电特征1602被堆叠以形成互连结构， 该互连结构将二级激光器件芯片118c处的焊盘122电耦合到其他器件和/ 或结构。例如，导电特征1602可以包括导线1602w、过孔1602v、接触件 等。
107.虽然图10a至图16中的半导体封装的实施例示出了两个ic芯片级和 两个光子芯片级，但是更多的ic芯片级和更多的光子芯片级是可接受的。 例如，可以有交替堆叠的n个ic芯片级和n个光子芯片级，其中n是大 于2的整数。在这样的替代实施例中，半导体封装包括对应于附加光子芯 片级的附加激光器件芯片组。就这些替代实施例对应于图10a至图13b而 言，位于最底部层级的光子芯片包括附加反射器以将激光束反射到上覆的 光子芯片。就这些替代实施例对应于图14至图16而言，半导体封装包括 附加激光器件芯片级以提供总共n个激光器件芯片级。
108.到目前为止，本公开已经聚焦于半导体封装的一般布局。然而，可以 意识到，挑战可能来自于将半导体封装的组成物对准并接合在一起。例如， 当将激光器件芯片(例如，图1的激光器件芯片118a)的输出端与对应光 子芯片的输入端对准时，笛卡尔坐标系的x、y和z维度的容差可能很小 (例如，图1的光子芯片110a)。例如，这种小的容差可以是约+/-1微米 等。难以将半导体封装的组成物对准并接合在一起可能会降低良率、增加 成本等。
109.本公开进一步提供了用于同时将半导体封装的组成物对准并接合在一 起的对准特征和方法。如下文所示，对准特征和方法可以例如提高对准精 度、对准速度、增加良率、降低成本等。例如，半导体封装可以是根据关 于图1至图16所述的任何实施例的半导体封装。如下文所示，对准特征 可以例如包括开口和/或突起。
110.例如，对准特征和方法可以用于同时将激光器件芯片(例如，图1的 激光器件芯片118a)对准并接合到对应的载体衬底(例如，图1的载体衬 底104)。作为另一示例，例如，对准特征和方法可以用于同时将光子芯 片(例如，图1的光子芯片110a)对准并接合到对应的ic芯片(例如， 图1的第一ic芯片102a和第二ic芯片102b)。作为又一示例，对准特 征和方法可以例如用于同时将ic芯片(例如，图10a和图10b的第一二 级ic芯片102c和第二二ic芯片102d)对准并接合到对应的光子芯片 (例如，图10a和图10b的一级光子芯片110a)。
111.参考图17a、图17b、图18a、图18b和图19-21，提供了用于同时 将芯片1802对准并接合到衬底1702的方法的一些实施例的一系列截面图 和俯视图。标有后缀a或没有后缀字母的附图对应于截面视图，而标有后 缀b的附图对应于标有后缀a的相同编号的附图的顶部布局图。此外，标 有后缀a的附图可以在标有后缀b的相同编号的附图中沿着线f-f’或线 g-g’(以存在者为准)截取。
112.聚焦于图17a的截面图1700a和图17b的俯视布局图1700b，提供或 以其他方式形成衬底1702。在一些实施例中，衬底1702是上述半导体封 装中的任何一个的载体衬底104、ic芯片(例如，102、102a、102b、102c 或102d)或光子芯片(例如，110、110a、110b、110c、110d)。在替代 实施例中，衬底1702是下文所述的芯片1802可以与之接合的一些其他结 构。
113.衬底1702的顶部具有多个衬底开口1702so，在衬底开口1702so的底 部处分别容纳多个衬底焊盘122s。衬底开口1702so具有各自的宽度wso， 此宽度wso从衬底1702的顶表
面向衬底开口1702so的底部减小。换言之， 衬底开口1702so具有倒锥形等的轮廓。此外，衬底开口1702so具有方形 顶部几何形状。在替代实施例中，衬底开口1702so具有其他合适的顶部几 何形状和/或轮廓。衬底开口1702so可以例如通过湿法或干法蚀刻衬底 1702形成。在一些实施例中，宽度wso在衬底开口1702so的顶部处为约 50微米、约40-70微米、约40-55微米或约55-70微米。然而，在替代实 施例中，其他合适的值也是可接受的。
114.由于衬底开口1702so的宽度wso从顶部到底部减小，因此衬底1702 的位于衬底开口1702so中的侧壁1702sw是倾斜的并且相对于衬底1702的 顶表面形成角度α。在一些实施例中，角度α为约54.74度，约40-70度， 约40-55度，或者约55-70度。然而，在替代实施例中，其他合适的值是 可接受的。此外，侧壁1702sw从对应的衬底焊盘122s向外延伸到衬底 1702的顶表面。
115.聚焦于图18a的截面图1800a和图18b的俯视布局图1800b，提供或 以其他方式形成芯片1802。在一些实施例中，芯片1802在上述半导体封 装中的任何一个中是激光器件芯片(例如，118、118a、118b或118c)、 光子芯片(例如，110、110a、110b、110c或110d)或ic芯片(例如， 102、102a、102b、102c或102d)。在替代实施例中，芯片1802是要接合 到衬底1702的一些其他结构。
116.芯片1802的底部具有对应于图17a和图17b的衬底开口1702so的多 个芯片突起1802cp。在一些实施例中，芯片突起1802cp以一一对应的方 式与衬底开口1702so相对应。芯片突起1802cp分别在芯片突起1802cp的 底部或端部处容纳多个芯片焊盘122c，并且具有比衬底开口1702so的宽 度wso更小的宽度wcp。此外，芯片突起具有矩形轮廓和方形顶部几何 形状，后者与芯片焊盘122c的顶部几何形状相同或基本相同。在替代实施 例中，芯片突起1802cp具有楔形轮廓或一些其他合适的轮廓，和/或具有 一些其他合适的顶部几何形状。在一些实施例中，芯片突起1802cp和芯片 焊盘122c具有与衬底焊盘122s相同的尺寸和/或相同的顶部几何形状。
117.聚焦于图19的截面图1900，图18a和图18b的芯片1802被布置在 图17a和图17b的衬底1702之上，使得芯片1802的底部面对衬底1702 的顶部。此外，芯片1802与衬底1702粗略对准，使得芯片突起1802cp和 芯片焊盘122c分别上覆于衬底开口1702so上。由于衬底开口1702so在顶 部处比在底部处更宽，因此这种粗略对准可能比在衬底开口1702so的顶部 宽度与衬底开口1702so的底部宽度相同的情况下更容易。
118.聚焦于图20的截面图2000，芯片1802被降低，使得芯片突起1802cp 和芯片焊盘122c进入衬底1702的对应衬底开口1702so。此外，芯片焊盘 122c开始接触与衬底1702的侧壁1702sw。
119.聚焦于图21的截面图2100，衬底1702的侧壁1702sw的倾斜用于引 导芯片焊盘122c与衬底焊盘122s精确对准并直接接触。例如，芯片1802 可以沿着允许芯片1802继续降低的方向横向移动，直到衬底和芯片焊盘122s、122c直接接触。因此，侧壁1702sw的倾斜有助于将芯片1802对准 衬底1702，而同时将芯片1802接合并电耦合到衬底1702。在一些实施例 中，在衬底和芯片焊盘122s、122c直接接触之后，可以执行退火工艺和/ 或一些其他合适的工艺来加强衬底和芯片焊盘122s、122c之间的接合。
120.参考图22a和图22b，提供了图17a、图17b、图18a、图18b和图 19-21的衬底1702和芯片1802的一些替代实施例的各种俯视布局图 2200a、2200b，其中衬底1702具有附加衬底
开口1702so，并且芯片1802 具有对应于附加衬底开口1702so的附加芯片突起1802cp。图22a对应于 衬底1702，而图22b对应于芯片1802。此外，图21的截面图2100例如 可以沿着图22a和图22b中的线h-h’截取。
121.参考图23a、图23b、图24a、图24b、图25、图26、图27a、图 27b、图28和图29，提供了图17a、图17b、图18a、图18b和图19-图 21的方法的一些替代实施例的一系列截面图和俯视图，其中衬底开口 1702so具有阶梯形轮廓(参见例如下文所述的截面图)和阶梯形顶部几何 形状(参见例如下文所述的顶部布局图)。标有后缀a或没有后缀字母的 附图对应于截面图，而标有后缀b的附图对应于标有后缀a的相同编号的 附图的顶部布局图。此外，标有后缀a的附图可以在标有后缀b的相同编 号的附图中沿着线i-i’、线j-j’或线k-k’(以存在者为准)截取。
122.聚焦于图23a的截面图2300a和图23b的俯视布局图2300b，提供或 以其他方式形成衬底1702。衬底1702如关于图17a和17b所述的那样， 只不过衬底开口1702so具有阶梯形轮廓(例如参见图23a)和阶梯形顶部 几何形状(例如参见图23b)。
123.如图23a中最佳所示，由于阶梯形轮廓，衬底开口1702so以相应的 深度dso延伸到衬底1702中，并且每个衬底开口1702so的深度dso从该 衬底开口1702so的第一侧到该衬底开口1702的与第一侧相对的第二侧离 散地增加。此外，衬底开口1702so具有相应的浅部分sh和相应的深部分 dp。浅部分sh延伸到衬底1702中的深度小于深部分dp延伸到衬底 1702中的深度，并且衬底焊盘122s分别位于深部分dp的底部。
124.如图23b最佳所示，浅部分sh具有比深部分dp的顶部几何形状更 大的顶部几何形状。例如，浅部分sh的顶部面积可以大于深部分dp的 顶部面积。作为另一示例，浅部分sh的宽度和长度可以比深部分dp的 对应宽度和长度更大(例如，1.5、2、3或更多倍)。此外，浅部分sh和 深部分dp具有方形或矩形的顶部几何形状。在替代实施例中，浅部分sh 和/或深部分dp具有其他合适的顶部几何形状。
125.聚焦于图24a的截面图2400a和图24b的俯视布局图2400b，提供或 以其他方式形成芯片1802。芯片1802如关于图18a和图18b所述的那样， 只不过芯片突起1802cp和芯片焊盘122c的尺寸被设计成适于图23a和图 23b的衬底开口1702so的深部分dp。换言之，芯片突起1802cp的顶部几 何形状和芯片焊盘122c的顶部几何形状与深部分dp的顶部几何形状相同 或大致相同，因此深部分dp可以容纳芯片突起1802cp和芯片焊盘122c。 此外，由于图23a和图23b的衬底开口1702so的浅部分sh具有比深部分 dp的顶部几何形状更大的顶部几何形状，因此浅部分sh也可以容纳芯片 突起1802cp和芯片焊盘122c。
126.聚焦于图25的截面图2500，图24a和图24b的芯片1802被布置在 图23a和图23b的衬底1702之上。此外，芯片1802与衬底1702粗略地 对准，使得芯片突起1802cp和芯片焊盘122c分别上覆于衬底开口1702so 的浅部分sh上。由于浅部分sh的顶部几何形状大于深部分dp的顶部几 何形状，所以这种粗略对准可能比在省略浅部分sh并且对深部分dp进 行对准的情况更容易。
127.聚焦于图26的截面图2600，芯片1802被降低，使得芯片突起1802cp 和对应的芯片焊盘122c进入对应衬底开口1702so的浅部分sh。此外，芯 片焊盘122c开始与衬底1702接触。
128.聚焦于图27a的截面图2700a和图27b的俯视布局图2700b，芯片突 起1802cp和芯
片焊盘122c在朝向深部分dp的第一方向上横向移动，直 到芯片突起1802cp和芯片焊盘122c进入深部分dp，或者如图所示，被衬 底1702的在衬底开口1702so中的侧壁1702sw挡住。这种侧壁1702sw最 佳如图27b所示。
129.聚焦于图28的截面图2800，衬底开口1702so的阶梯形顶部几何形状(参见例如图27b)用于引导芯片焊盘122c与衬底焊盘122s精确对准。 例如，少量的横向力可以将芯片焊盘122c和芯片突起1802cp推向深部分 dp，同时芯片焊盘122c和芯片突起1802cp沿着侧壁1702sw来回移动 (参见例如图27b))，该侧壁1702sw阻挡关于图27a和图27b所述的 横向运动。这可以持续直到芯片焊盘122c和芯片突起1802cp进入深部分 dp。由于深部分dp具有与芯片突起1802cp的顶部几何形状和芯片焊盘 122c的顶部几何形状大致相同的顶部几何形状，因此一旦芯片焊盘122c 进入深部分dp，芯片焊盘122c就会移动成与衬底焊盘122s对准。此外， 芯片1802更一般地移动成与衬底1702对准。
130.聚焦于图29的截面图2900，芯片1802被降低直到衬底和芯片焊盘 122s、122c直接接触。因此，如上所示，衬底开口1702so有助于将芯片 1802对准衬底1702，同时将芯片1802接合并电耦合至衬底1702。在一些 实施例中，在衬底和芯片焊盘122s、122c直接接触之后，可以执行退火工 艺和/或一些其他合适的工艺来加强衬底和芯片焊盘122s、122c之间的接 合。
131.参考图30a和图30b，提供了图23a、图23b、24a、图24b、图25、 图26、图27a、图27b、图28和图29的衬底1702和芯片1802的一些替 代实施例的各种俯视布局图3000a、3000b，其中衬底1702具有附加衬底 开口1702so，并且芯片1802具有对应于附加衬底开口1702so的附加芯片 突起1802cp。图30a对应于衬底1702，而图30b对应于芯片1802。此外， 图29的截面图2900可以例如沿着图30a和图30b中的线k-k’截取。
132.参考图31a、图31b、图32a、图32b、图33a、图33b、图34、图 35a和图35b，提供了图17a、图17b、图18a、图18b和图19-图21的 方法的一些替代实施例的一系列截面图和俯视图，其中衬底开口1702so被 衬底突起1702sp取代。标有后缀a或没有后缀字母的附图对应于截面图， 而标有后缀b的附图对应于标有后缀a的相同编号的附图的顶部布局图。 此外，标有后缀a的附图可以可以在标有后缀b的相同编号的附图中沿着 线m-m’、线n-n’、线o-o’或线q-q’(以存在者为准)截取。
133.聚焦于图31a的截面图3100a和图31b的俯视布局图3100b，衬底1702如关于图17a和图17b所述的那样，只不过衬底开口1702so被衬底 突起1702sp取代。衬底突起1702sp分别在衬底突起1702sp的顶部或端部 处容纳衬底突起焊盘122sp。此外，衬底突起1702sp具有与对应的衬底突 起焊盘122sp相同的顶部几何形状。衬底突起1702sp的顶部几何形状具有 等腰梯形形状并且因此具有渐缩的宽度wsp(参见例如图31b)。在替代 实施例中，衬底突起1702sp的顶部几何形状可以是方形、矩形、三角形、 菱形、除等腰梯形之外的梯形或一些其他合适的形状。此外，由于宽度 wsp渐缩，因此衬底突起1702sp的侧壁1702sw是倾斜的。
134.除了衬底突起焊盘122sp之外，对应于衬底突起1702sp的衬底主体焊 盘122sb位于衬底1702的主体中和/或衬底1702的主体上，在对应的衬底 突起1702sp的基底处。衬底主体焊盘122sb具有相应的的第一主体段 122sb1和相应的第二主体段122sb2。对于每个衬底主体焊盘122sb，该衬 底主体焊盘122sb的第一主体段122sb1和该衬底主体焊盘122sb的
第二主 体段122sb2平行于对应的衬底突起1702sp伸长并分别在其相对侧上。此 外，该衬底主体焊盘122sb的第一主体段122sb1和该衬底主体焊盘122sb 的第二主体段122sb2具有各自的端部，它们在对应的衬底突起1702sp的 单一侧连接。因此，衬底主体焊盘122sb环绕对应的衬底突起1702sp。在 替代实施例中，第一主体段122sb1和第二主体段122sb2是断连的。
135.第一主体段122sb1和第二主体段122sb2的顶部几何形状具有等腰梯 形形状并且因此具有在共同方向上渐缩的宽度wsbs。在替代实施例中， 第一主体段122sb1和第二主体段122sb2的顶部几何形状可以是方形、矩 形、三角形、菱形、除等腰梯形之外的梯形或一些其他合适的形状。此外， 第一主体段122sb1和第二主体段122sb2的顶部几何形状与衬底突起 1702sp的顶部几何形状相同，尽管在俯视观看时旋转了180度。因此，第 一主体段122sb1和第二主体段122sb2的宽度wsbs与衬底突起1702sp的 宽度wsp在相反的方向上渐缩。在替代实施例中，第一主体段122sb1和 第二主体段122sb2的顶部几何形状不同于衬底突起1702sp的顶部几何形 状。
136.聚焦于图32a的截面图3200a和图32b的俯视布局图3200b，提供或 以其他方式形成芯片1802。芯片1802如关于图18a和18b所述的那样， 只不过芯片突起1802cp和芯片焊盘122c具有不同的布局。芯片突起 1802cp分别在芯片突起1802cp的底部或端部处容纳芯片突起焊盘122cp。 此外，芯片突起1802cp具有与对应的芯片突起焊盘122cp相同的顶部几何 形状。
137.芯片突起1802cp具有各自的第一突起段1802cp1和各自的第二突起段 1802cp2。对于每个芯片突起1802cp，该芯片突起1802cp的第一突起段 1802cp1和该芯片突起1802cp的第二突起段1802cp2平行地伸长并且具有 各自的端部，它们在该芯片突起1802cp的单一侧上连接。因此，芯片突起 1802cp形成横向凹部1802r，横向凹部1802r具有开口端(例如，用于容 纳图31a和图31b的衬底突起1702sp)。在替代实施例中，第一突起段 1802cp1和第二突起段1802cp2是断连的。
138.第一突起段1802cp1和第二突起段1802cp2的顶部几何形状具有等腰 梯形形状并且具有在共同方向上渐缩的宽度wcps。在替代实施例中，第 一突起段1802cp1和第二突起段1802cp2的顶部几何形状可以是方形、矩 形、三角形、菱形、除等腰梯形之外的梯形或一些其他合适的形状。由于 宽度wcps渐缩，因此芯片突起1802cp的侧壁1802sw在第一突起段 1802cp1和第二突起段1802cp2处倾斜。此外，横向凹部1802r的宽度wr 渐缩，使得横向凹部1802r的宽度随着远离第一突起段1802cp1和第二突 起段1802cp2的连接着的端部而增大。换言之，横向凹部1802r的宽度wr 随着横向延伸到横向凹部1802r中而减小。
139.在一些实施例中，第一突起段1802cp1和第二突起段1802cp2的顶部 几何形状与图31a和图31b的第一主体段122sb1和第二主体段122sb2的 顶部几何形状相同。在一些实施例中，芯片突起1802cp的顶部几何形状与 图31a和图31b的衬底主体焊盘122sb的顶部几何形状相同。在一些实施 例中，横向凹部1802r的顶部几何形状与图31a和图31b的衬底突起 1702sp的顶部几何形状相同。
140.除了芯片突出焊盘122cp之外，对应于横向凹部1802r的芯片主体焊 盘122cb位于芯片1802的主体中和/或芯片1802的主体上，在对应的横向 凹部1802r处。芯片主体焊盘122cb的顶部几何形状具有等腰梯形形状并 且因此具有渐缩的宽度wcbp(参见例如图
32b)。在替代实施例中，芯 片主体焊盘122cb的顶部几何形状可以是方形、矩形、三角形、菱形、除 等腰梯形之外的梯形或一些其他合适的形状。此外，芯片主体焊盘122cb 的宽度wcbp在与第一突起段1802cp1和第二突起段1802cp2的宽度wcps 相反的方向上渐缩。在一些实施例中，芯片主体焊盘122cb的顶部几何形 状与横向凹部1802r的顶部几何形状相同。此外，在一些实施例中，芯片 主体焊盘122cb的顶部几何形状与图31a和图31b的衬底突起1702sp的 顶部几何形状相同。
141.聚焦于图33a的截面图3300a和图33b的俯视布局图3300b，图32a 和图32b的芯片1802被布置在图31a和图31b的衬底1702之上。注意， 为了清楚起见，图32a和图32b的芯片主体焊盘122cb以及图31a和图 31b的衬底主体焊盘122sb未在图33b中示出。此外，芯片1802和衬底 1702粗略对准，使得横向凹部1802r的开口端位于衬底突起1702sp的最窄 端之上。由于开口端对应于横向凹部1802r的最宽部分，因此粗略对准在 横向凹部1802r的最宽部分和衬底突起1702sp的最窄部分之间进行。与横 向凹部1802r具有单一宽度和/或衬底突起1702sp具有单一宽度的情况相 比，这简化了粗略对准。
142.聚焦于图34的截面图3400，芯片1802被降低，使得衬底突起1702sp 和衬底焊盘122s进入对应的横向凹部1802r。此外，芯片焊盘122c开始与 衬底焊盘122s接触。
143.聚焦于图35a的截面图3500a和图35b的俯视布局图3500b，衬底突 起1702sp的侧壁1702sw的倾斜和芯片突起1802cp的侧壁1802sw的倾斜 用于引导芯片焊盘122c与衬底焊盘122s精确对准。例如，芯片突起 1802cp可以沿着衬底突起1702sp的宽度wsp增大的方向横向移动。这种 横向移动可以继续，直到衬底突起1702sp开始在第一突起段1802cp1和第 二突起段1802cp2的连接着的端部处与芯片突起1802cp接触。此外，应意 识到，由于衬底突起1702sp的侧壁1702sw的倾斜和芯片突起1802cp的侧 壁1802sw的倾斜，芯片焊盘122c和衬底焊盘122s之间的对准随着该横向 移动的进行而增加。
144.鉴于前述内容，衬底突起1702sp和芯片突起1802cp的顶部几何形状 有助于将芯片1802对准衬底1702，而同时将芯片1802接合并电耦合到衬 底1702。在一些实施例中，在衬底焊盘122s和芯片焊盘122c直接接触并 对准之后，可以执行退火工艺和/或一些其他合适的工艺以加强接合。
145.参考图36a和图36b，在图31a、图31b、图32a、图32b、图33a、 图33b、图34、图35a和图35b中提供了衬底1702和芯片1802的一些替 代实施例的各种俯视布局图3600a、3600b，其中，衬底1702具有附加衬 底突起1702sp，而芯片1802具有对应于附加衬底突起1702sp的附加芯片 突起1802cp。图36a对应于衬底1702，而图36b对应于芯片1802。此外， 图35a的截面图3500a可以例如沿着图36a和图36b中的线q-q’截取。
146.尽管参考方法描述了图17至图36b，但要意识到，图17至图36b中 所示的结构不限于该方法，而是可以独立于该方法而存在。尽管图17至 图36b被描述为一系列动作，但要意识到，在其他实施例中可以改变动作 的顺序。尽管图17至图36b示出和描述为一组特定的动作，但是在其他 实施例中可以省略示出和/或描述的一些动作。此外，未示出和/或描述的 动作可以被包括在其他实施例中。
147.参考图17至图36b，提供了半导体封装的各种不同实施例的截面图 3700a-3700g，其中根据关于图17a-图36b所述的方法，已经同时将组成 物对准并接合在一起。如下文所示，这种半导体封装对应于关于图1-图16 所述的半导体封装的替代实施例。
148.聚焦于图37a-图37c的截面图3700a-3700c，提供了图1的半导体封 装的替代实施例，其中根据关于图17a至图36b所述的方法，光子芯片 110a和激光器件芯片118a对准并分别接合到第二ic芯片102b和载体衬 底104。图37a使用图17a、图17b、图18a、图18b和图19-图21的方 法。图37b使用图23a、图23b、图24a、图24b、图25、图26、图27a、 图27b、图28和图29的方法。图37c使用图31a、图31b、图32a、图 32b、图33a、图33b、图34、图35a和图35b的方法。
149.聚焦于图37d的截面图3700d，提供了图37a的半导体封装的替代实 施例，其中根据关于图17a、图17b、图18a、图18b和图19-图21所述 的方法将第一ic芯片102a和第二ic芯片102b进一步对准并接合到载体 衬底104。
150.聚焦于图37e的截面图3700e，提供了图6的半导体封装的替代实施 例，其中根据关于图17a、图17b、图18a、图18b和图19-图21所述的 方法将激光器件芯片118a对准并接合到光子芯片110a。
151.聚焦于图37f的截面图3700f，提供了图10a的半导体封装的替代实 施例，其中根据关于图17a、图17b、图18a、图18b和图19-图21所述 的方法将一级激光器件芯片118a对准并接合到载体衬底104。此外，根据 关于图17a、图17b、图18a、图18b和图19-图21所述的方法，将第一 二级ic芯片102c和第二二级ic芯片102d对准并接合到一级光子芯片 110a。
152.聚焦于图37g的截面图3700g，提供了图14的半导体封装的替代实 施例，其中根据关于图17a、图17b、图18a、图18b和图19-图21所述 的方法将一级激光器件芯片118a和二级激光器件芯片118c分别对准并接 合到载体衬底104和电介质层1402。
153.尽管图37d-图37g示出了根据关于图17a、图17b、图18a、图18b 和图19-图21所述的方法对准并接合组成物，但可以替代地使用图23a、 图23b、图24a、图24b、图25、图26、图27a、图27b、图28和图29 的方法和/或图31a、图31b、图32a、图32b、图33a、图33b、图34、 图35a和图35b的方法。此外，尽管图37a-图37g提供了图17a-图36b 的方法对图1-图16的一些半导体封装的示例应用，但这些方法可以应用 于图1-图16的任何半导体封装。更具体地，任何方法可以应用于图1-图 16的半导体封装的在焊盘122处接合在一起的任何组成物，其中这些组成 物包括ic芯片(例如，102、102a、102b、102c、102d)、光子芯片(例 如，110、110a、110b、110c、110d)、激光器件芯片(例如，118、118a、 118b、118c)、电介质层1402和载体衬底104。
154.参考图38-图42，提供了用于形成包括光耦合在一起的ic芯片的半导 体封装的方法的一些实施例的一系列截面图3800-4200。例如，半导体封 装可以对应于图1的半导体封装的替代实施例，其中根据关于图17a、图 17b、图18a、图18b和图19-图21所述的方法将激光器件芯片118a对准 并接合到载体衬底104。
155.如图38的截面图3800所示，提供了载体衬底104。例如，载体衬底 可以是单晶硅或一些其他半导体材料的体衬底。在其他实施例中，载体衬 底104是玻璃衬底或一些其他合适类型的衬底。
156.还由图38的截面图3800示出，载体衬底104被图案化以在载体衬底 104的中央部分104c处形成凹部106，该中央部分104c被载体衬底104的 外围部分104p包围。例如，图案化可以通过光刻/蚀刻工艺或一些其他合 适的图案化工艺来执行。
157.如图39的截面图3900所示，焊盘122形成在凹部106中。焊盘122 可以例如是或包
括金属、金属合金、一些其他合适的导电材料或前述项的 任何组合。用于形成焊盘122的工艺可以例如包括在凹部106中沉积金属 层并且随后将金属层图案化成焊盘122。
158.注意，尽管为了简单起见未示出，但焊盘122可以通过电介质层与载 体衬底104分隔开。此外，要注意，可以在载体衬底104中和/或上形成导 电特征(例如，tsv、导线、过孔等)以将焊盘122电耦合到其他焊盘和/ 或结构。这种形成可以在焊盘122形成在凹部106中之前和/或之后发生。
159.还由图39的截面图3900示出，提供或以其他方式形成第一ic芯片 102a和第二ic芯片102b，并且第一ic芯片102a和第二ic芯片102b被 布置在凹部106中的焊盘122之上并接合至焊盘122。第一ic芯片102a 和第二ic芯片102b横向分隔开并且包括附加焊盘122。此外，第一ic芯 片102a包括光电检测器108以将光信号转换为电信号。例如，第一ic芯 片102a和第二ic芯片102b可以如关于图4a所示和所述的那样。此外， 在图39的截面图3900之外，第一ic芯片102a和第二ic芯片102b可以 例如如图4b所示和所述的那样。
160.由图40的截面图4000所示，提供或以其他方式形成光子芯片110a， 并且光子芯片110a被布置在第一ic芯片102a和第二ic芯片102b之上并 接合到第一ic芯片102a和第二ic芯片102b。该接合提供光子芯片110a 和第二ic芯片102b之间的电耦合，并且在一些实施例中，提供光子芯片 110a和第一ic芯片102a之间的电耦合。光子芯片110a包括光调制器112 以及多个波导和耦合器(未示出)。波导和耦合器的非限制性示例例如在 图2b和图3b中示出。此外，在一些实施例中，光子芯片110a的顶部布 局如图2b或图3b所示。例如，截面图4000可以沿着图2b或图3b中的 线a-a’截取。
161.光调制器112被配置为根据来自第二ic芯片102b的电信号116调制 激光束。换言之，光调制器112被配置为将电信号116转换为光信号。波 导和耦合器被配置为形成输入光路和输出光路。输入光路将未调制的激光 束引导至光调制器112a的输入端，并且输出光路将经调制的激光束从光调 制器112a的输出端引导至第一ic芯片102a的光电检测器108a。这种输 入光路和输出光路的示例如图2b和图3b所示。
162.如图41和图42的截面图4100、4200所示，提供或以其他方式形成激 光器件芯片118a，并且激光器件芯片118a被布置在载体衬底104之上并 接合到载体衬底104。通过关于图17a、图17b、图18a、图18b和图19
‑ꢀ
图21所述的方法来执行该接合，由此在将激光器件芯片118a与载体衬底 104对准的同时执行该接合。在替代实施例中，通过关于图23a、图23b、 图24a、图24b、图25、图26、图27a、图27b、图28和图29所述的方 法；关于图31a、图31b、图32a、图32b、图33a、图33b、图34、图 35a和图35b所述的方法；或通过一些其他合适的方法来执行该接合。
163.更具体地，如图41的截面图4100所示，载体衬底104的外围部分 104p被图案化以形成具有倒锥形的多个开口104so。图案化例如可以通过 光刻/蚀刻工艺或一些其他合适的图案化工艺来执行。此外，光刻/蚀刻工 艺的蚀刻可以例如通过干法蚀刻、湿法蚀刻或一些其他合适类型的蚀刻来 执行。
164.还由图41的截面图4100示出，在开口104so的底部处形成附加焊盘 122。用于形成附加焊盘122的工艺可以例如包括在开口104so中沉积金属 层并且随后将金属层图案化成附加焊盘122。
165.如图42的截面图4200所示，提供或以其他方式形成激光器件芯片118a，并且激光
器件芯片118a布置在载体衬底104之上并通过开口104so 接合到载体衬底104。激光器件芯片118a具有多个突起，附加焊盘122安 装在这些突起上。根据关于图17a、图17b、图18a、图18b和图19-图 21所述的方法，将突起插入到开口104so中，从而将激光器件芯片118a 的焊盘122接合到开口104so中的焊盘122。此外，开口104so中的载体衬 底104的倾斜侧壁引导激光器件芯片118a与载体衬底104水平对准，同时 突起被插入到开口104so中。因此，接合和对准是同时执行的。
166.尽管参考方法描述了图38-图42，但要意识到，图38-图42中所示的 结构不限于该方法，而是可以独立于该方法而存在。尽管图38-图42被描 述为一系列动作，但要意识到，在其他实施例中可以改变动作的顺序。尽 管图38-图42被示出和描述为一组特定的动作，但在其他实施例中可以省 略示出和/或描述的一些动作。此外，未示出和/或描述的动作可以被包括 在其他实施例中。例如，可以改变动作以形成如图1-图16或图37a-图 37g中的任何一个中的半导体封装。
167.在替代实施例中，当关于图41和图42所述的动作通过关于图31a、 图31b、图32a、图32b、图33a、图33b、图34、图35a和图35b所述 的方法执行时，图41的图案化在载体衬底104中形成突起而非开口。图 31a和图31b提供了这种突起的示例。此外，激光器件芯片118a的突起 被形成为如图32a和图32b所示。在替代实施例中，当关于图41和图42 所述的动作通过关于图23a、图23b、图24a、图24b、图25、图26、图 27a、图27b、图28和图29所述的方法执行时，图41的图案化形成如图 23a和图23b所示的开口1702so。此外，激光器件芯片118a的突起被形 成为如图24a和图24b所示。
168.参考图43，提供了图38-图42的方法的一些实施例的框图4300。
169.在4302，对载体衬底进行图案化以在载体衬底的中央部分处形成凹部， 该中央部分被载体衬底的外围部分包围。例如，参见图38。
170.在4304，在凹部中形成载体衬底焊盘。例如，参见图39。
171.在4306，提供或以其他方式形成第一ic芯片和第二ic芯片。例如， 参见图39。
172.在4308，将第一ic芯片和第二ic芯片布置在凹部中的载体衬底焊盘 之上并接合到载体衬底焊盘。例如，参见图39。
173.在4310，提供或以其他方式形成光子芯片。例如，参见图40。
174.在4312，将光子芯片布置在第一ic芯片和第二ic芯片之上并接合到 第一ic芯片和第二ic芯片。例如，参见图40。
175.在4314，对载体衬底的外围部分进行图案化以形成具有倒锥形的多个 开口。例如，参见图41。
176.在4316，在开口的底部处形成附加载体衬底焊盘。例如，参见图41。
177.在4318，提供或以其他方式形成激光器件芯片，其中激光器件芯片具 有对应于开口的多个突起并安装有激光器件焊盘。例如，参见图42。
178.在4320，将突起插入到对应的开口中以将激光器件焊盘接合到载体衬 底焊盘，其中开口中的载体衬底的侧壁是倾斜的，以水平地引导激光器件 焊盘与载体衬底焊盘对准。例如，参见图42。
179.尽管图43的框图4300在本文中被示出和描述为一系列动作或事件， 但要意识到，这些动作或事件所示出的顺序不应被解释为限制性意义。例 如，一些动作可以以不同的顺
序发生和/或与除了本文所示和/或描述的那 些之外的其他动作或事件同时发生。此外，实施本文所述的一个或多个方 面或实施例可能不需要所有所示的动作，并且本文描述的一个或多个动作 可以在一个或多个单独的动作和/或阶段中执行。
180.在一些实施例中，本公开提供了一种半导体封装，包括：衬底；第一 ic芯片和第二ic芯片，所述第一ic芯片和第二ic芯片上覆于所述衬底 上，其中，所述第一ic芯片和第二ic芯片在所述衬底的中央处被凹陷到 所述衬底中；激光器件(ld)芯片，在所述衬底的外围处上覆于所述衬底 上，其中，所述ld芯片与所述第二ic芯片接界并且被配置为产生激光束； 以及光子芯片，上覆于所述第一ic芯片和第二ic芯片上并与所述ld芯 片齐平，其中，所述光子芯片被配置为响应于来自所述第二ic芯片的电 信号来调制所述激光束并且将经调制的激光束引导至所述第一ic芯片。
181.在一些实施例中，所述衬底在所述衬底的外围处具有容纳第一焊盘的开口， 其中，所述ld芯片具有突起，该突起安装有第二焊盘且位于所述开口内。 在一些实施例中，所述第二ic芯片的顶表面与所述衬底在所述衬底的外 围处的顶表面大致齐平。在一些实施例中，所述第一ic芯片包括光电检 测器，所述光电检测器被配置为接收经调制的激光束并且将所述经调制的 激光束转换成第二电信号。在一些实施例中，所述半导体封装还包括：第 二ld芯片，在所述衬底的外围处上覆于所述衬底上，其中，所述第二ld 芯片与所述第一ic芯片接界并被配置为产生第二激光束；以及第二光子 芯片，上覆于所述第一ic芯片和第二ic芯片上并与所述第二ld芯片齐 平，其中，所述第二光子芯片被配置为响应于来自所述第一ic芯片的第 二电信号来调制所述第二激光束并且将经调制的第二激光束引导至所述第 二ic芯片。在一些实施例中，所述半导体封装还包括：第三ic芯片和第 四ic芯片，上覆于所述光子芯片上并且分别在所述第一ic芯片和第二ic 芯片之上；以及第二光子芯片，上覆于所述第三ic芯片和第四ic芯片上， 其中，所述第二光子芯片被配置为响应于来自所述第四ic芯片的第二电 信号来调制第二激光束并且将经调制的第二激光束引导至所述第三ic芯 片。在一些实施例中，所述半导体封装还包括：第二ld芯片，上覆于所 述ld芯片上并与所述第二光子芯片齐平，其中，所述第二ld芯片与所 述第四ic芯片接界并且被配置为产生所述第二激光束。在一些实施例中， 所述半导体封装还包括：第二ld芯片，在所述衬底的外围处上覆于所述 衬底上并与所述光子芯片齐平，其中，所述第二ld芯片与所述第二ic芯 片接界并且被配置为产生所述第二激光束；其中，所述光子芯片包括反射 器，该反射器被配置为将所述第二激光束反射到所述第二光子芯片。
182.在一些实施例中，本公开提供了另一种半导体封装，包括：衬底；第 一集成电路(ic)芯片和第二ic芯片，所述第一ic芯片和第二ic芯片上 覆于所述衬底上；光子芯片，上覆于所述第一ic芯片和第二ic芯片上， 其中，所述光子芯片被配置为响应于来自所述第二ic芯片的电信号来调 制激光束并且将经调制的激光束引导至所述第一ic芯片；以及激光器件 (ld)芯片，上覆于所述衬底上，与所述光子芯片相邻，其中，所述ld 芯片被配置为产生所述激光束；其中，所述衬底的顶部具有容纳第一焊盘 的第一对准特征，其中，所述ld芯片的底部具有容纳第二焊盘的第二对 准特征，并且其中，所述第一对准特征和第二对准特征中的一者是开口或 具有凹部，所述第一对准特征和第二对准特征中的另一者布置在所述开口 或凹部中。在一些实施例中，所述第一对准特征为所述开口，其中，所述 开口延伸至所述衬底的顶表面中，并且在所述开口的底部处容纳所述第一 焊盘，并且其中，所述第
二对准特征为突起，所述突起安装有所述第二焊 盘并且被布置在所述开口中。在一些实施例中，所述开口的宽度从所述衬 底的顶表面到所述开口的底部减小。在一些实施例中，所述开口具有浅部 分和深部分，所述浅部分和深部分邻接以限定所述开口的阶梯形轮廓和所 述开口的阶梯形顶部几何形状，其中，所述深部分容纳所述第一焊盘，并 且其中，所述浅部分的顶部几何形状大于所述深部分的顶部几何形状。在 一些实施例中，所述开口在所述第二焊盘处的横向尺寸与所述突起的对应 横向尺寸大致相同。在一些实施例中，所述第二对准特征是具有所述凹部 的向下突起，并且其中，所述第一对准特征是向上突起，该向上突起在所 述凹部处横向凹陷到所述向下突起的一侧中。在一些实施例中，所述向下 突起具有分别位于所述向上突起的相对侧上的一对突起段，并且其中，所 述突起段平行地伸长并且具有连接在所述向上突起的单侧上的单独端部。
183.在一些实施例中，本公开提供了一种用于形成半导体封装的方法，所 述方法包括：将彼此相邻的第一集成电路(ic)芯片和第二ic芯片布置 在衬底的中间部分上；在所述第一ic芯片和第二ic芯片之上布置光子芯 片；对所述衬底的邻近所述光子芯片和所述第二ic芯片的外围部分进行 图案化以形成第一对准特征；在所述第一对准特征处形成第一焊盘；在激 光器件(ld)芯片上形成第二对准特征，其中，所述第二对准特征具有向 下突起，在该向下突起处布置有第二焊盘；以及使所述第一对准特征和第 二对准特征朝向彼此移动，其中，所述第一对准特征和第二对准特征相互 作用以引导所述第一焊盘和第二焊盘对准。在一些实施例中，所述第一对 准特征为开口，在所述开口的底部处容纳所述第一焊盘，其中，所述衬底 在所述开口中的侧壁随着远离所述第一焊盘而向外倾斜，并且其中，所述 移动使所述向下突起和所述第二焊盘移动进入所述开口并且朝向所述第一 焊盘遵循所述侧壁的倾斜。在一些实施例中，所述第一对准特征是具有阶 梯形轮廓和阶梯形顶部几何形状的开口，其中，从所述开口的第一侧向所 述开口的与所述第一侧相对的第二侧，所述开口的深度增大并且所述开口 的宽度减小，并且其中，所述移动使所述向下突起和所述第二焊盘移动到 所述开口中并且朝向所述第一焊盘遵循所述阶梯形轮廓和所述阶梯形顶部 几何形状。在一些实施例中，所述第一对准特征是向上突起，其中，所述 向下突起具有横向凹部，所述横向凹部具有与所述向上突起的顶部几何形 状互补的顶部几何形状并且被配置为容纳所述向上突起，并且其中，所述 移动使所述向下突起围绕所述向上突起横向移动，使得所述横向凹部容纳 所述向上突起。在一些实施例中，所述向上突起的宽度和所述横向凹部的 宽度在所述向下突起围绕所述向上突起移动的方向上增大。
184.前述内容概述了若干实施例的特征，以便本领域技术人员可以更好地 理解本公开的各个方面。本领域技术人员应当意识到，他们可以很容易地 将本公开用作设计或修改其他过程和结构的基础，以执行本文介绍的实施 例的相同目的和/或实现相同优点。本领域技术人员还应认识到，此类等效 构造并不脱离本公开的精神和范围，并且它们可以在不脱离本发明的精神 和范围的情况下对本文进行各种更改、替换和变更。

技术特征：
1.一种半导体封装，包括：衬底；第一集成电路ic芯片和第二ic芯片，所述第一ic芯片和第二ic芯片上覆于所述衬底上，其中，所述第一ic芯片和第二ic芯片在所述衬底的中央处被凹陷到所述衬底中；激光器件ld芯片，在所述衬底的外围处上覆于所述衬底上，其中，所述ld芯片与所述第二ic芯片接界并且被配置为产生激光束；以及光子芯片，上覆于所述第一ic芯片和第二ic芯片上并与所述ld芯片齐平，其中，所述光子芯片被配置为响应于来自所述第二ic芯片的电信号来调制所述激光束并且将经调制的激光束引导至所述第一ic芯片。2.根据权利要求1所述的半导体封装，其中，所述衬底在所述衬底的外围处具有容纳第一焊盘的开口，并且其中，所述ld芯片具有突起，所述突起安装有第二焊盘且位于所述开口内。3.根据权利要求1所述的半导体封装，其中，所述第二ic芯片的顶表面与所述衬底在所述衬底的外围处的顶表面齐平。4.根据权利要求1所述的半导体封装，其中，所述第一ic芯片包括光电检测器，所述光电检测器被配置为接收所述经调制的激光束并且将所述经调制的激光束转换成第二电信号。5.根据权利要求1所述的半导体封装，还包括：第二ld芯片，在所述衬底的外围处上覆于所述衬底上，其中，所述第二ld芯片与所述第一ic芯片接界并被配置为产生第二激光束；以及第二光子芯片，上覆于所述第一ic芯片和第二ic芯片上并与所述第二ld芯片齐平，其中，所述第二光子芯片被配置为响应于来自所述第一ic芯片的第二电信号来调制所述第二激光束并且将经调制的第二激光束引导至所述第二ic芯片。6.根据权利要求1所述的半导体封装，还包括：第三ic芯片和第四ic芯片，上覆于所述光子芯片上并且分别在所述第一ic芯片和第二ic芯片之上；以及第二光子芯片，上覆于所述第三ic芯片和第四ic芯片上，其中，所述第二光子芯片被配置为响应于来自所述第四ic芯片的第二电信号来调制第二激光束并且将经调制的第二激光束引导至所述第三ic芯片。7.根据权利要求6所述的半导体封装，还包括：第二ld芯片，上覆于所述ld芯片上并与所述第二光子芯片齐平，其中，所述第二ld芯片与所述第四ic芯片接界并且被配置为产生所述第二激光束。8.根据权利要求6所述的半导体封装，还包括：第二ld芯片，在所述衬底的外围处上覆于所述衬底上并与所述光子芯片齐平，其中，所述第二ld芯片与所述第二ic芯片接界并且被配置为产生所述第二激光束；其中，所述光子芯片包括反射器，该反射器被配置为将所述第二激光束反射到所述第二光子芯片。9.一种半导体封装，包括：衬底；
第一集成电路ic芯片和第二ic芯片，所述第一ic芯片和第二ic芯片上覆于所述衬底上；光子芯片，上覆于所述第一ic芯片和第二ic芯片上，其中，所述光子芯片被配置为响应于来自所述第二ic芯片的电信号来调制激光束并且将经调制的激光束引导至所述第一ic芯片；以及激光器件ld芯片，上覆于所述衬底上，与所述光子芯片相邻，其中，所述ld芯片被配置为产生所述激光束；其中，所述衬底的顶部具有容纳第一焊盘的第一对准特征，其中，所述ld芯片的底部具有容纳第二焊盘的第二对准特征，并且其中，所述第一对准特征和第二对准特征中的一者是开口或具有凹部，所述第一对准特征和第二对准特征中的另一者布置在所述开口或凹部中。10.一种用于形成半导体封装的方法，所述方法包括：将彼此相邻的第一集成电路ic芯片和第二ic芯片布置在衬底的中央部分上；在所述第一ic芯片和第二ic芯片之上布置光子芯片；对所述衬底的邻近所述光子芯片和所述第二ic芯片的外围部分进行图案化以形成第一对准特征；在所述第一对准特征处形成第一焊盘；在激光器件(ld)芯片上形成第二对准特征，其中，所述第二对准特征具有向下突起，在该向下突起处布置有第二焊盘；以及使所述第一对准特征和第二对准特征朝向彼此移动，其中，所述第一对准特征和第二对准特征相互作用以引导所述第一焊盘和第二焊盘对准。

技术总结
本公开的各种实施例涉及包括光耦合集成电路(IC)芯片的半导体封装。第一IC芯片和第二IC芯片在衬底的中央处上覆于衬底上。光子芯片上覆于第一IC芯片和第二IC芯片上并电耦合到第二IC芯片。激光器件芯片在衬底的外围处上覆于衬底上，与光子芯片和第二IC芯片相邻。光子芯片被配置为根据来自第二IC芯片的电信号来调制来自激光器件芯片的激光束并将经调制的激光束提供给第一IC芯片。这有利于第一IC芯片与第二IC芯片之间的光通信。本公开的各种实施例进一步涉及同时对准并接合半导体封装的组成物。成物。成物。


技术研发人员：石志聪 卢皓彦 刘维纲 徐英杰
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2022.07.12
技术公布日：2023/7/22