时钟主动猝灭/再充电和增益单元存储器像素

时钟主动猝灭/再充电和增益单元存储器像素
优先权要求
1.本技术要求来自2020年9月11日提交的美国临时专利申请序列号63/077101的优先权，通过引用将其公开全部结合到本文中。
技术领域
2.本公开针对光检测和测距(lidar；又称作激光雷达)系统，以及更特别涉及飞行时间激光雷达系统。


背景技术：

3.基于飞行时间(tof)的成像用于多个应用中，包括距离测定、深度剖析(profiling)和3d成像(例如激光雷达)。直接飞行时间(dtof)测量包括直接测量发射辐射与感测从对象或其他目标的反射之后的辐射之间的时间长度。由此能够确定到所述目标的距离。间接飞行时间(itof)测量包括通过对由激光雷达系统的(一个或多个)发射器元件所发射的信号的幅度进行相位调制并且测量在激光雷达系统的(一个或多个)检测器元件处所接收的回波信号的相位(例如针对延迟或移位)来确定到所述目标的距离。这些相位可采用一系列单独测量或样本而被测量。
4.在特定应用中，直接或者间接飞行时间系统中的所反射的辐射的感测可使用光电检测器阵列(诸如单光子检测器阵列，例如单光子雪崩二极管(spad))而被执行。一个或多个光电检测器可定义所述阵列的检测器像素。在其中可能要求高灵敏度和定时分辨率的成像应用中，spad阵列可用作固态检测器。
5.spad基于半导体结(例如p-n结)，所述半导体结当例如通过或响应于具有期望脉冲宽度的选通信号而被偏置成超过其击穿区域(又称作过度偏置或过偏置)时可检测入射光子。高反向偏置电压生成电场的充分幅值，使得被引入装置的耗尽层中的单个载荷子能够经由碰撞电离引起自持雪崩。所述雪崩由猝灭电路主动地(例如通过减小偏置电压)或被动地(例如通过使用跨串联连接的电阻器的电压降)来猝灭，以允许光电检测器被再充电(通过对spad装置电容进行充电被再充电到高于击穿的偏置电压)或者“重置”，以检测另外的光子。再充电操作同样可主动地(例如使用主动电路元件来开关通过低电阻路径的电流)或被动地(例如通过斜变经过串联连接的rc电路的跨光电检测器的电压)被执行。初始载荷子能够通过单个入射光子撞击高场区而被光电生成。正是这个特征带来名称
‘
单光子雪崩二极管’。这个单光子检测操作模式通常称作
‘
盖革模式’。
6.当对场景进行成像时，用于lidar应用的tof传感器能够包括电路，所述电路对如从目标所反射的入射光子进行加时戳和/或计数。一些tof像素方式可使用数字和/或模拟电路对光子的检测和光子的到达时间进行计数，又称作加时戳，它可被存储在存储器中。
7.数据速率能够通过直方图化时间戳而被压缩；但是这能够涉及相当大的存储器资源，所述存储器资源可能在典型tof lidar系统中被低效使用。在直方图化存储器应用中，这类低效能够涉及(但不限于)检测器像素的数量(其中每存储器单元或像素的更多晶体管
可能使表面面积峰功率要求增加)、每个直方图格的存储器或位深度(例如位数)(它可对应于光子到达时间的子范围)以及可被要求以覆盖lidar系统的典型时间范围的直方图格的数量(例如大约数微秒)。
8.静态随机存取存储器(sram)可用于存储器存储。sram(例如其中单个位可通过6个晶体管被表示)比常规可被应用于spad像素的一些计数器(其中计数器中的单个位可通过具有大约32个晶体管的d类型(或t类型)触发器被表示)每位要紧凑许多倍。另外，每位可使用读出单元(例如三态缓冲器)。但是，sram可涉及难题，因为常规被结合在一些sram配置中的读-增量-写逻辑可因布局/空间限制(特别是随着速度和存储要求增加)而是大的并且难以结合在更小像素中。


技术实现要素：

9.本文所述的一些实施例提供一种激光雷达系统，包括：一个或多个发射器单元(包括一个或多个半导体激光器，诸如表面或边缘发射激光二极管；在本文中一般称作发射器，所述发射器输出发射器信号)；一个或多个光检测器像素(包括一个或多个光电检测器，诸如半导体光电二极管，包括雪崩光电二极管和单光子雪崩检测器；在本文中一般称作检测器，所述检测器响应于入射光而输出检测信号)；以及一个或多个控制电路，其配置成有选择地操作发射器单元和/或检测器像素的子集(分别包括其相应发射器和/或检测器)，以提供3d飞行时间(tof)闪速激光雷达系统。
10.在一些实施例中，(一个或多个)控制电路包括光电检测器控制电路，所述光电检测器控制电路配置成从一个或多个光电检测器元件接收相应检测信号，并且执行猝灭和重置操作，其响应于检测事件之后的时钟信号的转变而重置一个或多个光电检测器元件。时钟信号可以是全局时钟信号，所述全局时钟信号配置成控制来自激光雷达发射器或发射器阵列的发射器信号的脉冲的输出。也就是说，光电检测器控制电路可配置成在检测事件之后的全局时钟信号的下一个脉冲时猝灭和重置一个或多个光电检测器。
11.在一些实施例中，(一个或多个)控制电路包括存储器控制电路，所述存储器控制电路配置成响应于指示检测事件的发生的相应检测信号而执行增量操作，以更新指示检测事件的数据，所述数据被存储在由非暂态存储器装置的存储器单元所定义的相应存储器格(memory bin)中。存储器控制电路包括基于逻辑的计数器电路(例如线性反馈移位寄存器)，所述计数器电路配置成通过存储器装置的相应存储器单元的存储元件与先前存储器单元(例如在存储器装置的相同行中)的位线之间的电荷共享来执行增量操作，其中位线的电容可比存储元件的电容要大许多。
12.按照本公开的一些实施例，光检测和测距(lidar)检测器电路包括：一个或多个光电检测器元件，其配置成响应于入射到其上的光而输出指示相应检测事件的相应检测信号；以及至少一个控制电路，其配置成从一个或多个光电检测器元件接收相应检测信号，并且响应于相应检测事件之后的时钟信号的转变而重置一个或多个光电检测器元件。
13.在一些实施例中，时钟信号可以是全局时钟信号，所述全局时钟信号配置成控制来自lidar发射器元件或发射器阵列的发射器信号的脉冲的输出。
14.在一些实施例中，至少一个控制电路可包括：取样电路，其配置成响应于全局时钟信号而对相应检测信号进行取样，以生成取样检测信号；以及重置电路，其配置成响应于取
样检测信号而重置光电检测器元件中的一个或多个。
15.在一些实施例中，取样电路可包括没有延迟逻辑的逻辑电路。
16.在一些实施例中，至少一个控制电路可配置成响应于时钟信号的转变并且在与一个或多个光电检测器元件关联的相应延迟时间之后重置一个或多个光电检测器元件。
17.在一些实施例中，一个或多个光电检测器元件可以是lidar检测器阵列的相同检测器像素的检测器，以及相同检测器像素的检测器的相应延迟时间可相互不同。
18.在一些实施例中，一个或多个光电检测器元件可以是lidar检测器阵列的不同检测器像素的检测器，以及不同检测器像素的检测器的相应延迟时间可相互不同。
19.在一些实施例中，一个或多个光电检测器元件可以是lidar检测器阵列的不同组的检测器像素的检测器，以及不同组的检测器像素的检测器的相应延迟时间可相互不同。
20.在一些实施例中，至少一个控制电路可包括：取样和延迟电路，其配置成响应于时钟信号而对相应检测信号进行取样，以生成取样检测信号，并且将取样检测信号偏移相应延迟时间；以及重置电路，其配置成响应于由延迟电路偏移的取样检测信号而重置光电检测器元件中的一个或多个。
21.在一些实施例中，取样和延迟电路可包括具有与其关联的相应定时偏移的一个或多个延迟元件，并且所述一个或多个延迟元件可以是响应于延迟选择信号可选择的。
22.在一些实施例中，一个或多个光电检测器元件可配置成操作在与重置电路不同的电压电平。至少一个控制电路可进一步包括偏置电路，所述偏置电路被耦合在一个或多个光电检测器元件的输出与重置电路之间。重置电路和偏置电路可以没有电压电平移位电子器件。
23.在一些实施例中，重置电路可包括重置晶体管，所述重置晶体管被耦合到一个或多个光电检测器元件的输出。偏置电路可包括偏置晶体管，所述偏置晶体管在共源共栅(cascode)布置中耦合在一个或多个光电检测器元件的输出与重置晶体管之间。
24.在一些实施例中，一个或多个光电检测器元件可以是lidar检测器阵列的相同检测器像素的检测器，以及至少一个控制电路可配置成响应于相应检测事件中的第一检测事件之后的全局时钟信号的转变而重置一个或多个光电检测器元件。
25.在一些实施例中，存储器装置可由非暂态存储介质(所述非暂态存储介质包括多个存储器单元)提供，并且可配置成将数据存储在包括存储器单元中的一个或多个的相应存储器格中。至少一个控制电路可进一步包括存储器控制电路，所述存储器控制电路配置成响应于相应检测事件而执行增量操作，以更新相应存储器格中的数据。
26.在一些实施例中，存储器控制电路可以是基于逻辑的计数器电路，其配置成通过将存储器单元的相应一个存储器单元的存储元件连接到存储器装置的相同行或列中的存储器单元的前一存储器单元的位线来执行增量操作。位线的电容可大于存储元件的电容。
27.在一些实施例中，基于逻辑的计数器电路可包括线性反馈移位寄存器，所述移位寄存器配置成通过使用线性反馈环路将存储器单元中的相应一个存储器单元的存储元件中存储的数据依次移位到所述行中的存储器单元中的后一存储器单元的位线来执行增量操作。
28.按照本公开的一些实施例，光检测和测距(lidar)检测器电路包括：存储器装置，其包括非暂态存储介质，所述非暂态存储介质包括多个存储器单元，所述多个存储器单元
配置成将数据存储在包括存储器单元中的一个或多个的相应存储器格中；以及至少一个控制电路，其配置成通过将存储器单元中的相应存储器单元的存储元件连接到存储器装置的相同行或列中的存储器单元中的先前存储器单元的位线来执行增量操作，以更新相应存储器格中的数据。
29.在一些实施例中，相应存储器单元可包括晶体管，所述晶体管配置成开关成将其存储元件与先前存储器单元的位线连接。位线的电容可大于存储元件的电容。
30.在一些实施例中，至少一个控制电路可进一步包括光电检测器接口电路，所述光电检测器接口电路配置成从一个或多个光电检测器元件接收相应检测信号。至少一个控制电路可配置成响应于通过相应检测信号所指示的相应检测事件而执行增量操作以更新相应存储器格中的数据，并且响应于相应检测事件之后的时钟信号的转变而重置一个或多个光电检测器元件。所述时钟信号可配置成控制来自lidar发射器元件的发射器信号的脉冲的输出。
31.在一些实施例中，至少一个控制电路可包括基于逻辑的计数器电路，其配置成响应于相应检测事件而执行增量操作。
32.在一些实施例中，基于逻辑的计数器电路可包括线性反馈移位寄存器，所述移位寄存器配置成通过使用线性反馈环路将相应存储器单元的存储元件中存储的数据依次移位到存储器装置的相同行或列中的后一存储器单元的位线来执行增量操作。
33.按照本公开的一些实施例，光检测和测距(lidar)检测器电路包括：检测器阵列，其包括多个光电检测器元件，所述光电检测器元件配置成响应于入射到其上的光而输出指示相应检测事件的相应检测信号；存储器装置，其包括非暂态存储介质，所述非暂态存储介质包括多个存储器单元，所述存储器单元配置成将数据存储在包括存储器单元中的一个或多个的相应存储器格中；以及至少一个控制电路，其配置成从光电检测器元件接收相应检测信号，并且响应于相应检测事件而执行增量操作，以更新相应存储器格中的数据。至少一个控制电路包括：光电检测器控制电路，其配置成响应于相应检测事件之后的时钟信号的转变而重置光电检测器元件；和/或存储器控制电路，其配置成通过将存储器单元的相应存储器单元的存储元件连接到存储器装置的相同行或列中的存储器单元的先前存储器单元的位线来执行增量操作。
34.在一些实施例中，时钟信号可以是全局时钟信号，所述全局时钟信号配置成控制来自lidar发射器元件或发射器阵列的发射器信号的脉冲的输出。在一些实施例中，光电检测器控制电路可配置成响应于时钟信号的转变并且在与光电检测器元件关联的相应延迟时间之后重置光电检测器元件。
35.在一些实施例中，至少一个控制电路可包括：取样电路，其配置成响应于全局时钟信号而对相应检测信号进行取样，以生成取样检测信号；以及重置电路，其配置成响应于取样检测信号而重置光电检测器元件。
36.在一些实施例中，取样电路可进一步包括延迟电路，所述延迟电路配置成将取样检测信号偏移相应延迟时间。重置电路可配置成响应于由延迟电路偏移的取样检测信号而重置光电检测器元件。
37.在一些实施例中，存储器装置可以是存储器阵列，所述存储器阵列包括定义相应存储器格的动态随机存取存储器(dram)单元的相应行或列。至少一个控制电路可进一步配
置成响应于被依次施加到相应行或列的读信号而输出读出信号。
38.在一些实施例中，所述读出信号可包括计数信号和/或时间积分信号，并且至少一个控制电路可配置成基于所述读出信号来计算入射到光电检测器元件上的光子的估计到达时间。
39.在一些实施例中，至少一个控制电路可配置成传送相应选通信号，所述选通信号在相应检测窗口内激活光电检测器元件，所述检测窗口在响应于时钟信号而被生成的发射器信号的脉冲之间以不同方式被延迟。所述相应检测窗口可对应于相应距离子范围，以及至少一个控制电路可配置成传送相应选通信号，以激活光电检测器元件以依次循环通过相应距离子范围。
40.在一些实施例中，一个或多个光电检测器元件可以是一个或多个单光子雪崩二极管(spad)。
41.在一些实施例中，lidar系统可配置成耦合到自主交通工具，使得一个或多个发射器元件和一个或多个光电检测器元件相对于所述自主交通工具的预期行驶方向被定向。
42.在阅读以下附图和详细描述时，按照一些实施例的其他装置、设备和/或方法对于本领域的技术人员将变得明白。除了以上实施例的任何和所有组合之外，预期所有这类附加实施例也被包括在这个描述之内，处于本发明的范围之内，并且受到所附权利要求书保护。
附图说明
43.图1是图示根据本公开的实施例的lidar系统或电路的示例的示意框图。
44.图2是图示根据本公开的一些实施例的lidar应用中的tof测量系统或电路的组件的示意框图。
45.图3和图4是图示根据本公开的一些实施例的实现基于dram的像素的存储器电路的示例配置的示意框图。
46.图5a是图示根据本公开的一些实施例的示例时钟主动猝灭电路的示意图。
47.图5b是图示图5a中所示的信号的状态的时序图。
48.图6a是图示根据本公开的一些实施例的包括3t dram单元的示例存储器装置的示意图。
49.图6b、图6c和图6d是图示根据本公开的一些实施例的分别在预充电、读和写循环期间的图6a的预充电电路和存储器装置的一行的操作的放大视图。
50.图7a是图示按照本公开的一些实施例的配置成执行增量和刷新操作的示例电路的示意图。
51.图7b是图示图7a中所示的信号的状态的时序图。
52.图8a是图示按照本公开的一些实施例的配置成执行增量和刷新操作的示例电路的示意图。
53.图8b是图示图8a中所示的信号的状态的时序图。
54.图9是图示按照本公开的一些实施例的配置成减小位线电容的折叠和划分配置的示意图。
55.图10、图11、图12、图13、图14和图15是图示按照本公开的一些实施例的示例存储
器使用方案的示意图。
56.图16a和图16b是图示按照本公开的一些实施例的具有使用部分alu的基于lfsr的计数的多spad检测器像素的示例的示意图。图16c是图示图16a和图16b的操作中的信号的状态的时序图。
57.图17a是图示根据本公开的一些实施例的示例时钟主动再充电电路的示意图。
58.图17b是图示包括如图17a中所示的时钟主动再充电电路的检测器像素的操作的时序图。
具体实施方式
59.在以下详细描述中，阐述大量具体细节，以提供对本公开的实施例的透彻了解。但是，本领域的那些技术人员将会理解，在没有这些具体细节的情况下也可实践本公开。在一些实例中，没有详细描述众所周知的方法、规程、组件和电路，以免影响对本公开的理解。预期本文所公开的所有实施例能够单独地被实现或者以任何方式和/或组合被组合。针对一个实施例所述的方面可被结合在不同实施例中，尽管没有相对于此具体描述。也就是说，所有实施例和/或任何实施例的特征能够以任何方式和/或组合被组合。
60.本文中参照激光雷达应用和系统来描述本公开的实施例。激光雷达系统可包括发射器阵列和检测器阵列或者具有单个发射器以及检测器阵列的系统或者具有发射器阵列以及单个检测器的系统。如本文所述的，一个或多个发射器可定义发射器单元，以及一个或多个检测器可定义检测器像素。检测器像素还可包括专用电路(诸如存储和逻辑电路)或者向所述专用电路提供输出，所述专用电路没有与其他像素共享，在本文中称作“像素内”配置。闪速激光雷达系统可通过在视场(fov)或场景内对短持续期(脉冲)从发射器阵列或所述阵列的子集发射光，并且在一个或多个检测器检测从所述fov中的一个或多个目标所反射的回波信号来获取图像。非闪速或扫描激光雷达系统可通过例如使用点扫描或线扫描以发射每点必要的功率并且依次扫描以重构完全fov，在视场或场景内光栅扫描光发射(连续地)来生成图像帧。
61.在本文所述的实施例中，检测窗口或选通窗口可指代在由(一个或多个)发射器输出的光信号(又称作发射器信号，所述发射器信号同样可响应于来自控制电路的相应发射器控制信号)的脉冲之间的时间周期或时间内的一个或多个检测器的激活和停用(例如响应于来自控制电路的相应检测器时间门/控制信号)的相应持续期。相应检测窗口的相对定时和持续期可由如本文所述的相应选通信号来控制，在此情况下，检测窗口可称作选通窗口。时钟信号(clk)可用来同步发射器控制信号和选通信号，以确保检测器被激活，以在发射器信号的脉冲之间的期望时间检测光子(它们可对应于激光雷达系统的总成像范围的相应距离子范围)。
62.一些检测器像素实现可包括关于表面每位面积和每位功率的限制。例如，一些电路可包括主动猝灭(aq)和边缘取样器电路，它们可具有显著面积和功率消耗。特别是，主动猝灭电路可包括延迟单元(所述延迟单元可响应于检测事件而延迟spad的重置或“猝灭”)和电平移位器(所述电平移位器可将spad输出信号的(通常更高的)电压电平向下移位并且将由逻辑电路使用的(通常更低的)电压电平向上移位，以用于相互的兼容性)，它们可能是过度功率消耗的原因。
63.另外，算术逻辑单元(alu)和差分sram读-增量-写逻辑电路可消耗显著电路面积。例如，对基于sram的检测器像素(其中的一些可包括每sram单元六个晶体管(nmos和pmos)；又称作6t)进行预充电、读、修改和写(prmw)所要求的逻辑可能比较复杂和消耗面积。地址生成和时钟生成也具有显著面积消耗。
64.另外，二进制算术进位链结算(settling)可能限制二进制计数和算术逻辑单元(alu)循环时间。例如，一些二进制计数器可使用k位进位链，这在采用链式全加法器而被实现时可要求k个门延迟进行结算(例如藉此一个全加法器的进位输出(co)被连接到下一个全加法器的进位输入(ci))。但是，这样的配置在一些实例中可使得难以在格时间的大约一半(即，针对格更新时钟循环)之内或内部进行结算，这因此能够对直方图格宽度(例如将格时间限制到大约4ns)和关联深度分辨率施加限制。
65.本公开的一些实施例可产生于如下认识：在一些激光雷达应用中，例如通过响应于连续或周期地将控制信号施加到发射器单元并且将选通信号施加到检测器像素以循环通过一系列距离子范围而采用从激光脉冲(所述激光脉冲从目标所反射)返回的传入光子计数实时地逐渐单步调试和更新时间格来可依次访问存储器。相比之下，在sram的一些常规使用中，数据状态通常可被保持不可预测时间持续期(所述时间持续期通过由外部系统的偶发访问所设置)，并且存储器存取可以是随机的。
66.相应地，本公开的一些实施例提供检测器像素，所述检测器像素包括使用依次存储器存取操作的存储器阵列实现和相关控制方案，所述存储器存取操作采用由激光检测器像素执行的循环通过所述系列的距离子范围以及采用激光雷达发射器信号的脉冲之间的时间而被协调。本公开的一些实施例可将基于动态随机存取存储器(dram)的存储器阵列用于检测器像素，其中存储器刷新操作以充分刷新速率(例如每发射器信号循环一次、每两个发射器信号循环一次等)被执行，以防止每个dram单元中的所存储的值的泄漏。
67.本公开的实施例进一步针对激光雷达应用中的电路面积和功率消耗要求的改进，特别是针对主动猝灭、边缘取样器、prmw和地址生成器逻辑电路的大小和复杂度。特别是，本公开的实施例可通过使用时钟信号同步主动猝灭操作而不是通过使用延迟元件来组合主动猝灭和边缘取样器电路的功能性(以及用于prmw逻辑电路的预充电信号的生成)。另外，存储器修改(即，增量或刷新)操作实际上可通过相邻存储器单元之间的电荷共享而被执行。
68.相应地，本公开的一些实施例可提供检测器像素，所述检测器像素包括允许使用时钟信号来重置或“猝灭”每个spad的存储器阵列实现和相关控制方案，其中每个spad的状态被保持在其自己的电容上。如本文所使用的，猝灭电路可描述一个或多个电路，其配置成执行如本文所述的取样、猝灭和再充电操作。例如(参照图4)，时钟主动猝灭电路可通过将从光电检测器(例如spad 410d)所输出的检测信号(vspad)耦合到通过全局时钟信号(clk；它还可控制发射器元件的操作和/或格宽度)所取样的逻辑电路302(例如包括触发器502)而被实现，以向重置电路420(例如重置晶体管)提供猝灭信号(spadrst；在本文中又称作重置或再充电信号)，所述重置电路重置光电检测器。因此，主动猝灭/重置电路和边缘取样器电路的功能性可使用全局时钟信号clk而不是通过使用延迟单元而被组合，其中当与光电检测器死区时间(例如在其几纳秒之内)相同数量级的时钟周期时具有性能的极少损失(若有的话)。电平移位器也可被消除，因为每个spad 410d可将其状态保持在其自己的寄生电
容上，以及(参照图5a)共源共栅晶体管布置520可在spad 410d的输出与重置晶体管420之间被提供。重置晶体管420可以以线性模式被偏置，以提供电阻猝灭元件，以及重置或猝灭和再充电信号(spadrst)可用来对spad的电容进行再充电。
69.附加地或备选地，本公开的一些实施例可提供检测器像素，所述检测器像素包括允许存储器增量或刷新操作使用基于逻辑的计数器电路(诸如基于线性反馈移位寄存器(lfsr)的计数而不是基于alu的计数(或者作为其附加))而被执行的存储器阵列实现和相关控制方案。基于lfsr的计数可以仅涉及循环移位操作，其中数据从一个位移动到后一位。这能够消除对dram(或sram)的随机输入和输出数据传输(这可要求输入和输出位线)的需要。输出位线而是可与连续的下一个位的输出位线共享或组合，这能够消除位线以及使得有可能共享dram矩阵中的源/漏扩散，从而引起更大的紧凑性。
70.例如，在一些实施例中，电荷共享存储器阵列可通过将位线(所述位线被耦合到一个存储器单元的输出)连接(例如使用晶体管开关)到相邻存储器单元的输入(特别是连接到存储元件)而被实现(采用从最后存储器单元的输出到第一存储器单元的输入的反馈环路)，由此将存储器单元作为线性反馈移位寄存器(lfsr)来操作。因为位线电容(cbl)比相邻存储器单元的存储元件的电容(cg)(这可通过存储节点晶体管的寄生电容被实现)要大许多，所以电荷共享可改写由存储元件保持的状态。增量或刷新操作可分别通过所检测光子的存在或不存在(例如，如通过从定时主动猝灭电路所输出的信号(photon)的高或低状态所指示)而被触发。由于基于lfsr的递增是快速并行操作(例如可并行地执行读和写操作)，因此二进制进位链可被消除。另外，地址生成可例如使用读/写(rd/wr)非重叠生成器450跨许多像素被共享，所述非重叠生成器在像素之间被共享(例如，如图4和图9中所示的)。
71.相应地，一些实施例可允许完全动态(即，其中功率可以仅通过对存储器和spad寄生电容进行充电来消耗)和完全同步(即，其中电力供应上没有异步活动，除了spad本身之外)的spad像素，从而使用简化的每spad存储器增量电子器件来允许在短范围tof内实现sub-10微米(μm)间距dtof像素。这可允许降低成本的数字过程兼容性(例如对esram或edram过程模块的更少要求)。spad像素(检测器和增量电路系统)的完全动态操作可具有将功率消耗降低到物理可实现限制的可能性，这可与adc转换器中的质量因数类似，其中完全动态逐次近似adc接近每操作的理论能量消耗限制。这样的动态像素能够以理论上可实现的每光子的能量消耗限制为目标。
72.图1中示出可利用本公开的实施例的激光雷达系统或电路100的示例。激光雷达系统100包括：控制电路105；定时电路106；发射器阵列115，其包括多个发射器115e；以及检测器阵列110，其包括多个检测器110d。检测器110d包括飞行时间传感器(例如，单光子检测器阵列，诸如spad)。发射器阵列115的发射器元件115e中的一个或多个可定义发射器单元，所述发射器单元分别以由定时生成器或驱动器电路116控制的时间和频率来发射辐射脉冲或连续波信号(例如通过扩散器或光学滤波器114)。在特定实施例中，发射器115e可以是脉动光源，诸如led或激光器(诸如竖直腔表面发射激光器(vcsel))。辐射从目标150被反射回，并且由检测器像素感测，所述检测器像素由检测器阵列110的一个或多个检测器元件110d定义。控制电路105实现像素处理器，所述像素处理器使用直接或间接tof测量技术来测量和/或计算通过从发射器阵列115到目标150并且返回到检测器阵列110的检测器110d的行
程的照明脉冲的飞行时间。
73.驱动器电子器件116各自可对应于一个或多个发射器元件，并且各自可响应于参照主或全局时钟(clk)的定时控制信号和/或控制由发射器元件115e输出的光的峰功率的功率控制信号而被操作。驱动器电路或电路系统116可包括一个或多个驱动器晶体管，其配置成控制光学发射信号的调制频率、定时和幅度，所述光学发射信号从发射器115e被输出。
74.光信号从多个发射器115e的发射为闪速lidar系统100提供单个图像帧。发射器115e的最大光功率输出可被选择成在能够根据本文所述的实施例所检测的最亮的背景照明条件下生成来自最远、最小反射的目标的回波信号的信噪比。用来控制光的发射波长的可选滤波器以及用来增加发射器阵列115的照明场的光学器件可在一些实施例中被提供并且作为示例图示。
75.接收器/检测器模块或电路110包括：检测器像素阵列(其中每个检测器像素包括一个或多个检测器110d，例如单光子检测器，诸如spad)；接收器光学器件112(例如用来收集在fov 190内的光的一个或多个透镜)；以及接收器电子器件(包括定时电路106)，其配置成对检测器阵列110的所有或部分进行供电、启用和停用，并且向其提供定时信号。检测器像素能够以至少纳米精度被激活或停用，并且可以是个体可寻址、根据组可寻址和/或全局可寻址的。在一些实施例中，光谱滤波器111可被提供，以使“信号”光(即，与从发射器所输出的光信号的波长对应的波长的光)通过或者允许其通过，但是基本上拒绝或阻止非信号光(即，与从发射器所输出的光信号不同的波长的光)通过。
76.检测器阵列110的检测器110d被连接到定时电路106。定时电路106可被锁相到发射器阵列115的驱动器电路系统116，并且可通过全局时钟(clk)被控制。检测器110d的每个或者检测器组的灵敏度可被控制。例如，当检测器元件包括反向偏置光电二极管、雪崩光电二极管(apd)、pin二极管和/或盖革模式雪崩二极管(spad)时，反向偏置可被调整，藉此过偏置越高，则灵敏度越高。
77.从发射器115e中的一个或多个所输出的光发射撞在一个或多个目标150上并且被其反射，以及反射光由检测器110d中的一个或多个检测(例如经由接收器光学器件112)为光信号(本文中又称作返回信号、回波信号或回波)，被转换为电信号表示(本文中称作检测信号)，并且被处理(例如基于飞行时间)以定义视场190的3-d点云表示170。根据如本文所述的本公开的实施例的激光雷达系统的操作可由一个或多个处理器或控制器(诸如图1的控制电路105)执行。
78.控制电路105可包括微控制器或微处理器，所述微控制器或微处理器向不同发射器115e的驱动器电路系统116提供不同发射器控制信号，和/或向不同检测器110d的定时电路系统106提供不同信号(例如选通信号)，以启用/禁用不同的检测器110d，以便检测来自目标150的回波信号。如本文所使用的
‘
选通’可指代生成检测器控制信号(本文中又称作选通信号或
‘
选通’)，以控制激光雷达系统100的一个或多个检测器110d的激活的定时和/或持续期(本文中又称作检测窗口或选通窗口)。控制电路105还可控制存储器存储操作，以用于将通过检测信号所指示的数据存储在非暂态存储器或存储器阵列205中。
79.图2进一步图示根据本文所述的一些实施例的lidar应用中的tof测量系统或电路200的组件。电路200可包括：处理器电路105'(诸如数字信号处理器(dsp))；定时生成器116’，其控制照明源(作为示例参照激光发射器阵列115所图示)的定时；以及单光子检测器
阵列(作为示例参照单光子检测器阵列110所图示)。处理器电路105'还可包括定序器电路，所述定序器电路配置成协调发射器115e和检测器110d的操作。
80.处理器电路105’和定时生成器116’可实现图1的控制电路105和驱动器电路116的操作中的一些操作。激光发射器阵列115在由定时生成器116’控制的时间来发射激光脉冲130。来自激光脉冲130的光作为返回信号135从目标(作为示例图示为对象150)被反射回，所述返回信号由单光子检测器阵列110感测。处理器电路105’实现像素处理器，所述像素处理器测量通过从发射器阵列115到对象150并且返回到单光子检测器阵列110的行程的激光脉冲130及其反射信号135的tof。
81.处理器电路105’可提供逻辑电路的模拟和/或数字实现，所述逻辑电路提供必要的定时信号(诸如猝灭和门控或选通信号)，以控制阵列110的单光子检测器110d的操作并且处理从其中输出的检测信号。例如，阵列110的单光子检测器110d可以仅在由选通信号定义的短门控间隔或选通窗口期间响应于入射光子而生成检测信号。在选通窗口之外入射的光子对单光子检测器的输出没有影响。
82.检测事件可由处理器电路105’基于一个或多个光子计数来识别，所述一个或多个光子计数通过从检测器阵列110所输出的检测信号指示，可被存储在存储器205中。更一般来说，处理器电路105’可包括一个或多个电路，其配置成生成相应检测器控制信号，所述检测器控制信号控制检测器110d的激活的定时和/或持续期，和/或生成相应发射器控制信号，所述发射器控制信号控制来自发射器115e的光信号的输出。在本文所述的实施例中，全局时钟信号(clk)可被生成并且用来控制来自发射器的光信号(激光脉冲)和猝灭信号(spadrst)的输出的定时，以重置检测器110d。
83.处理器电路105'可足够小，以允许三维堆叠实现，例如其中检测器阵列110“堆叠”在处理器电路105'(和/或其他相关电路，诸如存储器205)之上，所述电路被确定大小成适合于阵列110的面积或占用面积。例如，一些实施例可在第一衬底上实现检测器阵列110，并且在第二衬底上实现电路105/105’的晶体管阵列，其中第一和第二衬底/晶圆以堆叠布置被接合，如例如在2019年10月30日提交的美国专利申请no.16/668271(标题为“high quantum efficiency geiger-mode avalanche diodes including high sensitivity photon mixing structures and arrays thereof”)中所述，通过引用将其公开结合到本文中。
84.由处理器电路105’实现的像素处理器配置成计算对数千个激光脉冲130以及反射光135中的光子返回所合计的平均tof的估计。处理器电路105’可配置成在激光循环(或者其部分)内对反射光135中的入射光子进行计数，以识别检测事件(例如基于已被触发的一个或多个spad)。检测窗口的定时和持续期可通过选通信号被控制，它们的许多重复被合计(例如在像素中)，以定义子帧，其中一个或多个子帧定义图像帧。每个子帧可对应于总成像距离范围的相应距离子范围，其中激光循环的频率可基于所期望的成像距离范围被选择。
85.在一些实施例中，检测器像素可包括：一个或多个检测器110d(例如spad 410d)；实现存储器阵列(例如存储器205)的电路；以及存储器控制器(例如控制电路105/处理器105’)，诸如dram控制器，本文中统称为存储器电路。在一些实施例中，dram控制器可例如使用基于xor的lfsr反馈环路、预充电晶体管和每字两个nor门、采用简化或最小电路模块而被实现，如本文的进一步实施例中所述的。
86.图3和图4图示根据本公开的一些实施例的实现基于dram的像素300的存储器电路的示例配置。特别是，图3的基于dram的像素300可表示像素布局的下或底片(tier)，例如在其上可堆叠检测器像素阵列110，以定义三维堆叠的实现。因此，图3的基于dram的像素可被确定大小成适合于检测器阵列110的面积或占用面积。
87.图3和图4的基于dram的像素300包括光电检测器接口电路302(图示为spad接口)，所述光电检测器接口电路配置成从一个或多个光电检测器接收检测信号。光电检测器接口电路302可包括时钟主动猝灭电路，所述时钟主动猝灭电路响应于时钟信号(clk)而被操作，以对从光电检测器110d所输出的检测信号进行取样，并且猝灭或重置光电检测器110d(如下面参照图5a和图5b的spad 410d更详细描述的)。读/写(rd/wr)非重叠生成器450可由多个像素共享以便减小每像素的面积开销，它也响应于时钟信号(clk)而被操作，以向主存储器装置305a(图示为n
×
k位dram组或存储器阵列)提供读(rd)或写(wr)信号。dram组305a配置成存储光子计数和/或直方图数据(其中n指代直方图格的数量，以及k指代每格的位)，如下面参照图6a至图6d更详细描述的。存储器控制电路或存储器控制器305c(图示为dram prmw控制器，其包括预充电电路305c1和lfsr反馈电路305c2)配置成管理主存储器装置305a(例如dram组)的操作，以使用依次存储器存取操作将由从光电检测器所输出的检测信号所指示的数据存储到dram组305a中(如下面参照图7a、图7b、图8a和图8b更详细描述的)，所述依次存储器存取操作采用本文所述的时钟驱动主动猝灭操作而被协调。存储器控制器305c实际上可被认为是prw控制器，因为修改(m)操作能够被实现为硬连线移位(以dram的连接模式所表示)，使得可以不要求dram外部的逻辑或电路系统来修改数据。
88.dram单元的刷新速率也由存储器控制器305c控制。在一些实施例中，刷新速率被选择成使得存储器阵列305a中的所有dram单元的存储器刷新操作能够在发射器信号脉冲(例如激光脉冲)之间的时间(或周期t)之内完成。激光脉冲之间的时间(所述时间定义激光循环或者更一般来说的发射器脉冲频率)可被选择，或者可以以其他方式对应于用于激光系统的期望的成像距离范围。在一些实施例中，刷新速率可以是激光频率或重复率的某个整数倍r，其中对于r个激光循环中的1个，所述系统可对所有格进行读取、修改和写入，以及在其他r-1个循环中，所述系统仅当存在所检测的光子时才将对格进行读取、修改和写入。
89.在本文所述的实施例中，可通过使用时钟主动猝灭电路302中的复用器(例如mode＝0或photon＝0，刷新时的脉冲)以强制n个存储器格中的每个存储器格的存储器单元的增量来实现刷新操作。这能够是确定性增量，这在可用于光子计数的存储器格的动态范围方面可要求比较小的值。但是，这个值是已知的，并且能够从存储器值中被减去。可预期几毫秒(ms)的保持时间，这可允许在10ms完全曝光中少于10个刷新循环，从而仅占用存储器格宽度k的4位，这能够超过16位。这可以是比在刷新操作期间使用外部电路系统来改变lfsr数据移位的方向要更简单的操作。
90.图3和图4的时钟主动猝灭电路302的示例实现在图5a的示意框图中示出。时钟主动猝灭电路302包括取样电路502和重置电路420。特别是，时钟主动猝灭电路302提供光电检测器控制电路，所述光电检测器控制电路将从光电检测器(例如spad 410d)所输出的检测信号(vspad)耦合到取样电路502(例如锁存器或触发器，图示为边缘触发的d触发器)，所述取样电路响应于全局时钟信号(clk)而被操作，以对检测信号(photon)进行取样，并且向重置电路420(例如重置晶体管)提供猝灭信号(spadrst，它可以是或者可基于取样检测信
号)，所述重置电路在下一个或紧接的时钟(clk)转变时重置光电检测器410d。偏置电路520(例如共源共栅布置中的更高的电压晶体管)在spad 410d的输出与重置电路420(例如更低电压的重置晶体管)之间被提供，使得不需要电平移位电子器件。
91.如图5b的时序图中参照图5a的框图所示的，响应于由spad 410d对光子的检测，spad输出/检测信号(vspad)具有
‘
高’状态，从而引起取样检测信号(photon)的
‘
高’状态，所述取样检测信号在时钟信号(clk)从
‘
低’状态到
‘
高’状态的下一个转变时从时钟主动猝灭电路302被输出。时钟信号(clk)的转变还引起向重置晶体管420提供作为猝灭信号(spadrst)的
‘
高’状态取样检测信号(photon)，所述猝灭信号猝灭或重置spad 410d，而无需延迟逻辑。因此，功率仅在时钟信号(clk)的转变时被消耗，其中具有每时钟循环一个spad猝灭或重置的最大数。
92.图5a的时钟主动猝灭电路302比较紧凑，并且可比一些常规主动猝灭电路要小大约10倍或以上。取样检测信号(photon)的脉冲宽度可对应于时钟信号(clk)的周期或循环。从时钟主动猝灭电路302所输出的取样检测信号(photon)可被提供到预充电电路305c1，如图4中所示并且参照图6b至图6d更详细描述的。
93.图6a图示使用3t dram单元来实现图3和图4的n
×
k位dram组305a的示例存储器装置。如图6a中所示的，行(0至n-1)的每个存储器单元601(0至k-1)包括三个晶体管625-1、625-2、625-3(统称为625；图示为nmos晶体管)。在本文所述的示例中，存储器单元601的每行(行0至行n-1)可对应于相应直方图时间格，并且在本文中又可称作存储器格。每个存储器单元601的第一(下)和第二(上)晶体管625-1和625-2被串联连接到相应位线bi《1:k-1》，以及第三晶体管625-3被连接在位线bi《0:k-2》与第一晶体管625-1的栅极之间。第一晶体管625-1充当用于存储器单元的存储元件或存储节点。读信号rd《0:n-1》在读操作中向第二晶体管625-2的栅极提供控制信号，以及写信号wr《0:n-1》在写操作中向第三晶体管625-3提供控制信号。例如通过响应于连续或周期地将控制信号施加到发射器单元并且将选通信号施加到检测器像素以循环通过一系列距离子范围而采用从激光脉冲(所述激光脉冲从目标所反射)返回的传入光子计数实时地逐渐单步调试和更新存储器格，可依次访问存储器装置305a。
94.图6b、图6c和图6d是图示分别在预充电、读和写循环期间的图6a的预充电电路305c1和存储器装置305a的一行的示例实现的操作的放大视图。如图6b中所示的，当没有检测到光子时，从图5a的时钟主动猝灭电路所输出的取样检测信号(photon)具有
‘
低’状态(逻辑
‘0’
；photon＝0)，这被提供到预充电电路305c1，并且激活预充电晶体管624，以对
‘
高’状态(逻辑
‘1’
；在这个示例中对应于vdd)下的位线进行预充电。每个dram单元601的状态基于存储节点晶体管625-1的寄生电容cg被保持。如所示的，dram单元601被直接连接(或链接)，而不使用感测放大器。
95.如图6c中所示的，当数据将从存储器格的单元601中被读取时，读信号rd《0:n-1》被断言(rd＝1)，并且数据通过对应位线bi《1:k-1》被读取。更特别是，对于增量操作，从图5a的时钟主动猝灭电路所输出的取样检测信号(photon)具有
‘
高’状态(photon＝1)，这被提供到预充电电路305c1，以中断预充电状态。每个存储器单元601的保持状态(基于每个存储节点晶体管625-1的寄生电容cg)被放大、反相并且“写到”位线bi《1:k-1》上，以被读出(通过图6c中的箭头所图示)。
96.如图6d中所示的，当数据将被写到存储器单元601时，写信号wr《0:n-1》被断言(wr＝1)，并且来自位线bi《0:k-2》的数据被存储在相邻dram单元601的存储节点/第一晶体管625-1中。更特别是，对于增量操作，从图5a的时钟主动猝灭电路所输出的取样检测信号(photon)具有
‘
高’状态(photon＝1)，这被提供到预充电电路305c1，以中断预充电状态。写信号wr《0:n-1》被施加到第三/写晶体管625-3的栅极，这将位线bi《0:k-2》短接或连接到相邻dram单元601的存储节点/第一晶体管625-1，使得来自位线bi《0:k-2》(所述位线具有更高的电容cbl)的数据被存储在相邻dram单元601的存储节点/第一晶体管625-1(所述存储节点/第一晶体管具有更低的电容cg)中。也就是说，因为cb1比cg要大许多，所以电荷共享采用与其连接的位线上的电荷来改写每个存储器单元601的存储节点晶体管625-1的保持状态(通过图6d中的箭头所图示)。特别是，如果cg为低，则位线未被放电并且保持为高，而如果cg为高，则位线被放电并且因此转变为低。因此，数据通过由寄生效应的动态电荷共享被正向移位和反相(从存储节点625-1的栅极输入到位线)，而没有过冲电流。更特别是，由于预充电晶体管624当读晶体管625-2接通时断开，因此没有电流从vdd直接流动到接地，并且仅寄生电容被放电(或者未被放电，这取决于存储器状态)。每个存储器单元601的逻辑状态能够通过循环刷新操作(响应于图5a中所示的信号refresh)被保持，直到新增量操作被发起。在本文所述的时钟dram像素的一些实施例中，用来递增直方图格所要求的功率可被降低到每光子的spad能量的大约10％或以下。
97.本文所述的基于dram的像素的增量和刷新操作中的每个可包括预充电-读-修改-写(prmw)操作，其中给定存储器格0至n-1的电流含量被读取、递增(响应于检测事件的存在)或刷新(响应于检测事件的不存在)，并且被回写到相应存储器格。存储节点上的电压的保持时间能够确定保持每个dram单元的存储的逻辑状态所要求的最大刷新周期。在一些实施例中，完成刷新操作的时间可以是使得存储器阵列的每个dram单元可在激光雷达发射器信号的脉冲之间的时间中被刷新；但是，执行刷新操作的周期或频率可取决于dram单元的泄漏(本文中又参照保持时间被指代)，它能够随温度而改变。因此，将会理解，刷新操作可更频繁或不太频繁地被执行，或者以其他方式根据需要被执行，以满足操作条件下的dram单元的泄漏要求。
98.图7a图示按照本公开的一些实施例的配置成执行增量和刷新操作的示例电路700。图7b是图示图7a中所示的信号的状态的时序图。特别是，图7a图示示例实施例，包括：图5a的时钟主动猝灭电路302；预充电电路305c1；以及k位线性反馈移位寄存器(lfsr)prmw逻辑电路305c2，其配置成在发射器循环中的检测器像素的激活的窗口期间(例如在发射器信号脉冲之间的时间期间，图7b中图示为laser pulse)响应于检测事件的存在而执行图6a的3t(nmos)dram阵列305a的示例行或格(突出显示为行i)的增量操作。lfsr305c2是移位寄存器，其输入位是其先前状态的线性函数。基于lfsr的计数(而不是基于alu的计数)能够用来减少或最小化存储器格更新时间(并且因此改进时间分辨率)，以及减小或最小化预充电-读-修改-写(prmw)逻辑开销。但是，将会理解，本公开的实施例并不局限于此，以及可包括基于lfsr的计数和基于alu的计数(例如其中alu用于对较低有效位进行计数以及lfsr用于对更高有效位进行计数，如图16a中所示的)和/或用来实现如本文所述的递增和刷新操作的其他逻辑电路的组合。
99.如图7a中所示的，在增量操作中，从时钟主控猝灭电路302所输出的取样检测信号
(photon)响应于检测事件而具有
‘
高’状态，以及存储器格(突出显示为格i)的dram单元601中存储的位使用lfsr环路反馈305c2(在这个示例中通过xor和nor逻辑门实现)而被正向移位一。最大长度lfsr可要求多个位经由xnor操作被反馈到输入。哪些位将被反馈可取决于每格k的位数。在图7a的电路700中，位索引通过fb表示，这指代两个位被反馈的具体情况(即，k和另外某个位fb)。每格k的位数可被选择成减少所要求的逻辑(这原本能够增加开销，例如对于具有多于两个反馈位的k值)。在图7a的电路700中，对最左3t dram单元601的输入位(例如格i的最低有效位)通过位线bi《fb》上的值和最高有效位线bi《k-1》上的值被驱动。每个3t dram单元601中存储的值由此被移位到其右边的3t dram单元601。
100.更特别是，如图7a和图7b中所示的，响应于由spad对光子的检测，spad输出/检测信号(vspad)具有
‘
高’状态，从而在时钟信号(clk)从
‘
低’状态到
‘
高’状态的下一个转变时引起取样检测信号(photon)的
‘
高’状态(这又作为重置或再充电信号spadrst被提供，以对spad进行猝灭和再充电)。反相取样检测信号(photonb)被提供到读/写逻辑455(在这个示例中通过并行nor门实现)，这又响应于依次读和写启用信号extrdb《0:n-1》和extwrb《0:n-1》以输出读和写信号rd《0:n-1》和wr《0:n-1》，从而引起预充电、读和写循环之间的存储器状态(dram状态)的转变，如参照图6b、图6c和图6d所述的。
101.图8a图示按照本公开的一些实施例的配置成执行增量和刷新操作的另一示例电路800。图8b是图示图8a中所示的信号的状态的时序图。特别是，图8a图示示例实施例，包括：图5a的时钟主动猝灭电路302；预充电电路305c1；以及k位线性反馈移位寄存器(lfsr)prmw逻辑电路305c2，其配置成在发射器循环中的检测器像素的激活的窗口期间(例如在发射器信号脉冲，图8b中的laser pulse)之间的时间期间)响应于检测事件的存在而执行存储器装置305a'(在这个示例中通过2t(pmos)dram阵列实现)的示例行或格(突出显示为行i)的增量操作。
102.在图8a的dram阵列中，行(0至n-1)的每个存储器单元601’(0至k-1)包括两个晶体管825-1、825-2(统称为825；图示为pmos晶体管)，其中存储器单元的每行可对应于相应直方图时间格或存储器格。每个存储器单元601’的第一晶体管825-1被串联连接到位线bi《1:k-1》，以及第二晶体管825-2响应于反相时钟信号clkb而有选择地被连接在位线bi《0:k-2》与第一晶体管825-1的栅极之间。第一晶体管825-1充当存储器单元601’的存储节点。读信号rd《0:n-1》在读操作中向第一晶体管825-1的源极提供控制信号。写信号wr《0:n-1》在写操作中向第二晶体管825-2的栅极提供控制信号，这(响应于反相时钟信号clkb)而将位线bi《0:k-2》短接或连接到相邻dram单元601’的存储节点/第一晶体管825-1，使得来自位线bi《0:k-2》的数据经由电荷共享被存储在相邻dram单元601’的存储节点/第一晶体管825-1中，如以上参照图7a的3t dram实现类似地论述的。图8a的存储器装置305a’同样可例如通过逐渐单步调试和更新存储器格而被依次访问。
103.如图8a中所示的，在增量操作中，从时钟主控猝灭电路302所输出的取样检测信号(photon)响应于检测事件而具有
‘
高’状态，以及存储器格(突出显示为格i)的dram单元601中存储的位使用lfsr环路反馈305c2(再次通过xor和nor逻辑门实现)而被正向移位一。对最左2t dram单元601’的输入位(例如格i的最低有效位)通过位线bi《fb》上的值和最高有效位线bi《k-1》上的值而被驱动，以及每个2t dram单元601’中存储的值由此被移位到其右边的2t dram单元601’。
104.更特别是，如图8a和图8b中所示的，响应于由spad对光子的检测，spad输出/检测信号(vspad)具有
‘
高’状态，从而以与参照图7a所述方式类似的方式在时钟信号(clk)从
‘
低’状态到
‘
高’状态的下一个转变时引起取样检测信号(photon)的
‘
高’状态(这又重置spad)。反相取样检测信号(photonb)被提供到预充电电路305c1的预充电晶体管624’，从而中断预充电状态。取样检测信号(photon)也被提供到读/写逻辑455’(在这个示例中通过依次nor和nand门实现)，这又响应于依次读启用信号extrdb《0:n-1》以响应于反相时钟信号(clkb)而输出读或写信号rd《0:n-1》或wr《0:n-1》，从而以与参照图6b、图6c和图6d所述方式类似的方式引起预充电、读和写循环之间的存储器(dram状态)的转变。
105.在图7a-7b和图8a-8b的示例中，每个格(0:n-1)可在光信号laser pulse之间的时间期间但不一定以任何特定顺序基于依次读启用信号(extrdb《0:n-1》)(图8a-8b中)和依次读启用信号(extrdb《0:n-1》)以及写启用信号(extwrb《0:n-1》)(图7a-7b中)而被串行地(即，每次一格)访问。也就是说，对于每个选通循环j(例如对于特定距离子范围的选通窗口的循环和重复)，并且对于格i＝0至n-1(依次地)，如果检测事件(例如入射光子)在循环j中被识别或存在，则适当格i(对应于选通窗口期间的到达时间)中存储的值被递增。如果检测事件在循环j中未被识别或不存在，则格i中存储的值可被刷新(对于更高刷新速率)或者对那个循环j可以不采取动作(对于更低刷新速率)。在一些实施例中，增量或刷新操作能够对于每行/格0至n-1依次被执行，其中具有卷帘快门方案中的读出dout(响应于读出信号read)。
106.在一些实施例中，存储器可以是基于增益单元的存储器(例如增益单元edram)。可用于根据本公开的实施例的存储器单元阵列中的示例增益单元edram(gc-edram)晶体管布置可如meinerzhagen等人的“gain-cell embedded drams for low-power vlsi”(springer international publishing ag(2018))中所述的。这些晶体管布置仅作为示例而被提供，以及本公开的实施例并不局限于此。如与sram实现相比，增益单元dram的使用可要求相同类型(例如仅nmos或者仅pmos)的每像素更少的晶体管(例如1-3个晶体管)，其中存储器刷新操作被执行，所述存储器刷新操作可以以充分刷新速率(例如每发射器信号循环一次、每两个发射器信号循环一次等)进行，以防止每个dram单元中的存储值的泄漏，并且可在激光雷达发射器信号的脉冲之间的时间之内完成。在一些实施例中，dram单元的状态可被保持在其自己的寄生电容(例如其存储节点晶体管的寄生电容)上。
107.一些实施例可包括二晶体管(2t)和/或三晶体管(3t)dram配置，其中每个存储器格的dram单元能够响应于检测事件而被递增，或者能够在发射器信号的脉冲之间的时间期间周期地和/或在检测事件不存在的情况下被刷新。例如，对于200米(m)成像距离范围，发射器循环可具有750khz的频率，其中大约1.33μs的周期在发射器信号的脉冲之间。这个示例中的存储器格的最大刷新时间可对应于1.33μs发射器循环，这可足以克服位泄漏问题(例如在大约125℃或以上的温度下)。
108.图9是图示按照本公开的一些实施例的配置成减小位线电容的折叠和划分配置的示意图。如图9中所示的，根据本公开的一些实施例的基于dram的像素900可与图3和图4的像素300类似，但是其中存储器块305a和存储控制器305c被划分为多个存储器分区905a-0、905a-1、905a-2、905a-3(示为四个存储器分区dram《0:3》)和多个关联控制器电路905c-0、905c-1、905c-2、905c-3，以提供更为可管理布局和位线电容。
109.图10-15是图示按照本公开的一些实施例的示例存储器使用方案的示意电路图。图10-15参照包括每像素410p 4个检测器410d(示为spad)的检测器阵列示出，但是将会理解，在一些实施例中可包括每像素更少或更多的检测器。在图10-13中，存储器305a周围的像素逻辑455在spad 410d之间共享，以及每个像素410p的spad 410d的整个阵列在检测事件之后的下一个时钟循环时被重置(响应于重置信号spadrst)。
110.图10图示共享dram阵列305a的相应子区域的4
×
1检测器阵列的示例实现。如图10中所示的，由4
×
1检测器阵列的每个检测器spad1-spad4检测的光子被存储在dram阵列的相应行或格1101-1104中。也就是说，像素410p中的检测器410d(spad1、spad2、spad3和spad4)的输出每次一个地被复用(例如通过分别断言控制电压vcas1、vcas2、vcas3和vcas4中的一个)，以及每个检测器410d(spad1、spad2、spad3和spad4)具有专用计数存储器(分别对应于dram阵列305a的行1101、1102(未示出)、1103和1104)，所述专用计数存储器响应于每个检测事件而被递增。图10的示例并不局限于直方图数据存储，以及可用于高分辨率光子计数。
111.图11a-11d图示共享整个dram阵列305a的4
×
1检测器阵列的示例实现。在图11a-11d中，检测器410d(spad1、spad2、spad3和spad4)每次一个地被复用为活动或者被启用(分别在依次访问操作1201、1202、1203和1204中)，以及被启用检测器410d(图11a中的spad1、图11b中的spad2、图11c中的spad3和图11d中的spad4)用来构建和存储像素内直方图，其中复用通过分别断言控制电压vcas1、vcas2、vcas3和vcas4中的一个而被控制。一旦由被启用检测器410d(例如图11a中的spad1)检测并且被存储在存储器305a中的直方图数据被读出(作为信号dout1)，下一个检测器410d(例如图11b中的spad2)用来构建并且在存储器305a中存储被读出(作为信号dout2)的新直方图，然后下一个检测器410d(例如图11c中的spad3)用来构建并且在存储器305a中存储被读出(作为信号dout3)的新直方图，并且然后下一个检测器410d(例如图11d中的spad4)用来构建并且在存储器305a中存储被读出(作为信号dout4)的新直方图。在具有每像素410p四个spad 410d的图11a-11d的示例中，可要求四个依次访问操作，以收集传感器的完全空间分辨率的直方图。
112.图12a-12d图示共享整个dram阵列305a的2
×
2检测器阵列的示例实现。图12a-12b的操作与图11a-11d类似，但是两个检测器410d同时为活动或者被启用(例如，图12a的访问操作1301中的spad1和spad2；或者图12b的访问操作1302中的spad3和spad4)。所述一对被启用检测器410d中的无论哪一个(spad1或spad2)首先检测到光子都提供检测信号，所述检测信号作为直方图数据被存储在存储器305a中，以及一旦由被启用检测器对(例如图12a中的spad1和spad2)检测的直方图数据在访问操作1301中被读出(作为信号dout1)，下一个检测器对(例如图12b中的spa3和spad4)被启用。所述一对被启用检测器410d中的无论哪一个(spad3或spad4)首先检测到光子都提供检测信号，所述检测信号作为新直方图被存储在存储器305a中，并且在访问操作1302中被读出(作为信号dout2)。如与图11a-11d的示例相比，图12a-12b的示例提供传感器的一半空间分辨率但两倍有效帧率，其中复用通过同时断言控制电压对(vcas1和vcas2)或(vcas3和vcas4)而被控制。
113.图13图示共享整个dram阵列305a的检测器阵列的另一示例实现。如图13中所示的，所述阵列的像素410p的检测器410d(spad1、spad2、spad3和spad4)全部同时为活动或者被启用，以及无论哪一个首先检测到光子都促成存储器305a中存储的直方图数据。如与图
12a-12b的示例相比，空间分辨率进一步降低，但是有效帧率增加。
114.图14和图15图示分别使用单相和4相仲裁方案、共享完整dram阵列305a的检测器阵列的示例实现。在图14和图15中，每个检测器410d(spad)具有其自己的主动猝灭电路302，并且所有检测器410d(作为示例参照四个spad“x4”示出)同时为活动或者被启用，但是仲裁器或仲裁器电路1455、1555用来管理访问dram阵列305a中的优先级。
115.特别是，在图14的示例中，存在通过dram阵列305a的相应行所提供的四个dram存储器，各自对应于相应检测器410d(spad；表示四个检测器spad0-spad3)。也就是说，dram组305a可提供每spad 410d一个dram行或字。由spad0进行的检测事件向spad0提供使其dram字递增的优先级，否则spad1获得使其dram字递增的优先级，否则spad2使其dram字递增，否则spad3使其dram字递增。在由多个检测器410d进行的同时检测事件或
‘
触发’(例如spad0和spad1同时检测到光子)的情况下，具有更高优先级的检测器410d(在这个示例中为spad0)在存储器305a中使其dram字递增。
116.类似地，在图15的示例中，相应检测器410d(spad；表示四个检测器spad0-spad3)对存储器存取具有与图14中相同的优先级顺序。但是，在图15中，每个dram存储器行或字定义直方图格，而不是被分配到特定spad 410d。因此，如果spad0触发，则它使格0、1、2或3递增，以此为基础，外部相位信号(extrdb《3:0》，extwrb《3:0》)为活动。同样，如果spad1触发，则它使格1、2或3递增，以此为基础，外部相位信号为活动；如果spad2触发，则它使格2或3递增，以此为基础，外部相位信号为活动；以及如果spad3触发，则它使格3递增，以此为基础，外部相位信号为活动。
117.在图14和图15所示的实现中，外部相位写信号(extwrb《3:0》)和外部相位读信号(extrdb《3:0》)的非重叠延迟可消除来自仲裁器1455、1555的grantb or链结算的失灵。由于逻辑要求(例如4xdff和3xor2和1xor4，4nmos)，可能增加所要求的面积。
118.更一般来说，在图14和图15中所示的实现中，像素间距可减小或最小化。例如，在一些实施例中，每spad 410d的面积可以是一个前端电路、两个nor门、dram prmw(xor和nor)的四分之一所要求的面积，以及dram格的面积在一些当前可用堆叠底片数字逻辑过程中可能仅要求几微米。
119.一些实施例在存储器阵列的一些区域(例如边缘区域)中可能要求增加lfsr解码器功率，但是在存储器阵列的其他区域中(例如在中心区域中)可提供降低lfsr+dram功率，这可允许更简易或更有效的功率分配。本文所述的实施例可用来实现像素参数(例如大约数微米的像素间距)，所述像素参数可用于各种应用中，例如(但不局限于)高动态范围(hdr)多兆像素分辨率直接或间接飞行时间图像传感器。另外，甚至具有两个至四个格的像素(它们可按常规用于itof中)能够在选通模式中与不同选通窗口的功率步进或发射功率的变化一起使用(如例如在美国专利申请发表no.2020/0249318(授予henderson等人，标题为“strobe window dependent illumination for flash lidar”，通过引用将其公开结合到本文中)中所述的)，以实现dtof。本文所述的实施例可实现小于大约10μm(例如在一些实施例中大约3至10μm)的像素间距。
120.使用如以上所述的基于lfsr的计数的实施例可允许宽松的格定时、简化的操作和降低的功率。如上所述的，使用基于lfsr的计数的dram像素(例如300、900)可与每像素410p单个spad输入一起使用，例如其中增量操作响应于检测事件的存在而通过将存储元件(例
如625-1、825-1)中存储的数据依次移位到相同行中的后一存储器单元601的位线被执行，以及刷新操作响应于检测事件的不存在而被执行。但是，在具有每像素多个spad的实现中，问题可能出现，因为lfsr 305c2在单个格的持续期之内可能未被移位多次以考虑多个或所有spad触发，除非使用更复杂的复用方案。
121.本公开的另外的实施例可通过使用基于部分alu的计数，与来自每像素多个spad的输入组合地使用基于lfsr的计数来提供dram像素。例如，在一些实施例中，部分alu电路可用于对更低或较低有效位(例如对于3个最低有效位)进行计数，从而允许更快结算响应而没有所涉显著功率吸取或面积问题。
122.图16a-16c图示按照本公开的一些实施例的具有使用部分alu的基于lfsr的计数的多spad检测器像素的示例实现。如图16a中所示的，x位alu电路1605c(其中x小于每像素的检测器数量)与基于lfsr的计数器电路305c2组合地使用，其中alu电路1605c用来对更低有效位进行计数，以及基于lfsr的计数器电路305c2用来对更高有效位进行计数。在图16a的示例中，对于包括每像素4个spad的检测器像素，x＝3。
123.图16b是图示图16a的lsb部分的示例电路图，以及图16c是图示图16a的lsfr逻辑电路305c2和alu逻辑电路1605c的操作的示例时序图。在图16a-16c的示例中，每个格包括每格12位，并且可通过本文所述的dram单元配置被实现。在(例如大约4ns的)每一个格的开始，dram存储器305a的12位被读出，更低的3位进入alu逻辑电路1605c，以及更高的9位进入lfsr逻辑电路305c2。alu逻辑电路1605c将先前更低的3位计数加入新的3位spad和。如果进位信号(co)为
‘
高’，则lfsr逻辑电路305c2将msb部分的位移位一。如果进位信号(co)为低，则lfsr逻辑电路305c2刷新msb部分的当前位。alu逻辑电路1605c中的任何余数和被回写到lsb部分中，并且用于下一个操作中。这还可确保dram存储器305a的lsb部分被定期刷新。
124.如图16c的时序图中所示的，预充电操作将dram总线线路设置为高。读操作rd输出位线电容上的dram存储器单元601中存储的值的反数；可以不需要感测放大器或锁存器。这个时间还允许alu逻辑电路1605c进行结算。写操作wr将新值回写到dram存储器单元601中，并且触发lfsr逻辑电路305c2以将msb部分的位移位一(若需要的话)。
125.本公开的另外的实施例针对激光雷达应用中的主动猝灭和再充电方案中的改进。如上所述的，spad可使用被动或主动方案而被猝灭和再充电。在被动再充电方案中，跨spad的电压可通过rc电路(例如与二极管的电阻和关联电容(c)串行的重置或再充电晶体管或电阻器(r))被斜升。但是，rc时间常数可能较大和/或原本可能使spad的死区时间对高计数率情形中的操作太长。在其他状况中，rc时间常数可能太短而无法释放在连续雪崩之间释放深电荷捕获，这可能引起高后脉冲率(即，因从前一雪崩事件的捕获的载荷子而不是新入射光子的释放引起的新雪崩的触发)。另外，因为引发雪崩的概率可取决于spad的过偏置并且过偏置可在结电容的充电期间逐渐变化，所以光子检测概率可随时间而改变，以及对于过偏置达到其最佳值可要求长时间(例如，rc时间常数的许多倍)。另外，因为rc时间常数可取决于spad的模拟性质，所以它可能跨大阵列的spad并且在spad之间以不同方式改变，以及还可随操作温度而改变，从而引起像素和装置的不一致操作。
126.在主动再充电方案中，感测电路可配置成感测雪崩的开始，并且在预设延迟之后能够主动开关通过低电阻路径的电流，以对spad快速再充电。这能够产生像素的更确定性操作，因为相应检测器可具有充电或放电状态，并且充电状态中的检测的概率可以是一致
或固定的。但是，因为主动再充电方案中的再充电可能是几乎瞬时的，所以大电流尖峰能够产生。例如，对于具有结电容为大约20毫微微(ff)的spad，包括1百万spad的检测器阵列可具有大约20毫微法(nf)的总电容(不包括互连电容)。每个spad的放电状态与充电状态之间的电压的差可以为大约5v，以及再充电对于期望操作可在500微微秒(psec)内完成。在激光雷达应用中，例如，如果由检测器阵列对后向反射器进行成像，则检测器阵列的所有spad可瞬时被放电。不考虑产生于检测事件的放电电流尖峰(这可能是实质性的)，在500psec中对电容为20nf至5v的spad进行再充电的所产生的主动再充电电流尖峰可被估计为每spad 20nf
×
5v/500psec＝200a。如果这通过具有100psec上升时间的脉冲被驱动，则电流对时间的变化di/dt＝200a/100psec＝2ka/nsec，以及自引发emf(ε)可通过ε＝-l(di/dt)来近似计算。因此，通过非常高的di/dt，甚至通过产生于封装引线、迹线或互连的小电感，也将造成非常大的emf，这将引起不期望的电路性能。
127.本公开的另外的实施例可提供猝灭和再充电电路，所述猝灭和再充电电路配置成解决这类电流尖峰和关联emf问题。特别是，本公开的实施例可响应于时钟信号(诸如全局时钟信号(clk)，如以上参照图4所述的)并且进一步响应于像素特定或检测器特定的延迟时间来提供主动猝灭和再充电操作，使得相应像素或检测器的放电和/或再充电操作可被“抖动”或者在时间上偏移。例如，检测器阵列的检测器像素可分成组，以及每组检测器像素可被指配或关联于相应延迟时间(本文中又描述为延迟值)。附加地或备选地，每个检测器像素可包括多于一个spad，以及检测器像素的每个spad可被指配或关联于相应延迟值。所述延迟值可例如通过延迟猝灭或再充电信号(spadrst)或者通过延迟或抖动控制取样操作的时钟信号(clk)而被实现。
128.例如，时钟主动再充电电路可通过将从光电检测器(例如spad)所输出的检测信号(vspad)耦合到通过全局时钟信号(clk；也可控制发射器元件的操作和/或格宽度)所取样的逻辑电路(例如被布置为移位寄存器的一个或多个触发器)以向重置或再充电电路(例如重置晶体管)提供猝灭或再充电信号(spadrst)而被实现，所述重置或再充电电路以相对于一个或多个其他光电检测器的相应延迟时间来重置所述光电检测器。因此，再充电信号(spadrst)可响应于如下情况而被生成：(i)雪崩或检测事件(例如，如通过从spad所输出的检测信号(vspad)所指示)；以及(ii)在下一个时钟信号(clk)后与spad关联的相应延迟时间之后或其后。
129.逻辑电路可配置成生成固定延迟值和/或组特定延迟值。在一些实施例中，组特定延迟可由可变延迟线生成。在一些实施例中，(一个或多个)延迟值可由相应像素内的一个或多个延迟元件来生成。在一些实施例中，可对像素组生成公共延迟值。在一些实施例中，可对检测器阵列全局地生成(一个或多个)延迟值。在一些实施例中，(一个或多个)延迟值可例如通过跨包括检测器阵列的芯片或ic的rc延迟以模拟方式被生成。
130.时钟主动再充电电路302’的示例实现在图17a的示意框图中示出。时钟主动再充电电路302’可以是光电检测器接口电路，所述光电检测器接口电路包括取样和延迟电路502’和重置电路420。时钟主动再充电电路302’提供光电检测器控制电路，所述光电检测器控制电路将从光电检测器(例如spad 410d)所输出的检测信号(vspad)耦合到取样和延迟电路502’(例如包括多个锁存器或触发器1702，图示为被布置为移位寄存器的一系列边缘触发的d触发器)，所述取样和延迟电路响应于全局时钟信号(clk)而被操作，以对检测信号
(photon)进行取样，并且向重置电路420(例如重置晶体管)提供再充电信号(spadrst)(它可基于取样检测信号)，所述重置电路在下一个或紧接的时钟(clk)转变时重置spad 410d。图17b是图示包括配置成输出相应检测信号(vspad1、vspad2、vspad3、vspad4)的4个spad 410d的检测器像素的操作的时序图。
131.如图17a和图17b中所示的，相应spad 410d的重置或再充电信号(spadrst1、spadrst2、spadrst3、spadrst4)的定时可通过使用取样和延迟电路502’的一个或多个延迟元件1702而被延迟(相对于相同像素410p和/或检测器阵列110的一个或多个其他spad410d)。特别是，一个或多个延迟元件1702可响应于延迟选择信号(delaysel)的断言而被选择，所述延迟选择信号指示延迟元件1702的数量。因此，提供再充电信号(spadrst)的反馈脉冲的延迟的相应定时或量能够被选择成基于由一个或多个延迟元件1702的各种组合响应于不同延迟选择信号(delaysel)所提供的相应定时偏移来提供不同延迟时间。延迟时间或延迟值能够以每检测器(例如每spad)、每像素或者每组像素为基础而被选择。也就是说，延迟选择信号(delaysel)可用来选择不同数量的时钟延迟元件1702，以实现用于对不同spad或spad组进行放电和/或再充电的可变延迟时间。与图5a的实施例类似，偏置电路520(例如共源共栅布置中的更高的电压晶体管)在spad 410d的输出与重置电路420(例如更低电压的重置晶体管)之间被提供，使得不需要电平移位电子器件。
132.在图17b的时序图中，虽然检测器像素的全部四个spad410d响应于检测到光子而输出具有
‘
高’状态的相应检测信号(vspad1、vspad2、vspad3、vspad4)，但重置信号(spadrst1、spadrst2、spadrst3、spadrst4)相对于相应光子检测事件之后的时钟信号(clk)的下一个转变被延迟不同延迟值。因此，相应再充电信号(spadrst1、spadrst2、spadrst3、spadrst4)在不同或偏移时间(相对于时钟信号clk的下一个转变)被提供到相应重置晶体管420，由此充分减少电流尖峰和关联emf问题。
133.在其他实施例中，用于相应spad 410d的再充电信号(spadrst)的定时可通过同样以每像素或每检测器为基础延迟时钟信号clk而被实现。在一些实施例中，在提供偏移检测器控制信号以实现被偏移格的分数的直方图中，再充电时间中的这种延迟可能是固有的，如在共同待决美国专利申请no.17/391864(标题为“methods and systems for power-efficient subsampled 3d imaging”)中所述的，通过引用将其公开全部结合到本文中。
134.使用如本文所述的时钟主动再充电和延迟方案，甚至当检测器阵列的多个或所有spad同时触发或放电时，也极大地减少再充电电流随时间(di/dt)的变化，因此减少自引发emf以及其他所产生的电气问题(例如信号反弹)。由于电流减小，因此能够引起跨阵列的过偏置不均匀性的任何i-r下降，也可被减少。按照一些实施例，相应延迟的分布(或者集体持续期)可大于所要求的主动再充电时间，但比spad的死区时间明显要短。因此，spad的死区时间可以是基本上一致的，从而引起所有spad的大致一致性能，而不管其所指配延迟。相比之下，一些常规主动猝灭和再充电操作可能是自定时或异步的，即，再充电或重置信号可基于或相对于来自先前雪崩的延迟而不是基于时钟信号而被生成。
135.本文所述的激光雷达系统和阵列可进一步被应用于adas(高级驾驶员辅助系统)、自主交通工具、uav(无人机)、工业自动化、机器人、生物测定、建模、增强和虚拟现实、3d映射和安全性。在一些实施例中，发射器阵列的发射器元件可以是竖直腔表面发射激光器(vcsel)。在一些实施例中，发射器阵列可包括其上具有串行和/或并行电连接的数千个分
立发射器元件的非原生衬底，其中由驱动器晶体管实现的驱动器电路被集成在与发射器阵列的相应行和/或列相邻的非原生衬底上，如例如在美国专利申请发表no.2018/0301872(授予burroughs等人，于2018年4月12日向美国专利和商标局提交)中所述的，通过引用将其公开结合到本文中。
136.本文参照附图已经描述各个实施例，附图中示出示例实施例。但是，这些实施例以不同形式被体现，以及不应当被理解为局限于本文所阐述的实施例。而是提供这些实施例，使得本公开是全面和完整的，并且向本领域的那些技术人员全面传达发明概念。对本文所述的示例实施例以及一般原理和特征的各种修改将是显而易见的。在附图中，层和区域的大小和相对大小没有按比例示出，以及在一些情况下为了清楚起见可被放大。相似数字通篇指代相似元件(或者相似元件的示例)。
137.主要根据在特定实现中提供的特定方法和装置来描述示例实施例。但是，方法和装置可在其他实现中有效地操作。诸如“示例实施例”、“一个实施例”和“另一实施例”之类的短语可指代相同或不同的实施例以及指代多个实施例。将针对具有某些组件的系统和/或装置来描述实施例。但是，系统和/或装置与所示的系统和/或装置相比可包括更少或附加组件，以及在不背离发明概念的情况下，可进行组件的布置和类型中的变化。
138.可在具有某些步骤或操作的特定方法的上下文中描述示例实施例。但是，方法和装置可针对具有不同和/或附加步骤/操作以及以与示例实施例不一致的不同顺序的步骤/操作的其他方法有效地操作。因此，本发明概念不是旨在局限于所示的实施例，而是符合与本文所述的原理和特征一致的最广义范围。
139.本文所使用的术语仅用于描述特定实施例的目的，而不是意在对示例实施例进行限制。如本文中所使用，预期单数形式“一”(a、an)和“所述”也包括复数形式，除非上下文另有明确说明。还将会理解，如本文所使用的，术语“包括”(comprising、comprises)是开放式的，并且包括一个或多个陈述的元件、步骤和/或功能，而不排除一个或多个未陈述的元件、步骤和/或功能。术语“和/或”包括关联所列项中的一个或多个的任何和所有组合。
140.将会理解，虽然术语“第一”、“第二”等在本文中可用来描述各种元件，但这些元件不应当受到这些术语所限制。这些术语仅用来区分一个元件与另一元件。因此，在不背离本发明概念的范围的情况下，以下所述的第一元件可能称作第二元件。
141.还将会理解，当元件称作被“连接”或“耦合”到另一元件时，它能够直接连接或耦合到所述另一元件，或者中间元件可存在。相比之下，当元件称作“被直接连接”或“被直接耦合”到另一元件时，没有中间元件存在。
142.除非另有定义，否则本文所使用的所有术语(包括技术术语和科学术语)都具有与本发明概念所属领域的普通技术人员通常所理解的相同的含意。将进一步理解，诸如常用词典中定义的那些术语之类的术语应当被理解为具有与它们在相关领域的上下文中的含意一致的含意，而将不以理想化或过分正式意义被理解，除非本文中明确这样定义。
143.本文中结合以上描述和附图已经公开许多不同的实施例。将会理解，字面上描述和示出这些实施例的每一个组合以及子组合会是过度重复和混乱的。相应地，包括附图的本说明书将被理解为构成本文所述实施例以及制作和使用它们的方式及过程的所有组合和子组合的完整书面描述，以及将支持对任何这种组合或子组合的权利要求。
144.在附图和说明书中，已经公开本公开的实施例，以及虽然采用具体术语，但它们仅
在普通描述性意义上被使用，而不是为了限制的目的，本发明的范围在以下权利要求书中提出。

技术特征：
1.一种光检测和测距(lidar)检测器电路，包括：一个或多个光电检测器元件，其配置成响应于入射到其上的光而输出指示相应检测事件的相应检测信号；以及至少一个控制电路，其配置成从所述一个或多个光电检测器元件接收所述相应检测信号，并且响应于所述相应检测事件之后的时钟信号的转变而重置所述一个或多个光电检测器元件。2.如权利要求1所述的lidar检测器电路，其中，所述时钟信号包括全局时钟信号，所述全局时钟信号配置成控制来自lidar发射器元件或发射器阵列的发射器信号的脉冲的输出。3.如权利要求2所述的lidar检测器电路，其中，所述至少一个控制电路包括：取样电路，其配置成响应于所述全局时钟信号而对所述相应检测信号进行取样，以生成取样检测信号；以及重置电路，其配置成响应于所述取样检测信号而重置所述光电检测器元件中的所述一个或多个。4.如权利要求3所述的lidar检测器，其中，所述取样电路包括没有延迟逻辑的逻辑电路。5.如权利要求1所述的lidar检测器电路，其中，所述至少一个控制电路配置成响应于所述时钟信号的所述转变并且在与所述一个或多个光电检测器元件关联的相应延迟时间之后重置所述一个或多个光电检测器元件。6.如权利要求5所述的lidar检测器，其中，所述一个或多个光电检测器元件是lidar检测器阵列的相同检测器像素的检测器，并且其中所述相同检测器像素的所述检测器的所述相应延迟时间相互不同。7.如权利要求5所述的lidar检测器，其中，所述一个或多个光电检测器元件是lidar检测器阵列的不同检测器像素的检测器，并且其中所述不同检测器像素的所述检测器的所述相应延迟时间相互不同。8.如权利要求5所述的lidar检测器，其中，所述一个或多个光电检测器元件是lidar检测器阵列的不同组的检测器像素的检测器，并且其中所述不同组的检测器像素的所述检测器的所述相应延迟时间相互不同。9.如权利要求5所述的lidar检测器电路，其中，所述至少一个控制电路包括：取样和延迟电路，其配置成响应于所述时钟信号而对所述相应检测信号进行取样，以生成取样检测信号，并且配置成将所述取样检测信号偏移所述相应延迟时间；以及重置电路，其配置成响应于所述取样检测信号而重置所述光电检测器元件中的所述一个或多个，所述取样检测信号由所述延迟电路偏移。10.如权利要求9所述的lidar检测器电路，其中，所述取样和延迟电路包括具有与其关联的相应定时偏移的一个或多个延迟元件，其中所述一个或多个延迟元件是响应于延迟选择信号可选择的。11.如权利要求3或9所述的lidar检测器电路，其中，所述一个或多个光电检测器元件配置成以与所述重置电路不同的电压电平进行操作，并且其中所述至少一个控制电路进一步包括：
偏置电路，其耦合在所述一个或多个光电检测器元件的输出与所述重置电路之间，其中所述重置电路和所述偏置电路没有电压电平移位电子器件。12.如权利要求11所述的lidar检测器电路，其中，所述重置电路包括重置晶体管，所述重置晶体管耦合到所述一个或多个光电检测器元件的所述输出，并且其中所述偏置电路包括偏置晶体管，所述偏置晶体管在共源共栅布置中耦合在所述一个或多个光电检测器元件的所述输出与所述重置晶体管之间。13.如权利要求2所述的lidar检测器电路，其中，所述一个或多个光电检测器元件是lidar检测器阵列的相同检测器像素的检测器，并且其中所述至少一个控制电路配置成响应于所述相应检测事件中的第一检测事件之后的所述全局时钟信号的所述转变而重置所述一个或多个光电检测器元件。14.如权利要求2所述的lidar检测器，进一步包括：存储器装置，其包括非暂态存储介质，所述非暂态存储介质包括多个存储器单元，并且配置成将数据存储在包括所述存储器单元中的一个或多个的相应存储器格中，其中所述至少一个控制电路进一步包括存储器控制电路，所述存储器控制电路配置成响应于所述相应检测事件而执行增量操作，以更新所述相应存储器格中的所述数据。15.如权利要求14所述的lidar检测器电路，其中，所述存储器控制电路包括基于逻辑的计数器电路，其配置成通过将所述存储器单元中的相应存储器单元的存储元件连接到所述存储器装置的相同行或列中的所述存储器单元中的前一存储器单元的位线来执行所述增量操作，其中所述位线的电容大于所述存储元件的电容。16.如权利要求15所述的lidar检测器电路，其中，所述基于逻辑的计数器电路包括线性反馈移位寄存器，其配置成通过使用线性反馈环路将所述存储器单元中的所述相应存储器单元的所述存储元件中存储的所述数据依次移位到所述行中的所述存储器单元中的后一存储器单元的位线来执行所述增量操作。17.一种光检测和测距(lidar)检测器电路，包括：存储器装置，其包括非暂态存储介质，所述非暂态存储介质包括多个存储器单元，其配置成将数据存储在包括所述存储器单元中的一个或多个的相应存储器格中；以及至少一个控制电路，其配置成通过将所述存储器单元中的相应存储器单元的存储元件连接到所述存储器装置的相同行或列中的所述存储器单元的前一存储器单元的位线来执行增量操作，以更新所述相应存储器格中的所述数据。18.如权利要求17所述的lidar检测器电路，其中，所述相应存储器单元包括晶体管，所述晶体管配置成开关成将其所述存储元件与所述前一存储器单元的所述位线连接，其中所述位线的电容大于所述存储元件的电容。19.如权利要求17或18所述的lidar检测器电路，其中，所述至少一个控制电路进一步包括：光电检测器接口电路，其配置成从一个或多个光电检测器元件接收相应检测信号，其中所述至少一个控制电路配置成响应于通过所述相应检测信号所指示的相应检测事件而执行所述增量操作以更新所述相应存储器格中的所述数据，并且响应于所述相应检测事件之后的时钟信号的转变而重置所述一个或多个光电检测器元件，可选地其中所述时钟信号配置成控制来自lidar发射器元件的发射器信号的脉冲的输出。
20.如权利要求19所述的lidar检测器电路，其中，所述至少一个控制电路包括基于逻辑的计数器电路，其配置成响应于所述相应检测事件而执行所述增量操作。21.如权利要求20所述的lidar检测器电路，其中，所述基于逻辑的计数器电路包括线性反馈移位寄存器，其配置成通过使用线性反馈环路将所述相应存储器单元的所述存储元件中存储的所述数据依次移位到所述存储器装置的所述相同行或列中的后一存储器单元的位线来执行所述增量操作。22.一种光检测和测距(lidar)检测器电路，包括：检测器阵列，其包括多个光电检测器元件，所述光电检测器元件配置成响应于入射到其上的光而输出指示相应检测事件的相应检测信号；存储器装置，其包括非暂态存储介质，所述非暂态存储介质包括多个存储器单元，其配置成将数据存储在包括所述存储器单元中的一个或多个的相应存储器格中；以及至少一个控制电路，其配置成从所述光电检测器元件接收所述相应检测信号，并且响应于所述相应检测事件而执行增量操作，以更新所述相应存储器格中的所述数据，其中所述至少一个控制电路包括：光电检测器控制电路，其配置成响应于所述相应检测事件之后的时钟信号的转变而重置所述光电检测器元件；和/或存储器控制电路，其配置成通过将所述存储器单元中的相应存储器单元的存储元件连接到所述存储器装置的相同行或列中的所述存储器单元的前一存储器单元的位线来执行所述增量操作。23.如权利要求22所述的lidar检测器电路，其中，所述时钟信号包括全局时钟信号，所述全局时钟信号配置成控制来自lidar发射器元件或发射器阵列的发射器信号的脉冲的输出。24.如权利要求23所述的lidar检测器电路，其中，所述光电检测器控制电路配置成响应于所述时钟信号的所述转变并且在与所述光电检测器元件关联的相应延迟时间之后重置所述光电检测器元件。25.如权利要求23或24所述的lidar检测器电路，其中，所述至少一个控制电路包括：取样电路，其配置成响应于所述全局时钟信号而对所述相应检测信号进行取样，以生成取样检测信号；以及重置电路，其配置成响应于所述取样检测信号而重置所述光电检测器元件。26.如权利要求25所述的lidar检测器电路，其中，所述取样电路进一步包括延迟电路，所述延迟电路配置成将所述取样检测信号偏移所述相应延迟时间，以及所述重置电路配置成响应于由所述延迟电路偏移的所述取样检测信号而重置所述光电检测器元件。27.如任何前述权利要求所述的lidar检测器电路，其中，所述存储器装置是包括定义所述相应存储器格的动态随机存取存储器(dram)单元的相应行或列的存储器阵列，并且其中所述至少一个控制电路进一步配置成响应于被依次施加到所述相应行或列的读信号而输出读出信号。28.如权利要求27所述的lidar检测器电路，其中，所述读出信号包括计数信号和/或时间积分信号，并且其中所述至少一个控制电路配置成基于所述读出信号来计算入射到所述光电检测器元件上的光子的估计到达时间。
29.如任何前述权利要求所述的lidar检测器电路，其中，所述至少一个控制电路配置成传送相应选通信号，所述选通信号在相应检测窗口内激活所述光电检测器元件，所述检测窗口在响应于所述时钟信号而被生成的发射器信号的脉冲之间以不同方式被延迟。30.如权利要求29所述的lidar检测器电路，其中，所述相应检测窗口对应于相应距离子范围，并且其中所述至少一个控制电路配置成传送所述相应选通信号，以激活所述光电检测器元件以依次循环通过所述相应距离子范围。31.如任何前述权利要求所述的lidar检测器，其中，所述一个或多个光电检测器元件包括一个或多个单光子雪崩二极管(spad)。32.一种lidar系统，包括如任何前述权利要求所述的检测器电路，其中所述lidar系统配置成耦合到自主交通工具，使得一个或多个发射器元件和所述一个或多个光电检测器元件相对于所述自主交通工具的预期行驶方向被定向。

技术总结
光检测和测距(LIDAR)检测器电路包括:一个或多个光电检测器元件，其配置成响应于入射到其上的光而输出指示相应检测事件的相应检测信号；以及至少一个控制电路。所述至少一个控制电路配置成从所述一个或多个光电检测器元件接收所述相应检测信号，并且响应于所述相应检测事件之后的时钟信号的转变而重置所述一个或多个光电检测器元件。还论述相关存储器装置和系统。装置和系统。装置和系统。


技术研发人员：R
受保护的技术使用者：爱丁堡大学董事会
技术研发日：2021.09.07
技术公布日：2023/7/22