一种利用RXDQSGAT识别DDR位宽的方法与流程

一种利用rx dqs gat识别ddr位宽的方法
技术领域
1.本发明涉及数据位宽识别技术领域，尤其涉及一种利用rx dqs gat识别ddr位宽的方法。


背景技术：

2.ddr是目前最常见的内存接口，绝大多数芯片都需要用到内存，尤其是soc芯片。soc芯片内部通常需要集成一个ddrphy(数模混电路模块)，将来自内部业务上游访问dram颗粒的数字信号转化为高速模拟信号与soc芯片外部pcba(集成电子元器件的印刷电路板)上的dram颗粒存取数据。ddr作为世界最通用的技术协议家族之一，经过几十年的发展,从低速到高速依次发展出ddr1/ddr2/ddr3/ddr4/ddr5，以及其他衍生类lpddr/gddr/hbm/等协议。
3.ddr接口总体分为两类信号——ca信号传递命令/地址，dq/dm/dqs(8bit数据dq，对应1bit掩码dm，以及1bit采样dqs)等信号存取数据，如图3。ca信号中addr地址线位宽决定了芯片最大可寻址范围；可用dq信号的位宽决定整个芯片ddr数据总线位宽。dram颗粒按照dq位宽区分，有三种位宽规格——x4,x8,x16，假设ddr接口总线设计最大支持16bit位宽，如果要使用全部ddr接口位宽的话，可以外接两颗x8的dram颗粒(如图3)；如果仅要使用一半的ddr接口位宽(8bit)的话，可以仅外接一颗x8的dram颗粒(如图4)，这个时候pcba(带电子元器件的印刷电路板)上soc芯片侧ddr接口另一半dqs/dq(8bit)会外接固定电平到电源或者地。面对不同的ddr接口位宽应用场景，soc芯片需要在上电train(自适应调节ddr接口高速信号的delay，以正确发送与接收)ddr接口前就识别出来可用的ddr接口位宽，并根据不同ddr接口位宽应用场景正确的初始化ddr系统，使其正常工作。
4.现有技术的缺陷和不足：
5.电子产品研发进入pcba阶段(集成电子元器件的印刷电路板)，其ddr接口位宽已经固定，所以目前soc芯片识别可用的ddr接口位宽，主要有下面两种方案——1是针对该pcba产品型号专门出一个软件配置版本支持该特定ddr接口位宽以及其它产品特性；2是在设计pcba时，考虑适配不同应用场景，在上电flash(特定存储，掉电可保存)启动信息中标注区分不同的产品特性，soc上电一开始会读取flash中的启动信息，从而识别ddr接口位宽，正确初始化ddr系统。但是上述方案不能做到自动化适配，增加了soc芯片在二次开发应用过程中的使用门槛与成本。


技术实现要素：

6.本发明提供了一种利用rx dqs gat识别ddr位宽的方法法，通过软硬件自动识别ddr接口可使用数据dq位宽，降低了开发成本。
7.为了实现本发明的目的，所采用的技术方案是，一种利用rx dqs gat识别ddr位宽的方法，方法包括如下步骤：
8.s1、初始化配置ddr接口时，ddrphy按照16bit dq数据位宽进行rx dqs gat train
自适应调节；
9.s2、pcba的dram颗粒接收到ddrphy发送的信号后，反馈电平跳变信号至ddrphy；
10.s3、若ddrphy接收并识别dram颗粒高8bit和低8bit电平跳变信号则dq位宽为16bit；若ddrphy仅接收dram颗粒低8bit电平跳变信号则dq位宽为8bit；
11.rx dqs gat train自适应调节的具体步骤包括：
12.s1-1、rx dqs gat train：调节读方向的dqs delay；
13.s1-2、wl train：调节写方向的dqs delay；
14.s1-3、read train：调节读方向的dq delay；
15.s1-4、write train：调节写方向的dq delay。
16.作为本发明的优化方案，执行rx dqs gat train操作时，soc芯片通过ddrphy对dram颗粒发出读请求，dram颗粒回应dqs信号给到ddrphy，ddrphy根据从soc芯片侧接收到的读信号经过delay后生成dqs_gat信号，用来打开接收开关，获取从dram返回输入的dqs_io信号，得到dqs_inner信号，用来采集dq数据。
17.作为本发明的优化方案，步骤s1-1和s1-2的操作顺序可调换。
18.作为本发明的优化方案，dqs_gat信号需在gat沿区间从低电平跳转到高电平。
19.本发明具有积极的效果：1)本发明可以普适性的实现ddr类协议接口dq数据位宽的自动化识别，原理简单，实现方便；
20.2)本发明在ddr类内存系统中具有普适性，无论ddr/lpddr/gddr/hbm等，可拓展迁移。
21.3)本发明在初始化配置ddr子系统的过程中，增加了软件自动化程度，减少后续维护成本。
附图说明
22.下面结合附图和具体实施方式对本发明作进一步详细的说明。
23.图1是本发明的流程示意图；
24.图2是本发明rx dqs gat train工作时序图；
25.图3是本发明16bit ddr数据位宽由两颗x8颗粒拼接结构示意图；
26.图4是本发明8bit ddr数据位宽由一颗x8颗粒拼接结构示意图。
具体实施方式
27.如图1所示，本发明公开了一种利用rx dqs gat识别ddr位宽的方法，该方法包括如下步骤：
28.s1、初始化配置ddr接口时，ddrphy按照16bit dq数据位宽进行rx dqs gat train自适应调节；
29.s2、pcba的dram颗粒接收到ddrphy发送的信号后，反馈电平跳变信号至ddrphy；
30.s3、若ddrphy接收并识别dram颗粒高8bit和低8bit电平跳变信号则dq位宽为16bit；若ddrphy仅接收dram颗粒低8bit电平跳变信号则dq位宽为8bit。在硬件pcb板上，冗余不用的dq/dqs需要固定接电源或地处理。
31.众所周知，ddr作为高速接口，在初始化配置时，rx dqs gat train自适应调节的
具体步骤包括：
32.s1-1、rx dqs gat train：调节读方向的dqs delay；
33.s1-2、wl train：调节写方向的dqs delay；
34.s1-3、read train：调节读方向的dq delay；
35.s1-4、write train：调节写方向的dq delay。
36.执行rx dqs gat train操作时，soc芯片通过ddrphy对dram颗粒发出读请求，dram颗粒回应dqs信号给到ddrphy，ddrphy根据从soc芯片侧接收到的读信号经过delay后生成dqs_gat信号，用来打开接收开关，获取从dram返回输入的dqs_io信号，得到dqs_inner信号，用来采集dq数据。如图2所示，gat沿区间表示train delay生成的dqs_gat信号最终需要在该区间拉起，从而正确gat io上收到的dqs信号。
37.以上s1-1至s1-4都是由soc芯片内ddrphy模块完成，除了s1-1跟s1-2可以颠倒顺序外，其它全部要严格按照上面顺序根据ddr接口位宽来执行train操作。在具体实践过程中，把rx dqs gat train放在最前面，默认按照soc芯片设计的最大ddr接口位宽16bit来初始化ddr系统并一开始做rx dqs gat train。
38.如果pcba完整对接了16bit dq的dram颗粒，那么rx dqs gat train会成功完成(ddrphy可以正确接收并识别dram高8bit dq跟低8bit dq反馈回来电平跳变信号)，后续就正常按照16bit dq的ddr接口来做其它train与配置操作。
39.如果pcba上仅对接了低8bit dq的dram颗粒(高8bit dq会外接固定电平到电源或者地)，那么第一次按照16bit dq去做rx dqs gat train就会失败(ddrphy仅可以接收dram低8bit dq反馈回来电平跳变信号，高8bit dq接固定电平，不会反馈电平跳变信号)，第一次按照16bit dq做rx dqs gat train失败后，立即复位整个ddr系统，并重新按照8bit ddr接口来做ddr初始化train操作。
40.以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种利用rx dqs gat识别ddr位宽的方法，其特征在于：所述方法包括如下步骤：s1、初始化配置ddr接口时，ddrphy按照16bit dq数据位宽进行rx dqs gat train自适应调节；s2、pcba的dram颗粒接收到ddrphy发送的信号后，反馈电平跳变信号至ddrphy；s3、若ddrphy接收并识别dram颗粒高8bit和低8bit电平跳变信号则dq位宽为16bit；若ddrphy仅接收dram颗粒低8bit电平跳变信号则dq位宽为8bit；rx dqs gat train自适应调节的具体步骤包括：s1-1、rx dqs gat train：调节读方向的dqs delay；s1-2、wl train：调节写方向的dqs delay；s1-3、read train：调节读方向的dq delay；s1-4、write train：调节写方向的dq delay。2.根据权利要求1所述的一种利用rx dqs gat识别ddr位宽的方法，其特征在于：执行rx dqs gat train操作时，soc芯片通过ddrphy对dram颗粒发出读请求，dram颗粒回应dqs信号给到ddrphy，ddrphy根据从soc芯片侧接收到的读信号经过delay后生成dqs_gat信号，用来打开接收开关，获取从dram返回输入的dqs_io信号，得到dqs_inner信号，用来采集dq数据。3.根据权利要求2所述的一种利用rx dqs gat识别ddr位宽的方法，其特征在于：步骤s1-1和s1-2的操作顺序可调换。4.根据权利要求2所述的一种利用rx dqs gat识别ddr位宽的方法，其特征在于：dqs_gat信号需在gat沿区间从低电平跳转到高电平。

技术总结
本发明涉及数据位宽识别技术领域，尤其涉及一种利用RX DQS GAT识别DDR位宽的方法，首先初始化配置DDR接口时，DDRPHY按照16bit DQ数据位宽进行RX DQS GAT train自适应调节；若DDRPHY接收并识别DRAM颗粒高8bit和低8bit电平跳变信号则DQ数据位宽为16bit；若DDRPHY仅接收DRAM颗粒低8bit电平跳变信号则DQ数据位宽为8bit。本发明可以普适性的实现DDR类协议接口DQ数据位宽的自动化识别，原理简单，实现方便。方便。方便。


技术研发人员：顾江波 周永波 杨阳 田飞
受保护的技术使用者：芯河半导体科技（无锡）有限公司
技术研发日：2023.04.26
技术公布日：2023/7/25