反熔丝存储器的制作方法

1.本技术涉及半导体技术领域，尤其涉及一种反熔丝存储器。


背景技术：

2.反熔丝(anti fuse)存储器是一种一次性编程器件(one time program，简称otp)，可对其烧写以存储数据。
3.反熔丝存储器中包括反熔丝存储单元，反熔丝存储单元未被击穿时，呈现高阻状态，反熔丝存储单元被击穿时，呈现低阻状态，因而可以通过读取电路检测反熔丝存储单元的电阻值判断反熔丝存储单元是否击穿。
4.但是，读取电路检测反熔丝存储单元的电阻值时需要较准确的偏置电压，以准确测量反熔丝存储单元的击穿状态。


技术实现要素：

5.本技术实施例提供一种反熔丝存储器，用以提供较为准确的偏置电压，以准确测量反熔丝存储单元的击穿状态。
6.本技术一实施例提供一种反熔丝存储器，包括：
7.反熔丝存储阵列，其包含多个反熔丝存储单元；
8.读取模块，其包括第一供电端、第一输入端和监测端，所述第一供电端用于接收供电电压，所述第一输入端用于接收偏置电压，所述监测端与所述反熔丝存储阵列的输入端连接，所述读取模块用于根据所述监测端的电压输出电平信号，以表征所述反熔丝存储单元的击穿状态，所述电平信号具有反转电压；
9.偏置电压生成模块，其包括第二供电端、第二输入端和反馈端，其内设置有可调电阻，所述可调电阻用于模拟所述反熔丝存储单元击穿后的临界电阻值，所述第二供电端与所述反馈端之间的电路等效于所述监测端与所述第一供电端之间的等效电路，所述反馈端与所述可调电阻之间的电路等效于所述监测端与所述反熔丝存储单元之间的电路；
10.运算放大器，其正向输入端用于接收与所述反转电压相等的参考电压，其反向输入端与所述反馈端连接，其输出端与所述第二输入端连接，其输出端的电压作为所述偏置电压。
11.在一实施例中，所述读取模块还包括参考电路，所述参考电路的一端与所述监测端连接，所述参考电路等效于所述监测端与所述反熔丝存储单元之间的电路。
12.在一实施例中，所述偏置电压生成模块包括第一等效模块，串接于所述第二供电端与所述反馈端之间，所述第一等效模块包括第一等效晶体管，所述第一等效晶体管的漏极与所述第二供电端电连接，源极与所述反馈端电连接，栅极作为所述第二输入端。
13.在一实施例中，所述第一等效模块包括等效元件组，串接于所述第一等效晶体管和所述反馈端之间。
14.在一实施例中，所述等效元件组包括第二等效晶体管、第三等效晶体管和第四等
效晶体管，所述第二等效晶体管和所述第三等效晶体管的漏极与所述第一等效晶体管的源极电连接，所述第二等效晶体管和所述第三等效晶体管的源极与所述第四等效晶体管的漏极电连接，所述第四等效晶体管的源极与所述反馈端电连接。
15.在一实施例中，所述偏置电压生成模块包括第二等效模块，串接于所述反馈端与所述可调电阻之间。
16.在一实施例中，所述第二等效模块包括：第五等效晶体管和第六等效晶体管，所述第五等效晶体管的漏极与所述反馈端电连接，所述第五等效晶体管的源极与所述第六等效晶体管的漏极电连接，所述第六等效晶体管的源极与所述可调电阻电连接。
17.在一实施例中，还包括：
18.补偿电路，其与所述偏置电压生成模块的反馈端电连接，用于为所述偏置电压生成模块提供补偿电流。
19.在一实施例中，所述补偿电路包括带隙基准电路，所述带隙基准电路用于提供所述补偿电流，所述补偿电流的大小与绝对温度成正比。
20.在一实施例中，所述补偿电路还包括：
21.电流镜电路，串接于所述带隙基准电路与所述反馈端之间，用于调节所述带隙基准电路提供的所述补偿电流，以提供与绝对温度线性相关的修正电流。
22.在一实施例中，所述读取模块包括第一控制模块，串联于所述第一供电端与所述监测端之间，所述第一控制模块包括第一控制晶体管，所述第一控制晶体管的漏极与所述第一供电端电连接，源极与所述监测端电连接，栅极作为所述第一输入端。
23.在一实施例中，所述第一控制模块包括控制元件组，串接于所述第一控制晶体管与所述监测端之间。
24.在一实施例中，所述控制元件组包括第二控制晶体管、第三控制晶体管和第四控制晶体管，所述第二控制晶体管和所述第三控制晶体管的漏极与所述第一控制晶体管的源极电连接，所述第二控制晶体管和所述第三控制晶体管的源极与所述第四控制晶体管的漏极电连接，所述第四控制晶体管的源极与所述监测端电连接。
25.在一实施例中，所述参考电路包括第五控制晶体管和第六控制晶体管，所述第五控制晶体管的漏极与所述监测端电连接，所述第五控制晶体管的源极与所述第六控制晶体管的漏极电连接。
26.在一实施例中，所述反熔丝存储阵列包括选通模块，其设有第一端和第二端，其第一端与所述监测端连接，其第二端与所述反熔丝存储单元连接。
27.在一实施例中，所述选通模块包括多个第一选通单元，每个第一选通单元的第一端与所述监测端电连接，每个第一选通单元的第二端与多个第二选通单元的第一端电连接，每个选通模块的第二端与一个反熔丝存储单元电连接。
28.本技术提供的反熔丝存储器，包括反熔丝存储阵列、读取模块、偏置电压生成模块和运算放大器，反熔丝存储阵列包括多个反熔丝存储单元，读取模块包括第一供电端、第一输入端和监测端，偏置电压包括第二供电端、第二输入端和反馈端，其内设有可调电阻，可调电阻模拟反熔丝存储单元击穿后的临界电阻值。运算放大器的正向输入端接收与读取模块输出的电平信号中的反转电压相等的参考电压，反向输入端与偏置电压生成模块的反馈端连接，根据反馈端电压与可调电阻的电阻值，可以获得偏置电压生成模块的偏置电流，从
而获得第二输入端的电压，第二输入端与运算放大器的输出端电连接，第二输入端的电压等于运算放大器的输出端的电压，将该电压作为偏置电压。由于第二供电端与反馈端之间的电路等效于监测端与第一供电端之间的等效电路，反馈端与可调电阻之间的电路等效于监测端与反熔丝存储单元之间的电路，因此，在读取模块接收偏置电压之后，若反熔丝存储单元的击穿电阻临界值等于可调电阻阻值，则监测端具有等于反转电压的临界电压。在实际情况下，若反熔丝存储单元被有效击穿，则实际击穿电阻小于临界值，监测端电压被拉低，监测端电压实际小于反转电压，若反熔丝存储单元未被有效击穿，则实际击穿电阻大于临界值，监测端电压被抬高，监测端电压实际大于反转电压，基于此，可以根据读取模块输出的电平信号的状态判断监测端电压与反转电压的关系，进而判断反熔丝存储单元是否被有效击穿。
附图说明
29.为了更清楚地说明本技术或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
30.图1为本技术一实施例提供的一种反熔丝存储阵列的电路图；
31.图2为本技术一实施例提供的一种读取模块的电路图；
32.图3为本技术一实施例提供的另一种读取模块的电路图；
33.图4为本技术一实施例提供的一种偏置电压生成电路图；
34.图5为本技术一实施例提供的另一种偏置电压生成电路图；
35.图6为本技术一实施例提供的又一种偏置电压生成电路图；
36.图7为本技术一实施例提供的另一种反熔丝存储阵列的电路图。
37.通过上述附图，已示出本技术明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本技术构思的范围，而是通过参考特定实施例为本领域技术人员说明本技术的概念。
具体实施方式
38.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
39.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本技术的其它实施方案。本技术旨在涵盖本技术的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本技术的一般性原理并包括本技术未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本技术的真正范围和精神由上面的权利要求书指出。
40.图1为本技术一实施例提供的一种反熔丝存储阵列的电路图，图2为本技术一实施例提供的一种读取模块的电路图，图3为本技术一实施例提供的另一种读取模块的电路图；
图4为本技术一实施例提供的一种偏置电压生成电路图。如图1-图4所示，本技术一实施例提供的反熔丝存储器，包括：
41.反熔丝存储阵列101，其包含多个反熔丝存储单元1011；
42.读取模块102，其包括第一供电端120、第一输入端121和监测端122，第一供电端120用于接收供电电压，第一输入端121用于接收偏置电压，监测端122和反熔丝存储阵列101的输入端连接，读取模块102用于根据监测端122的电压输出电平信号，以表征反熔丝存储单元1011的击穿状态，电平信号具有反转电压；
43.偏置电压生成模块103，其包括第二供电端130、第二输入端131和反馈端132，其内设有可调电阻r，可调电阻r用于模拟反熔丝存储单元1011击穿后的临界电阻值，第二供电端130和反馈端132之间的电路等效于监测端122与第一供电端120之间的等效电路，反馈端132与可调电阻r之间的电路等效于监测端122与反熔丝存储单元1011之间的电路；
44.运算放大器104，其正向输入端用于接收与反转电压相等的参考电压，其反向输入端与反馈端132之间连接，其输出端与第二输入端132连接，其输出端的电压作为偏置电压。
45.参考图1所示，反熔丝存储阵列101包括多个反熔丝存储单元1011，反熔丝存储单元1011可以为晶体管，晶体管被击穿时呈现低阻状态，晶体管未被击穿时呈现高阻状态。
46.参考图2所示，读取模块102包括第一供电端120、第一输入端121和监测端122，监测端122和反熔丝存储阵列101的输入端连接，且第二供电端120与反馈端132之间的电路等效于第一供电端120与监测端122之间的电路，反馈端132与可调电阻r之间的电路等效于监测端122与反熔丝存储单元1011之间的电路。在读取模块102接收偏置电压后，若反熔丝存储单元1011的击穿电阻临界值等于可调电阻阻值，则监测端122具有等于反转电压的临界电压。在实际情况下，若反熔丝存储阵列101中的反熔丝存储单元1011被有效击穿，则实际击穿阻值小于临界值，监测端122电压被拉低，监测端122电压实际小于反转电压，若反熔丝存储阵列101中的反熔丝存储单元1011未被有效击穿，则实际击穿电阻大于临界值，监测端122电压被抬高，监测端122电压实际大于反转电压，如此，可以根据读取模块102输出的电平信号判断监测端122电压与反转电压的关系，进而判断反熔丝存储单元1011是否被有效击穿。
47.具体的，读取模块102包括反相器1024，反相器1024的输入端与监测端122和反熔丝存储阵列101的输入端连接，在读取模块102接收偏置电压和供电电压之后，若反熔丝存储单元的击穿电阻处于临界状态，则反相器1024的输入端具有等于反转电压的临界电压，当反熔丝存储阵列101中的反熔丝存储单元1011被有效击穿时，反熔丝存储单元1011的实际击穿阻值小于处于临界状态的击穿电阻值，使得反相器1024输入端的电压被拉低，反相器1024输出电平信号1，表征反熔丝存储单元1011被有效击穿。当反熔丝存储阵列101中的反熔丝存储单元1011未被有效击穿时，反熔丝存储单元1011的实际击穿阻值大于处于临界状态的击穿电阻值，使得反相器1024输入端的电压被抬高，反相器1024输出电平信号0，表征反熔丝存储单元1011未被击穿。
48.在一些实施例中，参考图2所示，读取模块102包括第一控制模块1021，第一控制模块1021串联于第一供电端120与监测端122之间，第一控制模块1021包括第一控制晶体管m0，第一控制晶体管m0的漏极与第一供电端120电连接，源极与监测端122电连接，栅极作为读取模块102的第一输入端121。第一输入端121接收偏置电压，即第一控制晶体管m0的栅极
接收偏置电压，第一控制晶体管m0在偏置电压的作用下导通。
49.第一控制模块1021可以包括控制元件组1022，控制元件组1022串接于第一控制晶体管m0和监测端122之间。控制元件组1022可以包括多个晶体管，参考图2和图3所示，例如可以包括第二控制晶体管m1、第三控制晶体管m2和第四控制晶体管m3，第一控制晶体管m0、第二控制晶体管m1、第三控制晶体管m2以及第四控制晶体管m3可以均为p型晶体管。
50.在一些实施例中，第二控制晶体管m1和第三控制晶体管m2的漏极与第一控制晶体管m0的源极电连接，第二控制晶体管m1和第三控制晶体管m2的源极与第四控制晶体管m3的漏极电连接，第四控制晶体管m3的源极与监测端122电连接。可以理解的是，当第一控制晶体管m0在偏置电压的作用下导通后，需要控制第二控制晶体管m1、第三控制晶体管m2以及第四控制晶体管m3同时导通，从而当反熔丝存储单元1011的击穿电阻临界值等于可调电阻阻值时，监测端122具有等于反转电压临界电压。
51.读取模块102还可以包括参考电路1023，参考电路1023的一端与监测端122连接，参考电路1023等效于监测端122与反熔丝存储单元1011之间的电路，从而利用可以通过复制读取模块102并在读取模块102的基础上设置可调电阻，以准确获取读取模块102的偏置电压，如此，有利于降低偏置电压生成模块103的设计难度；此外，还可以通过调整可调电阻r的阻值为零，在不熔断反熔丝存储单元1011的情况，利用读取模块102验证偏置电压生成模块103和运算放大器104是否按照预设情况工作，即验证监测端122的电压是否可以等于运算放大器104正向输入端接收的电压值等于反转电压的参考电压。
52.参考电路1023可以包括多个晶体管，例如可以包括第五晶体管m4和第六晶体管m5，其中，第五控制晶体管m4的漏极与监测端122连接，第五控制晶体管m4的源极与第六控制晶体管m6的漏极连接，第六控制晶体管m6的源极可以电连接第三供电端或接地，第三供电端的电压小于第一供电端120的电压。第五控制晶体管m4和第六控制晶体管m5可以为n型晶体管，则当第二控制晶体管m1和第三控制晶体管m2为p型晶体管时，第五控制晶体管m4的栅极端可以与第三控制晶体管m2的栅极端电连接，第六控制晶体管m5的栅极端可以与第二控制晶体管m1的栅极端电连接，从而当第二控制晶体管m1和第三控制晶体管m2导通时，第五控制晶体管m4和第六控制晶体管m5截止，当第五控制晶体管m4和第六控制晶体管m5导通时，第二控制晶体管m1和第三控制晶体管m2截止。申请人发现，读取模块102检测反熔丝存储单元1011的击穿状态需要较准确的偏置电压，因而设置偏置电压生成模块103，参考图4所示，偏置电压生成模块103包括第二供电端130、第二输入端131和反馈端132，其内设置可调电阻r，可调电阻r模拟反熔丝存储单元1011击穿后的临界电阻值，由于不同反熔丝的特性可能具有区别，设置可调电阻r有利于及时调整，保证测试不同反熔丝存储单元1011时的等效关系。偏置电压生成模块103的第二供电端130和反馈端132之间的电路等效于监测端122与第一供电端120之间的等效电路，反馈端132与可调电阻r之间的电路等效于监测端122与反熔丝存储单元1011之间的电路，从而使得偏置电压生成模块103等效于读取模块102中的部分电路和反熔丝存储阵列101中的部分电路，以产生准确的偏置电压。
53.参考图4所示，偏置电压生成模块103的反馈端132与运算放大器104的反向输入端连接，运算放大器104的正向输入端用于接收与读取模块102输出的电平信号中的反转电压相等的参考电压。在运算放大器104具有较大增益的情况下，可以近似认为运算放大器104的正向输入端和反向输入端的电压相等，即运算放大器104的正向输入端接收与反转电压
相等的参考电压后，其反向输入端的电压也为参考电压，且反馈端132的电压也为参考电压。而后，根据反馈端132的电压以及与反馈端132连接的可调电阻r的电阻值获得偏置电压生成模块103的偏置电流，并根据偏置电流以及第二输入端131和可调电阻r之间的元件的电阻以及可调电阻r获得第二输入端131的电压，由于运算放大器104的输出端与第二输入端131连接，则可以获得输出端的电压，并将输出端的电压作为偏置电压。运算放大器104的正向输入端还可以与参考电压生成模块105连接，参考图5所示，参考电压生成模块105用于产生与反转电压相等的参考电压。
54.在一些实施例中，参考图5所示，偏置电压生成模块103包括第一等效模块1031，串接于第二供电端130与反馈端132之间，第一等效模块1031等效于读取模块102中第一供电端120和监测端122之间的电路，即第一等效模块1031等效于第一控制模块1021。第一等效模块1031包括第一等效晶体管m01，第一等效晶体管m01等效于第一控制晶体管m0，第一等效晶体管m01的漏极与第二供电端130电连接，源极与反馈端132电连接，栅极作为第二输入端131。在获得偏置电压生成模块103的偏置电流之后，可以根据第一等效晶体管m01和可调电阻r之间的元件以及可调电阻r的阻值获得第一等效晶体管m01的源极端电压，而后根据第一等效晶体管m01的导通电压以及源极端电压，获得第一等效晶体管m01的栅极端电压，栅极端电压即第二输入端131电压，即运算放大器的输出端电压，即偏置电压。
55.参考图5和图6所示，第一等效模块1031可以包括等效元件组1032，等效元件组1032串接于第一等效晶体管m01和反馈端132之间，等效元件组1032等效于第一控制晶体管m0和监测端122之间的电路元件即等效于控制元件组1022。等效元件组1032包含其他元件，其他元件例如可以等效于读取模块102中晶体管的电阻，该电阻用于等效读取模块102中晶体管的源漏压降。等效元件组1032例如可以包括多个晶体管，例如可以包括第二等效晶体管m11、第三等效晶体管m21和第四等效晶体管m31，则第二等效晶体管m11等效于第二控制晶体管m1，第三等效晶体管m21等效于第三控制晶体管m2，第四等效晶体管m31等效于第四等效晶体管m3。第二等效晶体管m11和第三等效晶体管m21的漏极与第一等效晶体管m01的源极电连接，第二等效晶体管m11和第三等效晶体管m21的源极与第四等效晶体管m31的漏极电连接，第四等效晶体管m31的源极与反馈端132电连接。
56.偏置电压生成模块103还可以包括第二等效模块1033，串接于反馈端132和可调电阻r之间，第二等效模块1033等效于读取电路101中的参考电路1023。在一些实施例中，第二等效模块1033可以包括第五等效晶体管m41和第六等效晶体管m51，则第五等效晶体管m41等效于第五控制晶体管m4，第六等效晶体管m51等效于第六控制晶体管m5，第五等效晶体管m41的漏极与反馈端132电连接，第五等效晶体管m41的源极与第六等效晶体管m51的源极电连接，第六等效晶体管m51的漏极与可调电阻r电连接。
57.由于偏置电压生成模块103的第二供电端130与反馈端132之间的电路等效于监测端122与第一供电端120之间的电路，反馈端132与可调电阻r之间的电路等效于监测端122与反熔丝存储单元1011之间的电路，且可调电阻r模拟反熔丝存储单元击穿后的临界电阻值，反馈端132的电压为与反转电压相等的参考电压，因而可以产生准确的偏置电压。
58.申请人发现，由于可调电阻具有温度特性，不同温度下可调电阻的阻值不同，导致不同温度下产生的偏置电压具有差异，可能影响检测反熔丝存储单元击穿状态的准确性。例如，当进行高温测试时，偏置电流ires为i1，产生的偏置电压为vfsread1，可调电阻r模拟
反熔丝存储阵列被击穿的电阻值范围为r1。由于可调电阻r的温度特征，当进行低温测试时，可调电阻r的阻值变小，偏置电流为i2且i2＞i1，产生的偏置电压为vfsread2且vfsread2小于vfsread1，可调电阻r模拟反熔丝存储阵列被击穿的电阻值范围为r2，且r2＞r1，则可能导致电阻值大于r1的反熔丝存储阵列被误认为击穿。因而加入补偿电路106，参考图6所示，补偿可调电阻因温度造成的阻值变化，从而使得偏置电压产生模块103产生稳定的偏置电压。
59.补偿电路106与偏置电压生成模块103的反馈端132电连接，用于为偏置电压生成模块103提供补偿电流icom，通过补偿电流icom和偏置电流ires可以获得新的偏置电压。在进行不同温度测试时，补偿电路106提供的补偿电流不同，例如，当进行高温测试时，偏置电流为i1，加入补偿电流icom1，则总的偏置电流为i1+icom1；低温测试时，偏置电流为i2，加入补偿电流icom2，则总的偏置电流为i2+icom2。由于i1＞i2，icom1＜icom2，因而i1+icom1与i2+icom2的差值较小，从而使得二者的偏置电压相差较小，从而减小电阻温度对偏置电压的影响。
60.在一些实施例中，补偿电路106包括带隙基准电路1061，带隙基准电路1061用于提供补偿电流，补偿电流的大小与绝对温度呈正比，即带隙基准电路1061提供与绝对温度呈正比的(proportional to absolute temperature，ptat)电流，以减小电阻温度对偏置电压的影响。
61.补偿电路106还可以包括电流镜电路1062，电路镜电路1062串接于带隙基准电路1061和偏置电压生成模块103的反馈端132之间，用于调节带隙基准电路1061提供的补偿电流，以提供与绝对温度线性相关的修正电流，从而在带隙基准电路1061提供与绝对温度成正比的电流后，通过电流镜电路1062为偏置电压生成模块103调整合适的电流值。
62.在一些实施例中，参考图7所示，反熔丝存储阵列101还可以包括选通模块1012，选通模块1012的第一端与读取模块102的监测端122电连接，选通模块1012的第二端与多个反熔丝存储单元1011电连接，选通模块1012用于控制待检测击穿状态的反熔丝存储单元1011导通，选通模块1012等效于读取模块102中的参考电路1023。
63.在一个实施例中，选通模块1012可以包括多个第一选通单元1013，每个第一选通单元1013的第一端与监测端122电连接，每个第一选通单元1013的第二端与多个第二选通单元1014的第一端电连接，每个第二选通单元1014的第二端与一个反熔丝存储单元1011电连接，则一个第一选通单元1013和一个第二选通单元1014可以控制一个反熔丝存储阵列1011导通，从而检测一个反熔丝存储阵列1011的击穿状态，则一个第一选通单元1013和一个第二选通单元1014等效于读取模块102中的参考电路1023，该一个第一选通单元1013等效于第五控制晶体管m4，该一个第二选通单元1014等效于第六控制晶体管m5，即第一选通单元1013和第二选通单元1014可以为晶体管，例如n型晶体管。
64.需要说明的是，本公开并不限制选通模块1012中串接在反熔丝存储单元1011和监测端之间的选通单元的数量，也不限制选通单元的类型，相应的，参考电路1023中的电路可根据选通模块1012中的串接的选通单元的数量和类型就行调整。
65.在上述技术方案中，运算放大器的正向输入端接收与反转电压相等的参考电压，反向输入端与偏置电压生成模块的反馈端连接，在运算放大器处于稳定状态时，反向输入端电压与正向输入端电压相等，从而使得反馈端电压也等于参考电压，从而利用可调电阻
以及参考电压获取偏置电压生成模块的偏置电压，从而获取与第一输入端连接的输出端的电压，即偏置电压。由于偏置电压生成模块的第二供电端与反馈端之间的电路等效于监测端与第一供电端之间的电路，反馈端与可调电阻之间的电路等效于监测端与反熔丝之间的电路，且可调电阻模拟反熔丝击穿后的临界电阻值，从而获得准确的偏置电压。将该偏置电压输入读取模块的第一输入端后，读取模块导通，在读取模块第一供电端接收供电电压后，若反熔丝存储单元的击穿电阻临界值等于可调电阻阻值，则读取模块的监测端具有等于反转电压的临界电压，并通过监测端电压输出电平信号，电平信号的状态能够反映监测端电压与反转电压的关系，进而判断反熔丝存储单元是否被有效击穿。
66.应当理解的是，本技术并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本技术的范围仅由所附的权利要求书来限制。

技术特征：
1.一种反熔丝存储器，其特征在于，包括：反熔丝存储阵列，其包含多个反熔丝存储单元；读取模块，其包括第一供电端、第一输入端和监测端，所述第一供电端用于接收供电电压，所述第一输入端用于接收偏置电压，所述监测端与所述反熔丝存储阵列的输入端连接，所述读取模块用于根据所述监测端的电压输出电平信号，以表征所述反熔丝存储单元的击穿状态，所述电平信号具有反转电压；偏置电压生成模块，其包括第二供电端、第二输入端和反馈端，其内设置有可调电阻，所述可调电阻用于模拟所述反熔丝存储单元击穿后的临界电阻值，所述第二供电端与所述反馈端之间的电路等效于所述监测端与所述第一供电端之间的电路，所述反馈端与所述可调电阻之间的电路等效于所述监测端与所述反熔丝存储单元之间的电路；运算放大器，其正向输入端用于接收与所述反转电压相等的参考电压，其反向输入端与所述反馈端连接，其输出端与所述第二输入端连接，其输出端的电压作为所述偏置电压。2.根据权利要求1所述的反熔丝存储器，其特征在于，所述读取模块还包括参考电路，所述参考电路的一端与所述监测端连接，所述参考电路等效于所述监测端与所述反熔丝存储单元之间的电路。3.根据权利要求1所述的反熔丝存储器，其特征在于，所述偏置电压生成模块包括第一等效模块，串接于所述第二供电端与所述反馈端之间，所述第一等效模块包括第一等效晶体管，所述第一等效晶体管的漏极与所述第二供电端电连接，源极与所述反馈端电连接，栅极作为所述第二输入端。4.根据权利要求3所述的反熔丝存储器，其特征在于，所述第一等效模块包括等效元件组，串接于所述第一等效晶体管和所述反馈端之间。5.根据权利要求4所述的反熔丝存储器，其特征在于，所述等效元件组包括第二等效晶体管、第三等效晶体管和第四等效晶体管，所述第二等效晶体管和所述第三等效晶体管的漏极与所述第一等效晶体管的源极电连接，所述第二等效晶体管和所述第三等效晶体管的源极与所述第四等效晶体管的漏极电连接，所述第四等效晶体管的源极与所述反馈端电连接。6.根据权利要求1所述的反熔丝存储器，其特征在于，所述偏置电压生成模块包括第二等效模块，串接于所述反馈端与所述可调电阻之间。7.根据权利要求6所述的反熔丝存储器，其特征在于，所述第二等效模块包括：第五等效晶体管和第六等效晶体管，所述第五等效晶体管的漏极与所述反馈端电连接，所述第五等效晶体管的源极与所述第六等效晶体管的漏极电连接，所述第六等效晶体管的源极与所述可调电阻电连接。8.根据权利要求1所述的反熔丝存储器，其特征在于，还包括：补偿电路，其与所述偏置电压生成模块的反馈端电连接，用于为所述偏置电压生成模块提供补偿电流。9.根据权利要求8所述的反熔丝存储器，其特征在于，所述补偿电路包括带隙基准电路，所述带隙基准电路用于提供所述补偿电流，所述补偿电流的大小与绝对温度成正比。10.根据权利要求9所述的反熔丝存储器，其特征在于，所述补偿电路还包括：电流镜电路，串接于所述带隙基准电路与所述反馈端之间，用于调节所述带隙基准电
路提供的所述补偿电流，以提供与绝对温度线性相关的修正电流。11.根据权利要求1所述的反熔丝存储器，其特征在于，所述读取模块包括第一控制模块，串联于所述第一供电端与所述监测端之间，所述第一控制模块包括第一控制晶体管，所述第一控制晶体管的漏极与所述第一供电端电连接，源极与所述监测端电连接，栅极作为所述第一输入端。12.根据权利要求11所述的反熔丝存储器，其特征在于，所述第一控制模块包括控制元件组，串接于所述第一控制晶体管与所述监测端之间。13.根据权利要求12所述的反熔丝存储器，其特征在于，所述控制元件组包括第二控制晶体管、第三控制晶体管和第四控制晶体管，所述第二控制晶体管和所述第三控制晶体管的漏极与所述第一控制晶体管的源极电连接，所述第二控制晶体管和所述第三控制晶体管的源极与所述第四控制晶体管的漏极电连接，所述第四控制晶体管的源极与所述监测端电连接。14.根据权利要求2所述的反熔丝存储器，其特征在于，所述参考电路包括第五控制晶体管和第六控制晶体管，所述第五控制晶体管的漏极与所述监测端电连接，所述第五控制晶体管的源极与所述第六控制晶体管的漏极电连接。15.根据权利要求1所述的反熔丝存储器，其特征在于，所述反熔丝存储阵列包括选通模块，其设有第一端和第二端，其第一端与所述监测端连接，其第二端与所述反熔丝存储单元连接。16.根据权利要求15所述的反熔丝存储器，其特征在于，所述选通模块包括多个第一选通单元，每个第一选通单元的第一端与所述监测端电连接，每个第一选通单元的第二端与多个第二选通单元的第一端电连接，每个选通模块的第二端与一个反熔丝存储单元电连接。

技术总结
本申请提供一种反熔丝存储器，运算放大器的反向输入端与偏置电压生成模块的反馈端连接，根据反馈端电压可以获得第二输入端电压，第二输入端与运算放大器的输出端电连接，第二输入端电压作为读取电路的偏置电压；第二供电端与反馈端之间的电路等效监测端与第一供电端之间的电路，反馈端与可调电阻之间的电路等效监测端与反熔丝存储单元之间的电路，如此，偏置电压生成模块生成的偏置电压可有效为读取模块提供准确的偏置电压。读取模块接收偏置电压后，若反熔丝存储单元的击穿电阻值等于可调电阻值，监测端具有等于反转电压的临界电压；根据读取模块输出的电平信号的状态可判断监测端电压与反转电压的关系，进而判断反熔丝存储单元是否被有效击穿。存储单元是否被有效击穿。存储单元是否被有效击穿。


技术研发人员：邱安平
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2022.01.17
技术公布日：2023/7/26