存储装置、操作存储装置的方法以及车辆与流程

存储装置、操作存储装置的方法以及车辆
1.本技术要求于2022年1月24日在韩国知识产权局提交的第10-2022-0009652号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
2.本公开的实施例涉及存储装置、操作存储装置的方法以及包括存储装置的车辆。例如，本公开的实施例涉及确定包括在存储装置中的存储器单元的劣化程度的存储装置、操作存储装置的方法以及包括存储装置的车辆。


背景技术：

3.存储装置的用户可请求存储装置确定存储装置的存储器单元的劣化程度来为存储装置的故障做好准备。
4.例如，在汽车系统的情况下，存储器单元的故障可导致车辆的事故或生命的损失，并且存在对可预先检测存储器单元的故障以防止这样的事故的功能的进一步的需求。


技术实现要素：

5.本公开的方面提供一种能够确定包括在存储装置中的存储器单元的准确的劣化程度的存储装置。
6.本公开的方面还提供一种能够确定包括在存储装置中的存储器单元的准确的劣化程度的操作存储装置的方法。
7.本公开的方面还提供一种能够确定包括在存储装置中的存储器单元的准确的劣化程度的包括存储装置的车辆。
8.根据本公开的一些方面，提供一种存储装置，所述存储装置包括：单元劣化测量电路，被配置为从主机接收请求单元劣化信息的单元劣化信息请求命令，并且响应于单元劣化信息请求命令将第一单元劣化信息提供给主机；以及非易失性存储器，包括多个存储器单元。单元劣化测量电路响应于单元劣化信息请求命令将数据写入所述多个存储器单元中的任何一个，在已经经过预定时间之后单元劣化测量电路读取写入的数据，并且第一单元劣化信息基于对读取的数据执行的错误检测操作而被生成。
9.根据本公开的一些方面，提供一种操作存储装置的方法，所述方法包括：从主机接收请求单元劣化信息的单元劣化信息请求命令；响应于单元劣化信息请求命令，将数据写入包括在所述存储装置中的多个存储器单元中的任何一个；在已经经过预定时间之后，读取写入的数据；以及将第一单元劣化信息提供给主机。第一单元劣化信息基于对读取的数据执行的错误检测操作而被生成。
10.根据本公开的一些方面，提供一种车辆，所述车辆包括：电子控制单元；以及存储装置，连接到电子控制单元。存储装置包括：单元劣化测量电路，从电子控制单元接收单元劣化信息请求命令，并且响应于单元劣化信息请求命令将第一单元劣化信息提供给电子控制单元；以及非易失性存储器，包括多个存储器单元。单元劣化测量电路响应于单元劣化信
息请求命令将数据写入所述多个存储器单元中的任何一个。在已经经过预定时间之后，单元劣化测量电路读取写入的数据。第一单元劣化信息基于对读取的数据执行的错误检测操作而被生成。
附图说明
11.通过参照附图详细描述本公开的实施例，本公开的以上和其他特征将变得更加清楚。
12.图1是示出根据一些实施例的主机-存储系统的框图。
13.图2是根据一些实施例的以重新配置的方式示出图1的存储控制器、存储器接口和非易失性存储器的示图。
14.图3是用于描述根据一些实施例的主机-存储系统的操作的示例性框图。
15.图4是用于描述根据一些实施例的由于包括在非易失性存储器中的单元的劣化而导致的操作的示例性示图。
16.图5是用于描述根据一些实施例的主机-存储系统的操作的示例性流程图。
17.图6是用于描述根据一些实施例的主机-存储系统的操作的示例性框图。
18.图7是用于描述根据一些实施例的主机-存储系统的操作的示例性流程图。
19.图8是根据一些实施例的包括存储装置的车辆的示图。
20.图9是用于描述根据一些实施例的包括存储装置的车辆的操作的示例性流程图。
21.图10是用于描述根据一些实施例的包括在车辆中的显示单元的操作的示例性示图。
具体实施方式
22.在下文中将参照附图更全面地描述本公开的实施例。贯穿附图，相同的附图标记可表示相同的元件。
23.将理解，术语“第一”、“第二”、“第三”等在此被用于将一个元件与另一个元件区分开，并且元件不受这些术语的限制。因此，一个实施例中的“第一”元件可在另一实施例中被描述为“第二”元件。
24.应理解，除非上下文另有清楚指示，否则每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。
25.如在此使用的，除非上下文另有清楚指示，否则单数形式也意在包括复数形式。
26.在此使用的术语“约”包括陈述的值，并且表示在本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关的误差(例如，测量系统的极限)而确定的特定值的可接受偏差范围内。例如，“约”可表示在如本领域普通技术人员理解的一个或多个标准偏差内。此外，将理解，虽然在此可将参数描述为“约”具有特定值，但是根据实施例，参数可精确地为特定值或者如本领域普通技术人员将理解的在测量误差内近似为特定值。
27.图1是示出根据一些实施例的主机-存储系统的框图。
28.主机-存储系统10可包括主机100和存储装置200。存储装置200可包括存储控制器210和非易失性存储器(nvm)220。此外，在一些实施例中，主机100可包括主机控制器110和主机存储器120。主机存储器120可用作缓冲存储器，用于临时地存储待发送到存储装置200
的数据或从存储装置200发送的数据。
29.存储装置200可包括用于响应于来自主机100的请求而存储数据的存储介质。作为一个示例，存储装置200可包括固态驱动器(ssd)、嵌入式存储器和可拆卸外部存储器中的至少一个。当存储装置200是ssd，存储装置200可以是符合非易失性存储器快速(nvme)标准的装置。
30.当存储装置200是嵌入式存储器或外部存储器时，存储装置200可以是符合通用闪存(ufs)或嵌入式多媒体卡(emmc)标准的装置。主机100和存储装置200可各自根据采用的标准协议来生成和发送包。
31.当存储装置200的非易失性存储器220包括闪存时，闪存可包括2dnand存储器阵列或3d(或垂直)nand(vnand)存储器阵列。作为另一示例，存储装置200可包括不同的各种类型的非易失性存储器。例如，磁性ram(mram)、自旋转移力矩mram)、导电桥接ram(cbram)、铁电ram(feram)、相位ram(pram)、电阻式存储器(电阻式ram)和各种其他类型的存储器可被采用作为存储装置200。
32.在一些实施例中，主机控制器110和主机存储器120可被实现为单独的半导体芯片。此外，在一些实施例中，主机控制器110和主机存储器120可被集成在同一半导体芯片上。作为一个示例，主机控制器110可以是设置在应用处理器中的多个模块中的任何一个，并且这样的应用处理器可被实现为片上系统(soc)。此外，主机存储器120可以是设置在应用处理器的内部的嵌入式存储器，或者是布置在应用处理器的外部的非易失性存储器或存储器模块。
33.主机控制器110可管理将缓冲区域的数据(例如，写入数据)存储在非易失性存储器220中或将非易失性存储器220的数据(例如，读取数据)存储在缓冲区域中的操作。
34.存储控制器210可包括主机接口(i/f)211、存储器接口(i/f)212和中央处理器(cpu)213。存储控制器210还可包括闪存转换层(ftl)214、包管理器215、缓冲存储器216、纠错码(ecc)217引擎和高级加密标准(aes)218引擎。
35.存储控制器210还可包括加载有闪存转换层(ftl)214的工作存储器，并且当cpu 213执行闪存转换层214时，非易失性存储器上的数据写入和读取操作可被控制。
36.主机接口211可将包发送给主机100和从主机100接收包。从主机100发送到主机接口211的包可包括例如命令、待写入非易失性存储器220中的数据等。从主机接口211发送到主机100的包可包括例如对命令的响应、从非易失性存储器220读取的数据等。
37.存储器接口212可将待写入非易失性存储器220中的数据发送到非易失性存储器220，或者接收从非易失性存储器220读取的数据。这样的存储器接口212可被实现为符合标准协议(诸如例如，toggle或onfi)。
38.闪存转换层214可执行各种功能(诸如例如，地址映射、损耗均衡和垃圾收集)。地址映射操作是将从主机接收的逻辑地址改变为用于将数据实际存储在非易失性存储器220中的物理地址的操作。损耗均衡是用于确保非易失性存储器220中的块被均匀地使用以防止特定块的过度劣化的技术，并且可例如通过用于平衡物理块的擦除计数的固件技术来实现。垃圾回收是通过将块的有效数据复制到新的块然后擦除现有的块的方法来确保非易失性存储器220中的可用容量的技术。
39.包管理器215可根据与主机100讨论的接口的协议生成包，或者可从自主机100接
收的包解析各种类型的信息。此外，缓冲存储器216可临时地存储待写入非易失性存储器220中的数据或待从非易失性存储器220读取的数据。根据实施例，缓冲存储器216可设置在存储控制器210的内部或布置在存储控制器210的外部。
40.ecc引擎217可对从非易失性存储器220读取的读取数据执行错误检测和纠正功能。例如，ecc引擎217可针对待写入非易失性存储器220中的写入数据生成奇偶校验位，并且由此生成的奇偶校验位可与写入数据一起被存储在非易失性存储器220中。当从非易失性存储器220读取数据时，ecc引擎217可使用与读取数据一起从非易失性存储器220读取的奇偶校验位对读取数据的错误进行纠正，并且可输出错误纠正后的读取数据。
41.aes引擎218可使用对称密钥算法对输入到存储控制器210的数据执行加密操作和解密操作中的至少一个。
42.图2是根据一些实施例的以重新配置的方式示出图1的存储控制器、存储器接口和非易失性存储器的示图。
43.图1的存储器接口212可包括图2的控制器接口(i/f)电路212a。
44.非易失性存储器220可包括第一引脚p11至第八引脚p18、存储器接口(i/f)电路212b、控制逻辑电路510和存储器单元阵列520。
45.存储器接口电路212b可通过第一引脚p11从存储控制器210接收芯片使能信号nce。存储器接口电路212b可根据芯片使能信号nce通过第二引脚p12至第八引脚p18将信号发送到存储控制器210和从存储控制器210接收信号。例如，当芯片使能信号nce处于使能状态(例如，低电平)时，存储器接口电路212b可通过第二引脚p12至第八引脚p18将信号发送到存储控制器210和从存储控制器210接收信号。
46.存储器接口电路212b可通过第二引脚p12至第四引脚p14从存储控制器210接收命令锁存使能信号cle、地址锁存使能信号ale和写入使能信号nwe。存储器接口电路212b可通过第七引脚p17从存储控制器210接收数据信号dq，或者将数据信号dq发送到存储控制器210。命令cmd、地址addr和数据data可通过数据信号dq被发送。例如，数据信号dq可通过多条数据信号线被发送。在这种情况下，第七引脚p17可包括与多个数据信号对应的多个引脚。
47.存储器接口电路212b可基于写入使能信号nwe的切换时序(toggle timing)从在命令锁存使能信号cle的使能区间(例如，高电平状态)中接收的数据信号dq获取命令cmd。存储器接口电路212b可基于写入使能信号nwe的切换时序从在地址锁存使能信号ale的使能区间(例如，高电平状态)中接收的数据信号dq获取地址addr。
48.在一些实施例中，写入使能信号nwe保持静态状态(例如，高电平或低电平)，然后可在高电平与低电平之间进行切换。例如，写入使能信号nwe可在命令cmd或地址addr被发送的区间进行切换。因此，存储器接口电路212b可基于写入使能信号nwe的切换时序来获取命令cmd或地址addr。
49.存储器接口电路212b可通过第五引脚p15从存储控制器210接收读取使能信号nre。存储器接口电路212b可通过第六引脚p16从存储控制器210接收数据选通信号dqs，或者可将数据选通信号dqs发送到存储控制器210。
50.在非易失性存储器220的数据data输出操作中，存储器接口电路212b可在数据data的输出之前通过第五引脚p15接收切换的读取使能信号nre。存储器接口电路212b可基
于读取使能信号nre的切换而生成切换的数据选通信号dqs。例如，存储器接口电路212b可生成数据选通信号dqs，数据选通信号dqs基于读取使能信号nre的切换开始时间在预定延迟(例如，tdqsre)之后开始进行切换。存储器接口电路212b可基于数据选通信号dqs的切换时序来发送包括数据data的数据信号dq。因此，数据data可与数据选通信号dqs的切换时序对齐，并且被发送到存储控制器210。
51.在非易失性存储器220的数据data输入操作中，当从存储控制器210接收到包括数据data的数据信号dq时，存储器接口电路212b可从存储控制器210接收与数据data一起进行切换的数据选通信号dqs。存储器接口电路212b可基于数据选通信号dqs的切换时序从数据信号dq获取数据data。例如，存储器接口电路212b可通过在数据选通信号dqs的上升沿和下降沿对数据信号dq进行采样来获取数据data。
52.存储器接口电路212b可通过第八引脚p18将就绪/忙碌(ready/busy)输出信号nr/b发送到存储控制器210。存储器接口电路212b可通过就绪/忙碌输出信号nr/b将非易失性存储器220的状态信息发送到存储控制器210。当非易失性存储器220处于忙碌状态时(即，当非易失性存储器220的内部操作正在被执行时)，存储器接口电路212b可将表示忙碌状态的就绪/忙碌输出信号nr/b发送到存储控制器210。当非易失性存储器220处于就绪状态(例如，非易失性存储器220的内部操作未被执行或已完成)时，存储器接口电路212b可将表示就绪状态的就绪/忙碌输出信号nr/b发送到存储控制器210。
53.例如，当非易失性存储器220响应于页读取命令从存储器单元阵列520读取数据data时，存储器接口电路212b可将表示忙碌状态(例如，低电平)的就绪/忙碌输出信号nr/b发送到存储控制器210。例如，当非易失性存储器220响应于编程命令将数据data编程到存储器单元阵列520时，存储器接口电路212b可将表示忙碌状态的就绪/忙碌输出信号nr/b发送到存储控制器210。
54.控制逻辑电路510通常可控制非易失性存储器220的各种操作。控制逻辑电路510可接收从存储器接口电路212b获取的命令/地址cmd/addr。控制逻辑电路510可根据接收的命令/地址cmd/addr生成用于控制非易失性存储器220的其他组成元件的控制信号。例如，控制逻辑电路510可生成用于对存储器单元阵列520中的数据data进行编程或从存储器单元阵列520读取数据data的各种控制信号。
55.存储器单元阵列520可在控制逻辑电路510的控制下存储从存储器接口电路212b获取的数据data。存储器单元阵列520可在控制逻辑电路510的控制下将存储的数据data输出到存储器接口电路212b。
56.存储器单元阵列520可包括多个存储器单元。例如，多个存储器单元可以是闪存单元。然而，本公开的实施例不限于此，并且存储器单元可以是例如电阻式随机存取存储器(rram)单元、铁电随机存取存储器(fram)单元、相变随机存取存储器(pram)单元、晶闸管随机存取存储器(tram)单元和磁性随机存取存储器(mram)单元。在下文中，将主要基于存储器单元是nand闪存单元的实施例来描述本公开的实施例。
57.存储控制器210可包括第一引脚p21至第八引脚p28和控制器接口电路212a。第一引脚p21至第八引脚p28可与非易失性存储器220的第一引脚p11至第八引脚p18对应。
58.控制器接口电路212a可通过第一引脚p21将芯片使能信号nce发送到非易失性存储器220。控制器接口电路212a可通过第二引脚p22至第八引脚p28，将信号发送到通过芯片
使能信号nce选择的非易失性存储器220和从通过芯片使能信号nce选择的非易失性存储器220接收信号。
59.控制器接口电路212a可通过第二引脚p22至第四引脚p24将命令锁存使能信号cle、地址锁存使能信号ale和写入使能信号nwe发送到非易失性存储器220。控制器接口电路212a可通过第七引脚p27将数据信号dq发送到非易失性存储器220或从非易失性存储器220接收数据信号dq。
60.控制器接口电路212a可将包括命令cmd或地址addr的数据信号dq连同切换的写入使能信号nwe一起发送到非易失性存储器220。控制器接口电路212a可通过发送具有使能状态的命令锁存使能信号cle来将包括命令cmd的数据信号dq发送到非易失性存储器220，并且可通过发送具有使能状态的地址锁存使能信号ale来将包括地址addr的数据信号dq发送到非易失性存储器220。
61.控制器接口电路212a可通过第五引脚p25将读取使能信号nre发送到非易失性存储器220。控制器接口电路212a可通过第六引脚p26从非易失性存储器220接收数据选通信号dqs，或者可将数据选通信号dqs发送到非易失性存储器220。
62.在非易失性存储器220的数据data输出操作中，控制器接口电路212a可生成切换的读取使能信号nre，并且将读取使能信号nre发送到非易失性存储器220。例如，控制器接口电路212a可在数据data的输出之前生成从静态状态(例如，高电平或低电平)改变为切换状态的读取使能信号nre。因此，基于读取使能信号nre而切换的数据选通信号dqs可在非易失性存储器220中被生成。控制器接口电路212a可从非易失性存储器220接收包括数据data的数据信号dq以及切换的数据选通信号dqs。控制器接口电路212a可基于数据选通信号dqs的切换时序从数据信号dq获取数据data。
63.在非易失性存储器220的数据data输入操作中，控制器接口电路212a可生成切换的数据选通信号dqs。例如，控制器接口电路212a可在发送数据data之前生成从静态状态(例如，高电平或低电平)改变为切换状态的数据选通信号dqs。控制器接口电路212a可基于数据选通信号dqs的切换时序将包括数据data的数据信号dq发送到非易失性存储器220。
64.控制器接口电路212a可通过第八引脚p28从非易失性存储器220接收就绪/忙碌输出信号nr/b。控制器接口电路212a可基于就绪/忙碌输出信号nr/b来确定非易失性存储器220的状态信息。
65.图3是用于描述根据一些实施例的主机-存储系统的操作的示例性框图。
66.参照图3，主机-存储系统10可包括主机100、单元劣化测量电路235和非易失性存储器220。
67.主机100可将单元劣化信息请求命令提供给单元劣化测量电路235，单元劣化信息请求命令请求关于单元的劣化程度的劣化信息。
68.单元劣化测量电路235可响应于单元劣化信息请求命令将第一单元劣化信息提供给主机100。
69.例如，单元劣化测量电路235可从主机100接收单元劣化信息请求命令，并且响应于单元劣化信息请求命令将数据写入包括在非易失性存储器220中的多个存储器单元中的任何一个。该多个存储器单元中的任何一个单元可表示劣化程度期望被确定的单元。
70.随后，在已经经过预定时间之后，写入的数据可被读取。
71.单元劣化测量电路235可对读取的数据执行错误检测操作，并且可基于错误检测操作将表示单元的劣化程度的第一单元劣化信息提供给主机100。单元劣化测量电路235可包括参照图1描述的ecc引擎217。
72.例如，单元劣化测量电路235可基于从包括在图1和图2中示出的非易失性存储器220中的存储器单元读取的数据和从包括在非易失性存储器220中的ecc单元读取的奇偶校验位来执行错误检测。例如，在当参考奇偶校验位时在读取的数据的错误发生程度超过预定参考值的情况下，单元劣化测量电路235可输出表示被读取数据的存储器单元被劣化的第一单元劣化信息。例如，单元劣化测量电路235可在使用奇偶校验位对读取的数据执行纠错和解码之前，基于读取的数据与奇偶校验位之间的关系来输出第一单元劣化信息。尽管第一单元劣化信息可被配置为特定类型的信号，但是本公开的实施例不限于此。
73.尽管单元劣化测量电路235在图3中被示出为与主机100和非易失性存储器220分开布置，但是本公开的实施例不限于此。例如，在一些实施例中，单元劣化测量电路235可被包括在图1中示出的存储控制器210中。在这种情况下，存储控制器210可直接执行以上描述的错误检测操作以将第一单元劣化信息提供给主机100。
74.此外，尽管单元劣化测量电路235被描述为测量每个存储器单元的单元的劣化程度，但是将理解，这是为了解释的方便，并且本公开的实施例不限于此。例如，在一些实施例中，单元劣化测量电路235可以以页为单位测量劣化程度，或者可以以包括页的块为单位测量劣化程度。
75.图4是用于描述根据一些实施例的由于包括在非易失性存储器中的单元的劣化而导致的操作的示例性示图。
76.参照图4，首先，假设第一单元a和第二单元b在同一第一时间点t1被编程(例如，被写入)。此外，假设第一单元a和第二单元b在同一第二时间点t2被读取。
77.此外，假设当存储在第一单元a和第二单元b中的电压大约等于或高于读取阈值c时，数据0被存储，并且当存储在第一单元a和第二单元b中的电压大约等于或低于读取阈值c时，数据1被存储。
78.单元的编程和擦除可导致单元的电绝缘并使单元劣化。即，随着单元的数据被编程和被擦除的pe循环被重复，单元进一步被劣化并且存储的数据可能流出，并且随着pe循环相对较少地被重复，单元被较少劣化并且存储的数据可相对更久地被保持。
79.仍然参照图4，因为存储的电压损失的量大于第一单元a的存储的电压损失的量，所以第二单元b可在曲线图上具有陡峭的斜率。即，第二单元b可比第一单元a进一步被劣化，并且数据丢失的可能性可较高。
80.例如，如所示出的，由于单元的劣化程度可如上所述地变化，因此由单元劣化测量电路235检测到的结果可包括例如两种情况的数量。即，在第一时间点t1，数据0同等地被写入第一单元a和第二单元b中。然而，即使在第二时间点t2，第一单元a也保持大约等于或高于读取阈值c的电压，并且写入的数据0可被读取。另一方面，第二单元b在第二时间点t2下降至大约等于或低于读取阈值c的电压，并且与存储的数据不同的数据1可被读取。
81.如上所述，单元劣化测量电路235可提供表示存储的数据和读取的数据不匹配的单元的劣化程度的第一单元劣化信息。例如，当诸如例如读取的数据的错误发生频率或误码率(ber)的值超过预定参考值时，单元劣化测量电路235可提供表示单元被劣化的第一单
元劣化信息。然而，本公开的实施例不限于此。例如，在一些实施例中，单元劣化测量电路235可使用另外的方法来提供第一单元劣化信息。
82.图5是用于描述根据一些实施例的主机-存储系统的操作的示例性流程图。
83.参照图5，主机可将单元劣化信息请求命令提供给存储装置，并且数据可被编程(例如，被写入)到包括在存储装置中的非易失性存储器(s10)。随后，编程的数据可被读取(s11)。随后，单元劣化测量电路可对读取的数据执行错误检测操作，并且基于检测结果对每个存储器单元的劣化程度进行评分(s12)。由于以上描述的操作与参照图3和图4描述的操作基本相同，因此为了解释的方便，先前描述的组件和技术方面的进一步描述将被省略。
84.图6是用于描述根据一些实施例的主机-存储系统的操作的示例性框图。为了解释的方便，先前参照图1和图3描述的组件和技术方面的进一步描述将被省略，并且以下将主要描述差异。
85.参照图6，主机-存储系统10还可包括计数器230和比较器240。计数器230在此也可被称为计数器电路，并且比较器240在此也可被称为比较器电路。
86.计数器230可对将数据写入包括在非易失性存储器220中的多个存储器单元和从包括在非易失性存储器220中的多个存储器单元擦除数据的次数(即，pe循环的次数)进行计数。计数器230可基于pe循环的次数来提供与由单元劣化测量电路235提供的第一单元劣化信息不同的第二单元劣化信息。
87.例如，单元劣化测量电路235可将数据写入非易失性存储器220，然后立即读取数据以对数据执行错误检测操作。例如，在实施例中，由单元劣化测量电路235执行以执行错误检测操作的读取操作可以是在单元劣化测量电路235将数据写入非易失性存储器220之后立即被执行的下一个操作，其间没有由单元劣化测量电路235执行的其他操作。因此，单元劣化测量电路235可考虑环境的影响来测量并确定存储器单元的实际的劣化程度。
88.另一方面，计数器230可对包括在非易失性存储器220中的多个存储器单元的pe循环的次数进行计数，并且简单地将当前进行的pe循环的次数与由多个存储器单元支持的最大pe循环的次数进行比较，从而测量并确定单元的相对劣化程度。例如，在三层单元(tlc)的情况下，尽管由多个存储器单元支持的最大pe循环的次数可与3k对应，但是本公开的实施例不限于此。
89.即，存在这样的区别：由单元劣化测量电路235确定的存储器单元的劣化程度反映了存储器单元的实际使用环境，而由计数器230确定的存储器单元的劣化程度通过简单地将存储器单元的最大支持pe循环与当前进行的pe循环进行比较来确定相对劣化程度。因此，由单元劣化测量电路235执行的存储器单元的劣化程度的确定反映了实际使用环境，并且因此可具有提高的准确度。
90.然而，根据本公开的一些实施例的主机-存储系统可采用由计数器230确定的存储器单元的劣化程度，来提供用于对由单元劣化测量电路235确定的存储器单元的劣化程度进行比较的参考值。
91.比较器240将来自单元劣化测量电路235的第一单元劣化信息与来自计数器230的第二单元劣化信息进行比较，并且可将表示单元的当前状态的单元状态信号提供给主机100。
92.尽管单元劣化测量电路235在图6中被示出为与计数器230和比较器240分开的配
置，但是本公开的实施例不限于此。例如，在一些实施例中，计数器230可被包括在单元劣化测量电路235中。在这种情况下，作为用于确定单元的劣化程度的方法之一，单元劣化测量电路235可通过以上描述的数据的写入和读取操作来执行错误检测以输出第一单元劣化信息，并且作为另外的方法，还可对pe循环的次数进行计数以输出第二单元劣化信息。此外，比较器240也可被包括在单元劣化测量电路235中，并且在这种情况下，单元劣化测量电路235可直接将单元状态信号提供给主机100。
93.根据实施例，计数器230和比较器240可被实现为如所示出的不同的配置，并且可具有参照图1描述的包括在存储控制器210中的配置。在这种情况下，存储控制器210可处于这样的状态：基于存储器单元的已执行的pe循环的次数和已知的存储器单元的最大支持pe循环的次数，获取第二单元劣化信息。随后，存储控制器210可使用从单元劣化测量电路235提供的第一单元劣化信息，通过在存储控制器210内部对第一单元劣化信息与第二单元劣化信息进行比较来确定单元的劣化程度。然后，存储控制器210可直接将单元状态信号提供给主机100。
94.例如，当由第一单元劣化信息表示的单元的劣化程度大于由第二单元劣化信息表示的单元的劣化程度时，比较器240可将单元警告信号提供给主机100。警告信号在此也可被称为危险信号。例如，在由单元劣化测量电路235考虑实际环境而确定的单元的劣化程度大于通过将当前进行的pe循环的次数与存储器单元的最大支持pe循环进行比较而获得的单元的劣化程度的情况下，可表示当前的存储器单元的劣化程度相对较高。因此，比较器240可将表示单元的劣化程度相对较高的单元警告信号提供给主机100。例如，单元警告信号可包括表示存储器单元的预期剩余寿命的信息。然而，实施例不限于此。
95.另一方面，例如，当由第二单元劣化信息表示的单元的劣化程度大于由第一单元劣化信息表示的单元的劣化程度时，比较器240可将单元安全信号提供给主机100。即，在由单元劣化测量电路235考虑实际环境而确定的单元的劣化程度小于通过将当前进行的pe循环的次数与存储器单元的最大支持pe循环进行比较而获得的单元的劣化程度的情况下，可表示当前的存储器单元的劣化程度相对较低。因此，比较器240可将表示单元的劣化程度相对较低的单元安全信号提供给主机100。
96.图7是用于描述根据一些实施例的主机-存储系统的操作的示例性流程图。
97.参照图7，主机可将单元劣化信息请求命令提供给存储装置，并且数据可被编程(例如，被写入)到包括在存储装置中的非易失性存储器(s20)。随后，编程的数据可被读取(s21)。随后，单元劣化测量电路可对读取的数据执行错误检测操作，并且可基于检测结果对每个存储器单元的劣化程度进行评分(s22)。即，以上描述的操作可与参照图5描述的操作基本相同。
98.接下来，可由计数器对存储器单元的pe循环的次数进行计数(s23)。计数器可基于存储器单元的pe循环的次数对存储器单元的劣化程度进行评分(s24)。
99.此时，为了解释的方便，由单元劣化测量电路获得的存储器单元的劣化程度得分被设置为d1，并且由计数器获得的存储器单元的劣化程度得分被设置为d2。存储器单元的劣化程度越严重，劣化程度得分可越低。
100.然后，比较器可将d1与d2进行比较(s25)。即，比较器可将由单元劣化测量电路确定的存储器单元的劣化程度与由计数器确定的存储器单元的劣化程度进行比较，并且可输
出与存储器单元的准确状态有关的信息。
101.例如，当由单元劣化测量电路确定的得分d1大于由计数器确定的得分d2时(d1》d2)，由于这表示存储器单元实际上处于略微被劣化的状态，所以比较器可将安全信号提供给主机(s26)。
102.另一方面，当由计数器确定的得分d2大于由单元劣化测量电路确定的得分d1时(d2》d1)，由于这表示存储器单元实际上处于进一步被劣化的状态，所以比较器可将警告信号提供给主机(s27)。如上所述，警告信号可包括表示相应的存储器单元的预期寿命的信息。
103.图8是根据一些实施例的包括存储装置的车辆的示图。
104.参照图8，车辆700可包括多个电子控制单元(ecu)710和存储装置720。
105.多个电子控制单元710中的每个电子控制单元电地、机械地且通信地连接到设置在车辆700中的多个装置中的至少一个，并且可基于任何一个功能执行命令来控制至少一个装置的操作。
106.多个装置可包括例如图像传感器730、存储装置720和驱动单元740，图像传感器730获取用于执行至少一个功能的图像，存储装置720包括单元劣化测量电路、计数器、比较器和非易失性存储器，并且驱动单元740执行至少一个功能。
107.例如，图像传感器730可与包括单位像素的汽车图像传感器对应。
108.驱动单元740可包括例如空调的风扇和压缩机、通风装置的风扇、动力装置的引擎和马达、转向装置的马达、制动装置的马达和阀、门或后挡板的打开/关闭装置等。
109.多个电子控制单元710可使用例如以太网、低压差分信令(lvds)通信协议和本地互连网络(lin)通信协议中的至少一个与图像传感器730和驱动单元740通信。
110.多个电子控制单元710基于通过包括在存储装置720中的单元劣化测量电路、计数器、比较器和非易失性存储器获取的信息来确定功能是否将要被执行，并且当确定功能将要被执行时，多个电子控制单元710控制执行功能的驱动单元740的操作，并且可基于获取的信息来控制操作的量。例如，包括在存储装置720中的前面提及的配置可与参照图1至图7描述的配置中的每个相同。
111.多个电子控制单元710可基于通过输入单元750输入的功能执行命令来控制执行功能的驱动单元740的操作，并且还能够检查与通过输入单元750输入的信息对应的设置量，并基于检查的设置量来控制执行功能的驱动单元740的操作。
112.每个电子控制单元710可独立地控制任何一个功能，或者可与另外的(一个或多个)电子控制单元协作地控制任何一个功能。
113.例如，当通过距离检测单元检测的到障碍物的距离在参考距离内时，防撞装置的电子控制单元可通过扬声器输出针对与障碍物碰撞的警告声。
114.自动驾驶控制装置的电子控制单元可与车辆终端的电子控制单元、图像获取单元的电子控制单元和防撞装置的电子控制单元协作，接收例如导航信息、道路图像信息和到障碍物的距离信息，并且使用接收的信息来控制动力装置、制动装置和转向装置，从而执行自动驾驶。
115.连接控制单元(ccu)760电地、机械地和通信地连接到多个电子控制单元710中的每个，并且与多个电子控制单元710中的每个通信。
116.即，连接控制单元760可与设置在车辆的内部的多个电子控制单元710直接通信，可与外部服务器通信，并且还可通过接口与外部终端通信。
117.连接控制单元760可与多个电子控制单元710通信，并且可使用例如天线和rf通信与服务器810通信。
118.此外，连接控制单元760可通过无线通信与服务器810通信。除了利用wifi模块和无线宽带模块之外，连接控制单元760与服务器810之间的无线通信可通过各种无线通信协议(诸如例如，全球移动通信系统(gsm)协议、码分多址(cdma)协议、宽带码分多址(wcdma)协议、通用移动电信系统(umts)协议、时分多址(tdma)协议和长期演进(lte)协议)来执行。
119.图9是用于描述根据一些实施例的包括存储装置的车辆的操作的示例性流程图。
120.参照图9，例如，当车辆被启动时，可检查操作系统(os)是否被存储控制器写入包括在车辆中的存储装置上(s31)。在一些实施例中，还可检查是否从存储装置读取操作系统。
121.在启动时，当操作系统未被写入时(s31的否)，存储装置可执行内部操作(s32)。例如，存储装置本身可生成虚设(dummy)写入以确定包括在非易失性存储器中的多个存储器单元的劣化程度，并且虚设写入可被编程在多个存储器单元中的任何一个中。然而，实施例不限于此。例如，在一些实施例中，虚设写入可根据产品的特性而被编程到页或块中。
122.编程有虚设写入的存储器单元可根据特定情况而变化。例如，当多个存储器单元的劣化程度通过损耗均衡而相似时，虚设写入可被编程到没有数据被写入的页中。可选地，例如，在单层单元(slc)的情况下，虚设写入可被设置为首先被编程到在边缘侧的块，以优先确定劣化程度可相对严重的边缘侧的块上的劣化程度。然而，实施例不限于此，并且虚设写入可根据例如用户的设置和产品特性被编程。
123.当操作系统被写入时(s31的是)，存储装置可检查存储器单元的劣化程度(s33)。检查存储装置的存储器单元劣化的程度的处理可与参照图3至图7描述的处理基本相同。另一方面，存储装置可将与存储器单元的劣化程度有关的单元劣化信息临时存储在包括在存储装置中的寄存器中。
124.接下来，可检查是否从主机接收到关于存储器单元的劣化信息请求命令(s34)。当从主机接收到关于存储器单元的劣化信息请求命令时，存储装置可将临时存储在寄存器中的单元劣化信息提供给主机(s35)。存储装置可继续将单元劣化信息提供给主机，直到没有从主机接收到关于存储器单元的单元劣化信息请求命令。
125.图10是用于描述根据一些实施例的包括在车辆中的显示单元的操作的示例性示图。
126.参照图10，车辆还可包括显示单元770。显示单元770连接到参照图8描述的电子控制单元710，并且可在电子控制单元710的控制下显示车辆的状态。例如，如图10中所示，显示单元770可以以仪表的形式显示反映存储器单元的劣化程度的车辆的状态，并且还可通过文本指示符(诸如，与安全信号对应的“安全”指示符或与警告信号对应的“警告”指示符)显示车辆的状态。
127.例如，显示单元770可基于参照图3至图7描述的单元状态信号来显示车辆的状态。即，当由从单元劣化测量电路235输出的第一单元劣化信息表示的单元的劣化程度大于由从计数器230输出的第二单元劣化信息表示的单元的劣化程度时，显示单元770可输出表示
车辆的“危险”状态的屏幕。相反，当由第二单元劣化信息表示的单元的劣化程度大于由第一单元劣化信息表示的单元的劣化程度时，显示单元770可输出表示车辆的“安全”状态的屏幕。然而，本公开的实施例不限于此，并且根据实施例，显示单元770可根据存储器单元的劣化程度以各种形式显示车辆的状态。
128.随着数据的编程和擦除循环(pe循环)增加，存储数据的存储装置可劣化，并且其寿命可减少。例如，随着pe循环增加，数据可不被写入存储装置，或者存储的数据可丢失，导致可靠性的降低的问题。此外，当数据在使用存储装置时丢失时，可导致包括存储装置的整个系统的性能降低。
129.参照比较示例，存储器单元的劣化程度通常仅基于pe循环发生的次数而被确定。然而，根据例如存储装置或包括存储装置的车辆的环境，这种方法可不准确地表示实际存储器单元的劣化程度。如上所述，本公开的实施例可采用由计数器确定的存储器单元的劣化程度来提供用于对由单元劣化测量电路确定的存储器单元的劣化程度进行比较的参考值，这可导致存储装置的增加的性能和增加的寿命。
130.如在本公开的领域中传统的，按照功能块、单元和/或模块描述并且在附图中示出实施例。本领域的技术人员将理解的是，通过可使用基于半导体的制造技术或其他制造技术而形成的电子(或光学)电路(诸如，逻辑电路、分立组件、微处理器、硬连线电路、存储器元件和布线连接等)物理地实现这些块、单元和/或模块。在通过微处理器或类似物实现块、单元和/或模块的情况下，可使用软件(例如，微代码)对块、单元和/或模块进行编程以执行在此讨论的各种功能，并且可通过固件和/软件可选择地驱动块、单元和/或模块。可选地，每个块、单元和/或模块可通过专用硬件来实现，或者可被实现为用于执行一些功能的专用硬件与用于执行其他功能的处理器(例如，一个或多个编程的微处理器和相关联的电路系统)的组合。
131.虽然已经参照本公开的实施例具体示出并描述了本公开，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可在其中做出形式上和细节上的各种改变。

技术特征：
1.一种存储装置，包括：单元劣化测量电路，被配置为从主机接收请求单元劣化信息的单元劣化信息请求命令，并且响应于单元劣化信息请求命令将第一单元劣化信息提供给主机；以及非易失性存储器，包括多个存储器单元，其中，单元劣化测量电路响应于单元劣化信息请求命令将数据写入所述多个存储器单元中的任何一个，在已经经过预定时间之后，单元劣化测量电路读取写入的数据，并且第一单元劣化信息基于对读取的数据执行的错误检测操作而被生成。2.根据权利要求1所述的存储装置，其中，当读取的数据的错误发生频率超过预定参考值时，单元劣化测量电路提供第一单元劣化信息。3.根据权利要求1所述的存储装置，其中，在将所述数据写入所述多个存储器单元中的任何一个之后，写入的数据立即被读取。4.根据权利要求1所述的存储装置，还包括：计数器，其中，计数器对将所述数据写入所述多个存储器单元和从所述多个存储器单元擦除所述数据的次数进行计数，并且基于计数的次数提供与第一单元劣化信息不同的第二单元劣化信息。5.根据权利要求4所述的存储装置，还包括：比较器，其中，比较器将第一单元劣化信息与第二单元劣化信息进行比较，并且提供单元状态信号。6.根据权利要求5所述的存储装置，其中，当由第一单元劣化信息表示的单元的劣化程度大于由第二单元劣化信息表示的单元的劣化程度时，比较器将单元警告信号提供给主机。7.根据权利要求5所述的存储装置，其中，当由第二单元劣化信息表示的单元的劣化程度大于由第一单元劣化信息表示的单元的劣化程度时，比较器将单元安全信号提供给主机。8.根据权利要求6所述的存储装置，其中，单元警告信号包括：表示由第一单元劣化信息表示的单元的预期剩余寿命的信息。9.根据权利要求1至8中任一项所述的存储装置，其中，单元劣化测量电路包括：纠错码引擎。10.一种操作存储装置的方法，所述方法包括：从主机接收请求单元劣化信息的单元劣化信息请求命令；响应于单元劣化信息请求命令，将数据写入包括在所述存储装置中的多个存储器单元中的任何一个；在已经经过预定时间之后，读取写入的数据；以及将第一单元劣化信息提供给主机，其中，第一单元劣化信息基于对读取的数据执行的错误检测操作而被生成。11.根据权利要求10所述的操作存储装置的方法，其中，当读取的数据的错误发生频率
超过预定参考值时，第一单元劣化信息被提供。12.根据权利要求10所述的操作所述存储装置的方法，其中，在将所述数据写入所述多个存储器单元中的任何一个之后，立即发生读取写入的数据的步骤。13.根据权利要求10所述的操作存储装置的方法，还包括：对将所述数据写入所述多个存储器单元和从所述多个存储器单元擦除所述数据的次数进行计数；以及基于计数的次数，提供与第一单元劣化信息不同的第二单元劣化信息。14.根据权利要求13所述的操作存储装置的方法，还包括：通过将第一单元劣化信息与第二单元劣化信息进行比较来提供单元状态信号。15.根据权利要求14所述的操作存储装置的方法，其中，当由第一单元劣化信息表示的单元的劣化程度大于由第二单元劣化信息表示的单元的劣化程度时，提供单元警告信号。16.根据权利要求14所述的操作存储装置的方法，其中，当由第二单元劣化信息表示的单元的劣化程度大于由第一单元劣化信息表示的单元的劣化程度时，提供单元安全信号。17.根据权利要求15所述的操作存储装置的方法，其中，单元警告信号包括表示由第一单元劣化信息表示的单元的预期剩余寿命的信息。18.根据权利要求10至17中任一项所述的操作存储装置的方法，其中，所述存储装置包括单元劣化测量电路，单元劣化测量电路包括纠错码引擎，并且单元劣化测量电路基于对读取的数据执行的错误检测操作来生成第一单元劣化信息。19.一种车辆，包括：电子控制单元；以及存储装置，连接到电子控制单元，其中，存储装置包括：单元劣化测量电路，从电子控制单元接收单元劣化信息请求命令，并且响应于单元劣化信息请求命令将第一单元劣化信息提供给电子控制单元；以及非易失性存储器，包括多个存储器单元，其中，单元劣化测量电路响应于单元劣化信息请求命令将数据写入所述多个存储器单元中的任何一个，在已经经过预定时间之后，单元劣化测量电路读取写入的数据，并且第一单元劣化信息基于对读取的数据执行的错误检测操作而被生成。20.根据权利要求19所述的车辆，还包括：计数器，被配置为对将所述数据写入所述多个存储器单元和从所述多个存储器单元擦除所述数据的次数进行计数，并且基于计数的次数输出与第一单元劣化信息不同的第二单元劣化信息；比较器，被配置为通过将第一单元劣化信息与第二单元劣化信息进行比较来提供单元状态信号；以及显示单元，被配置为基于单元状态信号显示所述车辆的状态，其中，当由第一单元劣化信息表示的单元的劣化程度大于由第二单元劣化信息表示的单元的劣化程度时，显示单元输出警告状态，并且当由第二单元劣化信息表示的单元的劣化程度大于由第一单元劣化信息表示的单元的劣化程度时，显示单元输出安全状态。

技术总结
提供一种存储装置、操作存储装置的方法以及车辆。所述存储装置包括：单元劣化测量电路，被配置为从主机接收请求单元劣化信息的单元劣化信息请求命令，并且响应于单元劣化信息请求命令将第一单元劣化信息提供给主机；以及非易失性存储器，包括多个存储器单元。单元劣化测量电路响应于单元劣化信息请求命令将数据写入所述多个存储器单元中的任何一个。在已经经过预定时间之后，单元劣化测量电路读取写入的数据。第一单元劣化信息基于对读取的数据执行的错误检测操作而被生成。行的错误检测操作而被生成。行的错误检测操作而被生成。


技术研发人员：李哲昊
受保护的技术使用者：三星电子株式会社
技术研发日：2023.01.10
技术公布日：2023/7/26