集成电路裸片的堆叠的制作方法

1.本发明一般涉及电子器件的封装，特别是涉及用于改进集成电路(ic)裸片正面对正面堆叠的技术。


背景技术：

2.在本领域中已知各种正面对正面堆叠电子器件的技术。


技术实现要素：

3.本文所述的本发明的实施例提供一种包括第一集成电路(ic)裸片和第二ic裸片的电子器件。第一ic裸片包括在第一ic裸片的第一表面上以第一几何图案排列的第一组接触焊点(contact pad)，第二ic裸片包括在第二ic裸片的第二表面上以第二几何图案排列的第二组接触焊点，该第二几何图案是第一几何图案的镜像。第二ic裸片的第二表面面对第一ic裸片的第一表面，并且第一组接触焊点和第二组接触焊点相互对齐并安装在彼此上。
4.在一些实施例中，第一几何图案在第一ic裸片的平面内在关于给定轴的反射下是非对称的，并且第二几何图案是第一几何图案相对于给定轴的镜像。在其他实施例中，第一组和第二组中的每组中的接触焊点包括第一类型的一个或更多个第一接触焊点和第二类型的一个或更多个第二接触焊点，并且当第二表面面对第一表面时，第一组和第二组中的第一接触焊点安装在彼此上，并且第一组和第二组中的第二接触焊点安装在彼此上。在另一些实施例中，第一ic裸片和第二ic裸片中的每一个都包括第一部分和第二部分，并且当第二表面面对第一表面时，第一和第二组的第一部分安装在彼此上并且第一组和第二组的第二部分安装在彼此上。
5.在一个实施例中，第一ic裸片包括至少具有给定层的第一组层，该给定层包括以第一几何模型排列的第一组电路组件，并且所述第二ic裸片包括具有至少所述给定层的第二组层，该所述给定层包括在所述第二组的所述给定层上以第二几何模型排列的第二组电路组件，该第二几何模型是所述第一几何模型的镜像。在另一个实施例中，第一ic裸片和第二ic裸片包括同一产品。
6.根据本发明的实施例，还另外提供了一种掩模版(reticle)组，该组包括：(a)用于产生第一集成电路(ic)裸片的至少第一掩模，所述第一掩模包括以第一几何图案排列并且被配置为使撞击在其上的光束衰减的第一组元件；以及(b)用于产生第二ic裸片的至少第二掩模，该第二掩模包括第二组元件，所述第二组元件(i)以作为所述第一几何图案的镜像的第二几何图案排列，并且(ii)被配置为使撞击在其上的所述光束衰减。
7.在一些实施例中，第一掩模和第二掩模位于该组中不同的第一掩模版和第二掩模版中。在其他实施例中，第一和第二掩模位于该组中同一掩模版的不同的第一部分和第二部分中。
8.根据本发明的一个实施例，进一步提供了一种用于生产电子器件的方法，该方法
包括：在第一集成电路(ic)裸片的第一表面上，产生以第一几何图案排列的第一组接触焊点。产生以第二几何图案排列的第二组接触焊点，该第二几何图案排列是第一几何图案的镜像。第二ic裸片的第二表面与第一ic裸片的第一表面相对放置，使得第一组接触焊点和第二组接触焊点相互对齐，并且第一组接触焊点和第二组接触焊点相互耦接。
9.在一些实施例中，产生第一组包括在所述第一ic裸片的平面内以关于给定轴的反射下的非对称图案排列所述第一几何图案，并且产生第二组包括以所述第一几何图案相对于所述给定轴的所述镜像排列所述第二几何图案。在其他实施例中，该方法包括：(a)使用至少第一掩模来产生所述第一ic裸片，所述第一掩模包括以第一几何图案排列并且被配置为衰减撞击在其上的光束的第一组元件；以及(b)使用至少第二掩模来产生所述第二ic裸片，所述第二掩模包括(i)以作为所述第一几何图案的镜像的第二几何图案排列并且(ii)被配置为使撞击在其上的所述光束衰减的第二组元件。在其他实施例中，产生第一ic裸片和第二ic裸片包括将所述光束分别施加到所述第一掩模和所述第二掩模，用于在所述第一表面和所述第二表面上产生所述第一几何图案和所述第二几何图案。
10.在实施例中，第一掩模和第二掩模位于不同的第一掩模版和第二掩模版中，并且施加光束包括：使用第一光刻工艺将第一光束施加到所述第一掩模版；以及使用第二光刻工艺而不是所述第一光刻工艺将第二光束施加到所述第二掩模版。在另一个实施例中，在第一基板上产生多个所述第一ic裸片，并且在与所述第一基板不同的第二基板上产生多个所述第二ic裸片，并且所述方法包括：(i)在所述第一基板中，识别已知好的位点(kgs)，其符合产生所述电子器件的条件并且旨在成为所述第一ic裸片；以及(ii)在所述第二基板中，识别已知好的裸片(kgd)，其符合产生所述电子器件的条件并且旨在成为所述第二ic裸片。
11.在一些实施例中，耦接所述第一组接触焊点和所述第二组接触焊点包括：将所述kgd与用于产生所述第二ic裸片的所述第二基板分离；以及耦接在所述第二组接触焊点与所述第一基板上和所述第一ic裸片一起定位的所述第一组接触焊点之间。在其他实施例中，第一掩模和第二掩模位于同一掩模版的不同的第一部分和第二部分中，并且施加所述光束包括在执行同一光刻工艺时将所述光束施加到所述同一掩模版。在另一些实施例中，第一多个所述第一ic裸片和第二ic裸片是在第一基板上产生，并且第二多个所述第一ic裸片和第二ic裸片在与所述第一基板不同的第二基板上产生，并且所述方法包括：(i)在所述第一基板中，识别已知好的位点(kgs)，其符合产生所述电子器件的条件并且旨在成为所述第一ic裸片；以及(ii)在所述第二基板中，识别已知好的裸片(kgd)，其符合产生所述电子器件的条件并旨在成为所述第二ic裸片。
12.根据本发明的实施例，还附加地提供一种电子器件，包括封装和安装在该封装上的第一芯片和第二芯片的堆叠。第一芯片具有第一外部图案，并且第二芯片具有第二外部图案，该第二外部图案面对第一外部图案，并且是第一外部图案的镜像。
13.在一些实施例中，第一外部图案在第一芯片的平面内在关于给定轴的反射下是非对称的，并且所述第二图案是所述第一图案相对于所述给定轴的镜像。
附图说明
14.结合附图，从以下对其实施例的详细描述中可以更充分地理解本发明，在附图中：
15.图1是根据本发明实施例的第一集成电路(ic)裸片和第二集成电路(ic)裸片的示意性俯视图；
16.图2是根据本发明实施例的以正面对正面(ftf)配置相互堆叠的图1的第一ic裸片和第二ic裸片的示意性俯视图；
17.图3是根据本发明实施例的以ftf配置相互堆叠的第一ic裸片和第二ic裸片的示意性截面图；
18.图4是根据本发明实施例的分别是第一ic裸片和第二ic裸片的第一掩模版和第二掩模版的示意性俯视图；
19.图5是根据本发明实施例的使用图4的第一掩模版和第二掩模版图案化的第一晶圆和第二晶圆的示意性俯视图；
20.图6是根据本发明实施例的示意性地示出了用于ftf堆叠使用图4的第一掩模版和第二掩模版图案化的第一ic裸片和第二ic裸片的方法的流程图；
21.图7是根据本发明的另一个实施例的用于制造第一ic裸片和第二ic裸片的具有多个掩模的掩模版的示意性俯视图；
22.图8是根据本发明的另一个实施例的使用图7的掩模版图案化的晶圆的示意图性俯视图；
23.图9是根据本发明的另一个实施例的示意性地示出了用于ftf堆叠使用图7的掩模版图案化的第一ic裸片和第二ic裸片的方法的流程图。
具体实施方式
24.综述
25.一些电子器件包括安装在相应的电子器件的封装上的两个或更多个集成电路(ic)裸片(在本文也被称为芯片)的堆叠。有几种堆叠ic裸片的技术，诸如但不限于正面对背面(ftb)和正面对正面(ftf)堆叠。在本公开的上下文中，术语“正面”指的是ic裸片的具有嵌入式有源组件的一面，并且术语“背面”指的是ic裸片的相反一面，它通常没有有源组件，诸如晶体管和存储单元。
26.ftb堆叠的工艺集成通常很复杂，包括许多工艺步骤并且除了功能集成晶圆外，可能还需要支撑晶圆，而ftf堆叠的工艺集成则更简单，通常只需要两个功能晶圆，因此，可以降低电子器件的生产成本。在第一ic裸片和第二ic裸片的ftf堆叠中，第一ic裸片有第一外表面，旨在面向第二裸片的第二外表面。
27.第一外表面和第二外表面有以几何图案排列的相应组的接触焊点。在ftf堆叠中，第二表面被安装在第一表面上，并且在几何图案对称的情况下，接触焊点被相互对齐。然而，在大多数ic裸片中，接触焊点的几何图案在相应的ic裸片的平面上在关于给定轴的反射下是非对称的。具有非对称几何图案的ic裸片的ftf堆叠可以导致接触焊点之间的错位。
28.原则上，有可能在第一表面和第二表面中的一个或两个上形成用于在第一ic裸片和第二ic裸片的接触焊点之间进行电气连接的电迹线。然而，这样的电迹线会增加与ftf堆叠相关联的复杂性和成本。
29.下文描述的本发明的实施例提供了用于改进两个或更多个ic裸片的ftf堆叠过程的技术，这些芯片通常是同一产品因此具有相同的裸片尺寸。
30.在一些实施例中，电子器件包括使用ftf配置相互堆叠的第一ic裸片和第二ic裸片。第一ic裸片包括在第一ic裸片的第一表面上以第一几何图案排列的第一组接触焊点。第二ic裸片包括在第二ic裸片的第二表面上以第二几何图案排列的第二组接触焊点，该第二几何图案是第一几何图案的镜像。
31.在一些实施例中，第一几何图案在第一ic裸片的平面上在关于给定轴的反射下是非对称的，并且第二几何图案是第一几何图案相对于给定轴的镜像。
32.在一些实施例中，当ftf配置中将第二ic裸片安装在第一ic裸片上时，第二ic裸片的第二表面面对第一ic裸片的第一表面，并且第一ic裸片和第二ic裸片的接触焊点相互对齐并且相互耦接。
33.在一些实施例中，使用超大规模集成(vlsi)工艺生产ic裸片，诸如用于定义和转移ic裸片各层中的几何图案的光刻和蚀刻。
34.在光刻工艺中，光束被引向掩模版，该掩模版可以被定位于光束源和为产生ic裸片而被处理的半导体晶圆之间。掩模版包括一个或更多个掩模，每个掩模包括一组元件，这些元件以掩模几何图案排列并且被配置为使撞击在其上的光束衰减，以便在ic裸片的相应层中定义几何图案。
35.在本示例中，每层的掩模包括：(i)具有光束衰减元件的第一掩模几何图案的第一掩模，以及(ii)具有第二掩模几何图案的第二掩模，该第二掩模几何图案是第一掩模几何图案的镜像。
36.在一些实施例中，第一掩模和第二掩模可以被布置在同一掩模版上，例如，在ic裸片的面积小于相应掩模版面积的一半的情况下。在这样的实施例中，第一裸片和第二裸片可以使用单个光刻工艺步骤产生，并且在组装和封装过程期间对第一裸片和第二裸片进行分类以执行ftf堆叠。
37.在本公开的上下文中和权利要求中，术语光刻(lithography)和光刻(photolithography)可以互换使用。
38.在其他实施例中，ic裸片的面积大于相应掩模版面积的一半，因此需要单独的掩模版(例如第一掩模版和第二掩模版)来分别对第一ic裸片和第二ic裸片进行图案化。在这样的实施例中，需要第一组光刻工艺步骤和第二组光刻工艺步骤来分别对第一ic裸片和第二ic裸片的一个或更多个层(通常是每个层)进行图案化。与掩模版和生产工艺有关的实施例在下面的详细描述的图4-9中有更详细的描述。
39.所公开的技术是使用标准的ftf堆叠工艺，允许使用非对称的ic设计，这大大降低了设计用于ftf工艺的对称ic所需的设计复杂性和工作量。
40.系统描述
41.图1是根据本发明实施例的集成电路(ic)裸片11和集成电路(ic)裸片21的示意性俯视图。在本公开的上下文和权利要求书中，术语“裸片”是指在其生产过程的各个步骤中的芯片。
42.在一些实施例中，ic裸片21和ic裸片11包括分别以第一几何图案和第二几何图案排列的相应的第一组接触焊点和第二组接触焊点。ic裸片21和ic裸片11中的每一个都包括多个部分，在此也称为块。在本例中，ic裸片21包括块22、23和24，而ic裸片11包括块12、13和14。每个块包括一种或更多种类型的接触焊点。例如，块13包括：(i)接触焊点18，被配置
为与ic裸片11的相应晶体管(未示出)的源极交换电信号；(ii)接触焊点15，被配置为与ic裸片11的相应晶体管(未示出)的漏极交换电信号；以及(iii)接触焊点16和接触焊点17，被配置为分别与ic裸片11的发送端口和接收端口(未示出)交换电信号。
43.类似地，块23包括：(i)接触焊点28，被配置为与ic裸片21的相应晶体管(未示出)的源极交换电信号；(ii)接触焊点25，被配置为与ic裸片21的相应晶体管(未示出)的漏极交换电信号；以及(iii)接触焊点26和接触焊点27，被配置为分别与ic裸片21的发送端口和接收端口(未示出)交换电信号。
44.在一些实施例中，ic裸片21的接触焊点的第一几何图案，本文中也被称为几何图案29a，在ic裸片21的平面上在关于轴20的反射下是非对称的。此外，ic裸片11的接触焊点的第二几何图案，在本文中也被称为几何图案29b，是几何图案29a相对于轴20的镜像。
45.在这样的实施例中，当将ic裸片11在关于轴20的方向19上翻转时，接触焊点15和接触焊点25相互面对，接触焊点16和接触焊点26相互面对，接触焊点17和接触焊点27相互面对，以及接触焊点18和接触焊点28相互面对。更具体地说，在块13和块23中：接触焊点17b和接触焊点27b相互面对，接触焊点15c和接触焊点25c相互面对，以及接触焊点15b和接触焊点25b相互面对。在块14和块24中：接触焊点15d和接触焊点25d相互面对，接触焊点18b和接触焊点28b相互面对。在块12和块22中，接触焊点17a和接触焊点27a相互面对，接触焊点15a和接触焊点25a相互面对，接触焊点18a和接触焊点28a相互面对，以及接触焊点16a和接触焊点26a相互面对。
46.参考ic裸片11和ic裸片21的xy坐标系，ic裸片11和ic裸片21的每个接触焊点具有沿y轴的距轴20的预定义距离。在一些实施例中，在上述所有的示例中，ic裸片11的每个接触焊点距轴20的距离等于ic裸片21的对应接触焊点的距离。例如，轴20和ic裸片11的接触焊点16a之间的距离16d等于轴20和ic裸片21的接触焊点26a之间的距离26d。
47.请注意，距离16d和距离26d的相等是通过相对于ic裸片21的几何图案将镜像应用于ic裸片11的几何图案而获得的。换句话说，ic裸片11的几何图案是通过将ic裸片21的几何图案在方向19上围绕轴20翻转而形成的，并且不需要额外的努力来设计ic裸片11的几何图案。
48.ic裸片11和ic裸片21的这种布局配置是通过示例显示的。然而，本发明的实施例绝不限于这种特定类型的ic裸片11和ic裸片21的示例布局，并且本文所描述的原则可以类似地被应用于旨在如以下面图2和图3所示的正面对正面的方式堆叠的其他类型的ic裸片。
49.图2是根据本发明实施例的以正面对正面(ftf)配置相互堆叠的ic裸片11和ic裸片21的示意性俯视图。在一些实施例中，ic裸片11的接触焊点与ic裸片21的相应接触焊点对齐。例如，接触焊点17b和接触焊点27b相互对齐，即在ic裸片11和ic裸片21的ftf堆叠结构的xy坐标系中具有相同的x和y坐标。类似地，接触焊点15c和接触焊点25c相互对齐，并且接触焊点15b和接触焊点25b相互对齐。
50.在本公开的上下文和权利要求书中，术语“对齐”及其语法变化是指在xy平面内基本对齐的裸片，但可以包括受制造公差影响的偏移。
51.图3是根据本发明实施例的包括以ftf配置相互堆叠的ic裸片11和ic裸片21的封装33的示意性截面图。
52.在一些实施例中，接触焊点17b和接触焊点27b在xy平面内相互对齐，并且沿图3的
xz坐标系的z轴安装在彼此上。类似地，接触焊点15c和接触焊点25c相互对齐并且安装在彼此上，接触焊点15b和接触焊点25b相互对齐并且安装在彼此上。此外，块12和块22，以及块13和块23，以及块14和块24分别相互对齐并且安装在彼此上。
53.在本公开的上下文中和权利要求书中，术语“安装”及其语法变化指的是ic裸片11和ic裸片21的接触焊点相互接触放置。例如，在堆叠ic裸片11和ic裸片21ftf后，接触焊点17b和接触焊点27b相互接触放置。
54.在本示例中，ic裸片11有硅通孔(tsv)31，以及连接到tsv 31的互连32(诸如球栅阵列(bga)的凸块或球)，用于在ic裸片11和除ic裸片21以外的器件之间交换电信号。请注意，ic裸片11和ic裸片21被一起封装在封装33中，并且互连32被配置为充当封装33的输入/输出(i/o)端口。
55.在一些实施例中，ic裸片21包括第一组层(例如，有源区、栅极、源极/漏极、触点、金属1、通孔、金属2等)，并且ic裸片11包括具有与第一组层同名的第二组层。层的功能在两组之间是类似的，但相应层的布局在这两组之间是不同的。
56.例如，ic裸片21的给定层(例如，金属1层)包括以第一几何模型排列的第一组电路组件(例如，金属1线的图案)，在本文中也被称为第一布局。类似地，ic裸片11的金属1层包括以第二几何模型排列的第二组电路组件(例如，金属1线的图案)，在本文中也被称为第二布局。在一些实施例中，ic裸片21的金属1层的第二布局是ic裸片11的金属1层的第一布局的镜像。换句话说，ic裸片11和ic裸片21之间的功能以及截面图中层的结构是相似的，但是ic裸片11的一个或更多个层的xy平面中的布局是ic裸片21的对应的一个或更多个层的镜像。
57.图4是根据本发明实施例的分别是ic裸片21和ic裸片11的第一掩模版41和第二掩模版42的示意性俯视图。
58.在一些实施例中，ic裸片21和ic裸片11使用超大规模集成(vlsi)工艺生产，诸如层的沉积、光刻和蚀刻、光刻胶去除、平面化和其他工艺。光刻工艺在ic裸片21和ic裸片11的相应层中定义第一几何图案和第二几何图案。蚀刻工艺将第一几何图案和第二几何图案转移到ic裸片21和ic裸片11的相应层。
59.在光刻工艺中，光束(例如，具有193nm的波长或任何其他合适的波长)被引向掩模版(诸如掩模版41和掩模版42)，通常位于光束源和分别为生产ic裸片21和ic裸片11而被处理的半导体晶圆之间。
60.在一些实施例中，掩模版41和掩模版42包括两个或更多个掩模。在本示例中，每个掩模版包括单个掩模。掩模版41包括掩模45，掩模版42包括掩模46。掩模45和掩模46中的每一个都包括分别以掩模几何图案49a和掩模几何图案49b排列的一组元件48。在本示例中，元件48在掩模45中以掩模几何图案49a排列，并且元件48在掩模46中以掩模几何图案49b排列。请注意，元件48被配置为使撞击在其上的光束衰减，以便在相应ic裸片的相应层中定义几何图案。
61.此外，在图4的示例中，所有元件48的位置与ic裸片21和ic裸片11的相应接触焊点的位置相对应。请注意，在光刻工艺中，光束的波长在相应ic裸片的不同层之间可以不同。
62.例如，当使用波长为193nm的光束时，光束：(i)在撞击元件48时基本衰减(例如，完全阻挡)；并且(ii)穿过掩模(例如，掩模46)朝向晶圆，以便定义所需的几何图案。在极紫外
(euv)光刻工艺中，光束的波长为13.5nm，并且没有撞击在元件48上的光束的一部分被反射向晶圆，以定义所需的几何图案。
63.换句话说，ic裸片外层的掩模45和掩模46具有元件48，分别用于产生ic裸片21和ic裸片11的接触焊点。在图4的示例中：(i)掩模45有光束衰减元件48的掩模几何图案49a；以及(ii)掩模46有掩模几何图案49b，其是掩模几何图案49a的镜象。请注意，掩模版41和掩模版42的面积是类似的，并且掩模45和掩模46的面积是类似的，因为ic裸片21和ic裸片11是同一产品。
64.在其他的实施例中，旨在相互堆叠的ic裸片可以是不同的产品，并且相应的掩模的面积可以不同。
65.在图4的示例中，掩模45和掩模46的面积大于相应掩模版41和掩模版42的面积的一半。在这样的实施例中，掩模45和掩模46必须分别在单独的掩模版41和掩模版42上。注意，在这种配置中，ic裸片21和ic裸片11的每一层都需要相应的一组掩模，并且需要单独(例如，第一和第二)组的光刻工艺步骤来图案化ic裸片21和ic裸片11的相应组的层。请注意，光刻工艺在产生ic裸片21和ic裸片11时可能是类似的，但由于掩模不同，必须为ic裸片21和ic裸片11中的每个单独执行每层的图案定义。
66.图5是根据本发明实施例的分别使用掩模版41和掩模版42图案化的晶圆51和晶圆52的示意性俯视图。
67.在一些实施例中，晶圆51和晶圆52已经完成了上文图4中描述的vlsi工艺，并且现在正在组装，包括ic裸片21和ic裸片11的相互ftf堆叠。
68.在一些实施例中，晶圆51包括已成功通过测试程序的已知好的位点(kgs)44，以及未能成功通过测试程序的报废位点56。在对晶圆51进行切割并在相邻位点(例如，kgs 44和/或报废位点56)之间分离后，(i)报废位点56将被丢弃，并且(ii)kgs 44旨在构成ic裸片21。
69.在本公开的上下文中和权利要求中，术语晶圆指的是基板，其通常由半导体材料的单晶制成，诸如但不限于硅晶圆。在其他实施例中，代替使用晶圆，可以在任何其他合适类型的基板上形成裸片(例如，裸片11、裸片21、裸片44和本公开的其他裸片)。
70.在一些实施例中，晶圆52已经过测试，并且随后，经历了上文所述的切割和分离工艺。
71.在一些实施例中，晶圆52包括已成功通过测试程序并已分离的已知好的裸片(kgd)55，以及未能成功通过测试程序的报废的裸片57。
72.在对晶圆52进行切割并且在裸片(例如，kgd 55和/或报废的裸片57)之间进行分离之后，(i)报废的裸片57已经被丢弃，因此以虚线出现，以及(ii)kgd 55旨在构成ic裸片11。在本公开的上下文中和权利要求书中，(i)术语“已知好的位点(kgs)”是指在还没有被切割但已成功通过测试程序并旨在构成ic裸片的晶圆中的位点，以及(ii)术语“已知好的裸片(kgd)”是指在已经被切割，成功通过测试程序并且旨在构成ic裸片的晶圆中的位点。
73.在一些实施例中，在组装过程中，每个kgd 55通过拾放机械臂(未显示)来拾取，并且(i)翻转，以及(ii)向晶圆51上的相应kgs 44移动。在图5的示例中，使用拾放机械臂，kgd 55a在方向53上移动并且在方向54上翻转，以放置在晶圆51的kgs 44a的外表面上。注意，在翻转之后，kgd 55a被表示为kgd 55af，其中“f”指的是kgd 55a的翻转后的位置。此外，在翻
转后的位置上，图案29b在晶圆51起步，因此以虚线出现。
74.如上文图1所述，kgd 55(其旨在成为ic裸片11)的接触焊点的几何图案29b是kgs 44(其旨在成为ic裸片21)的接触焊点的几何图案29a的镜像。
75.在图5的示例中，几何图案29a被示出为笑脸，并且几何图案29b被示出为笑脸的镜像。参考上文的图1，几何图案29b在图5中被示出为在方向19上围绕轴20翻转后的笑脸(都在上文的图1中示出)。
76.在一些实施例中，在围绕轴20翻转后，几何图案29b出现为笑脸，类似于几何图案29b。在这样的实施例中，当kdg 55af的外表面面对kgs44a的外表面时，kgd 55af和kgs 44a的块(例如，块13和块23)和接触焊点(例如，接触焊点17b和接触焊点27b)相互对齐并且安装在彼此上，如上述图3所示。
77.图6是根据本发明的一个实施例的示意性地示出用于ftf堆叠分别ic裸片21和ic裸片11的几何图案29a和几何图案29b的方法的流程图。
78.该方法从图案定义步骤60开始，使用光刻工艺和掩模版41和掩模版42来分别在晶圆52和晶圆51的外表面上定义几何图案29a和几何图案29b，如上文图4和图5中详细描述的。
79.在切割步骤62，晶圆52被切割，并且成功通过测试程序的kgd 55如上文图5中详细描述的那样被识别。
80.在kgs识别步骤64，成功通过测试程序的kgs 44被识别，如上文图5中详细描述的。
81.在结束该方法的安装步骤66，拾放机械臂被用于将kgd 55af的翻转后的几何图案29b放置在kgs 44a的几何图案29a上，如上文图5中详细描述的。请注意，当正确地翻转和安装时，至少接触焊点17b和接触焊点27b，接触焊点15c和接触焊点25c，以及接触焊点15b和接触焊点25b，相互对齐并且相互接触放置，如上文图3中详细描述的。
82.图7是根据本发明的另一个实施例的用于产生ic裸片21和ic裸片11的掩模版71的示意性俯视图。
83.在一些实施例中，掩模版71包括类似的掩模72a和掩模72b，每个掩模都具有以几何图案29a排列的接触焊点用于产生ic裸片21。掩模版71进一步包括类似的掩模74b和掩模74a，每个掩模都有以几何图案29b排列的接触焊点用于产生ic裸片11。换句话说，用于产生ic裸片21的至少一个掩模和用于产生ic裸片11的至少一个掩模被布置在同一个掩模版上。
84.请注意，用于光刻工艺的掩模版的典型尺寸约为26毫米乘33毫米，因此掩模版的面积约为858平方毫米。在图4的示例中，每个掩模(例如，掩模45和掩模46)的尺寸大于13毫米乘17毫米，因此，只有一个掩模45适合掩模版41。
85.在图7的示例中，每个掩模(例如，掩模72a和掩模74a)的尺寸小于10毫米乘14毫米，因此，掩模版71可以包括四个掩模72a、掩模72b、掩模74a和掩模74b。
86.在一些实施例中，可以使用一种光刻工艺来在同一晶圆上定义几何图案29a和几何图案29b，因为用于产生ic裸片21和ic裸片11二者的掩模在同一光刻工艺步骤中暴露于光刻系统的光束。下面的图8和图9更详细地描述了用于产生ic裸片21和ic裸片11以及相互堆叠ic裸片21和ic裸片11ftf的工艺流程。
87.图8是根据本发明的另一个实施例的使用图7的掩模版71图案化的晶圆81和晶圆82的示意性俯视图。
88.在一些实施例中，晶圆81包括多个区域85，每个区域与在上述图7中描述的在光刻工艺中使用掩模版71产生的几何图案相对应。在本示例中，晶圆81已被测试，但还没有被切割。在这样的实施例中，每个区域85可以包括：(i)一个或更多个报废位点89，和/或(ii)具有使用掩模版71的掩模72a和/或掩模72b产生的几何图案29a的一个或更多个kgs 88a，和/或(iii)具有使用掩模版71的掩模74a和/或掩模74b产生的几何图案29b的一个或更多个kgs 77a。
89.在一些实施例中，晶圆82包括多个区域86，每个区域与在上文图7中描述的在光刻工艺中使用掩模版71产生的几何图案相对应。请注意，掩模版71包括四个部分，即掩模72a、掩模72b、掩模74a和掩模74b，并且每个区域85和区域86包括与掩模版71的部分相对应的四个部分。区域85和区域86的上两个部分有使用掩模72a和/或掩模72b产生的几何图案29a。类似地，区域85和区域86的下两个部分具有使用掩模74a和/或掩模74b产生的几何图案29b。
90.在本示例中，晶圆82已被测试并切割。在这样的实施例中，每个区
91.域86可以包括：(i)一个或更多个报废的裸片83，和/或(ii)具有使用掩5模版71的掩模72a和/或掩模72b产生的几何图案29a的一个或更多个kgd
92.88b，和/或(iii)具有使用掩模版71的掩模74a和/或掩模74b产生的几何图案29b的一个或更多个kgd 77b。如上文图5所述，报废的裸片83因未能成功通过测试程序而以虚线出现。类似地，报废的位点89有标记(诸如墨水或任何其他合适的标记)，指示未能成功通过测试程序。
93.0现在参考晶圆82。在一些实施例中，在切割和分离每个kgd(即kgd
94.77b和88b)之后，拾放机械臂拾取给定的kgd，移动和翻转给定的kgd，并且将给定的kgd安装在合适的选定的kgs上。注意，给定的kgd具有接触焊点的第一几何图案，并且选定的kgs具有接触焊点的第二几何图
95.案。在这样的实施例中，给定的kgd的接触焊点与选定的kgs的相应接5触焊点对齐，如上文图3所示。
96.在图8的示例中，第一给定的kgd在本文被称为kgd 88bb，该kgd
97.88bb正在由机械臂拾取，并且随后被移动和翻转。请注意，在被翻转后，kgd 88bb在本文被称为kgd 88bf，并且机械臂将kgd 88bf安装在第一
98.选定的kgs上，在本文被称为kgs 77aa。类似地，第二给定的kgd在本0文被称为kgd 77bb，该kgd 77bb正在由机械臂拾取，并且随后被移动
99.和翻转。请注意，在被翻转后，kgd 77bb在本文被称为kgd 77bf，并且机械臂将kgd 77bf安装在第二选定的kgs上，在本文被称为kgs 88aa。
100.请注意，因为晶圆82具有kgd 77b和kgd 88b两者，并且晶圆82
101.具有kgs 77a和kgs 88a两者。因此，在被拾取、移动和翻转之后，重要5的是：(i)将kgd 88b安装在kgs 77a上，以及(ii)将kgd 77b安装在kgs 88a上。通过实施这一限制，kgd和相应的kgs的接触焊点将在ftf堆叠后相互对齐，例如如上述图3所示。在将kgd 88b ftf安装在kgs 88a上的情况下，kgd和相应的kgs的接触焊点将不会相互对齐，这是因为几何图案在上述图1所示的在关于轴20的反射下是非对称的。
102.图9是根据本发明的另一个实施例的示意性地示出用于ftf堆叠使用上述图7的掩
模版71产生的ic裸片21和ic裸片11的方法的流程图。
103.该方法从光刻步骤90开始，在每个晶圆的外表面上产生的每个区域的第一和第二相应部分中定义几何图案29a和几何图案29b。在图8的示例中，在成功通过测试程序后：(i)晶圆82中的区域86的第一部分和第二部分被称为kgd 88b和kgd 77b，以及(ii)晶圆81中的区域85的第一部分和第二部分被称为kgs 88a和kgs 77a。在一些实施例中，几何图案29a和几何图案29b通常在区域85和区域86中形成，使用掩模版71的掩模72a、掩模72b、掩模74a和掩模74b，如上文图7和8中详细描述的。
104.在切割步骤92，在执行测试程序和识别kgd 77b(具有几何图案29b)和kgd 88b(具有几何图案29a)之后，晶圆82被切割并且kgd被分离。在一些实施例中，对kgd 77b和kgd 88b进行分类，从而防止在安装过程中出现错误，如上文图8中详细描述的。
105.在kgs识别步骤94，基于测试程序，识别具有几何图案29b的kgs77a和具有几何图案29a的kgs 88a。在一些实施例中，每个kgs 77a和每个kgs 88a在晶圆82上的位置被存储在拾放系统的处理器中。
106.在结束该方法的安装步骤96，拾放系统：(i)将每个kgd 88b的外表面安装在相应的kgs 77a的外表面上，以便几何图案29a被安装在几何图案29b上并与几何图案29b对齐，以及(ii)将每个kgd 77b的外表面安装在相应的kgs 88a的外表面上，以便几何图案29b被安装在几何图案29a上并与几何图案29a对齐。
107.在一些实施例中，在将kgd以ftf配置的方式安装在kgs上，并且在其间进行耦接后，晶圆81被切割并且每个堆叠被分离。请注意，在切割和分离之后：(i)每个前kgd 88b和每个前kgs 88a被称为ic裸片11，以及(ii)每个前kgd 77b和每个前kgs 77a被称为ic裸片21。在一些实施例中，以ftf配置安装在彼此上的每个堆叠的ic裸片21和ic裸片11(在此也称为第一芯片和第二芯片)，被安装在封装33上，如上述图3所示，用于生产任何合适类型的电子器件。
108.虽然本文所述的实施例主要处理(address)一对相似的ic裸片的正面对正面堆叠，但本文所述的方法和器件也可以被用于其他应用，诸如在任何种类的第一ic裸片和第二ic裸片的ftf堆叠中，这些裸片相互不同，但在其外表面上分别具有第一几何图案和第二几何图案，这些几何图案在关于给定轴的反射下是非对称的，并且至少在其一个部分是相互的镜象。
109.因此，将被理解的是，上文描述的实施例是以举例的方式进行的，并且本发明并不局限于上文特别示出和描述的内容。相反，本发明的范围包括本文描述的各种特征的组合和子组合，以及本领域技术人员在阅读上述描述后会想到的并且在现有技术中没有公开的变化和修改。本专利申请中通过引用而并入的文件应被视为本技术的组成部分，除非在这些并入文件中以与本说明书中明确或隐含的定义相冲突的方式定义任何术语，则仅应只考虑本说明书中的定义。

技术特征：
1.一种电子器件，包括：第一集成电路ic裸片，其包括在所述第一ic裸片的第一表面上以第一几何图案排列的第一组接触焊点；以及第二ic裸片，其包括在所述第二ic裸片的第二表面上以第二几何图案排列的第二组接触焊点，所述第二几何图案是所述第一几何图案的镜像，其中所述第二ic裸片的所述第二表面面对所述第一ic裸片的所述第一表面，并且其中所述第一组接触焊点和所述第二组接触焊点相互对齐并且安装在彼此上。2.根据权利要求1所述的器件，其中所述第一几何图案在所述第一ic裸片的平面内在关于给定轴的反射下是非对称的，并且其中所述第二几何图案是所述第一几何图案相对于所述给定轴的镜像。3.根据权利要求1所述的器件，其中所述第一组和所述第二组中的每组中的接触焊点包括第一类型的一个或更多个第一接触焊点和第二类型的一个或更多个第二接触焊点，并且其中，当所述第二表面面对所述第一表面时，所述第一组和所述第二组中的所述第一接触焊点安装在彼此上，并且所述第一组和所述第二组中的所述第二接触焊点安装在彼此上。4.根据权利要求1所述的器件，其中所述第一ic裸片和所述第二ic裸片中的每个都包括第一部分和第二部分，并且其中，当所述第二表面面对所述第一表面时，所述第一组和所述第二组的所述第一部分安装在彼此上并且所述第一组和所述第二组的所述第二部分安装在彼此上。5.根据权利要求1所述的器件，其中所述第一ic裸片包括至少具有给定层的第一组层，所述给定层包括以第一几何模型排列的第一组电路组件，并且其中所述第二ic裸片包括具有至少所述给定层的第二组层，所述给定层包括在所述第二组的所述给定层上以第二几何模型排列的第二组电路组件，所述第二几何模型是所述第一几何模型的镜像。6.根据权利要求1所述的器件，其中所述第一ic裸片和所述第二ic裸片包括同一产品。7.一种掩模版组，所述组包括：用于产生第一集成电路ic裸片的至少第一掩模，所述第一掩模包括以第一几何图案排列并且被配置为使撞击在其上的光束衰减的第一组元件；以及用于产生第二ic裸片的至少第二掩模，所述第二掩模包括第二组元件，所述第二组元件(i)以是所述第一几何图案的镜像的第二几何图案排列，并且(ii)被配置为使撞击在其上的所述光束衰减。8.根据权利要求7所述的掩模版组，其中所述第一掩模和所述第二掩模位于所述组中不同的第一掩模版和第二掩模版中。9.根据权利要求7所述的掩模版组，其中所述第一掩模和所述第二掩模位于所述组中同一掩模版的不同的第一部分和第二部分。10.一种用于生产电子器件的方法，所述方法包括：在第一集成电路ic裸片的第一表面上，产生以第一几何图案排列的第一组接触焊点；在第二ic裸片的第二表面上，产生以第二几何图案排列的第二组接触焊点，所述第二几何图案是所述第一几何图案的镜像；将所述第二ic裸片的所述第二表面与所述第一ic裸片的所述第一表面相对放置，使得
所述第一组接触焊点和所述第二组接触焊点相互对齐；以及将所述第一组接触焊点和所述第二组接触焊点相互耦接。11.根据权利要求10所述的方法，其中产生所述第一组包括在所述第一ic裸片的平面内以关于给定轴的反射下的非对称图案排列所述第一几何图案，并且其中产生所述第二组包括以所述第一几何图案相对于所述给定轴的所述镜像排列所述第二几何图案。12.根据权利要求10所述的方法，并且包括：(a)使用至少第一掩模来产生所述第一ic裸片，所述第一掩模包括以第一几何图案排列并且被配置为衰减撞击在其上的光束的第一组元件；以及(b)使用至少第二掩模来产生所述第二ic裸片，所述第二掩模包括(i)以是所述第一几何图案的镜像的第二几何图案排列，并且(ii)被配置为使撞击在其上的所述光束衰减的第二组元件。13.根据权利要求12所述的方法，其中产生所述第一ic裸片和所述第二ic裸片包括：将所述光束分别施加到所述第一掩模和所述第二掩模，用于在所述第一表面和所述第二表面上产生所述第一几何图案和所述第二几何图案。14.根据权利要求13所述的方法，其中所述第一掩模和所述第二掩模位于不同的第一掩模版和第二掩模版中，并且其中施加所述光束包括：使用第一光刻工艺将第一光束施加到所述第一掩模版；以及使用第二光刻工艺而不是所述第一光刻工艺将第二光束施加到所述第二掩模版。15.根据权利要求14所述的方法，其中在第一基板上产生多个所述第一ic裸片，并且在与所述第一基板不同的第二基板上产生多个所述第二ic裸片，并且所述方法包括：(i)在所述第一基板中，识别已知好的位点kgs，其符合产生所述电子器件的条件并且旨在成为所述第一ic裸片；以及(ii)在所述第二基板中，识别已知好的裸片kgd，其符合产生所述电子器件的条件并且旨在成为所述第二ic裸片。16.根据权利要求15所述的方法，其中耦接所述第一组接触焊点和所述第二组接触焊点包括：将所述kgd与用于产生所述第二ic裸片的所述第二基板分离；以及耦接在所述第二组接触焊点与所述第一基板上和所述第一ic裸片一起定位的所述第一组接触焊点之间。17.根据权利要求13所述的方法，其中所述第一掩模和所述第二掩模位于同一掩模版的不同的第一部分和第二部分中，并且其中施加所述光束包括在执行同一光刻工艺时将所述光束施加到所述同一掩模版。18.根据权利要求17所述的方法，其中第一多个所述第一ic裸片和所述第二ic裸片是在第一基板上产生，并且第二多个所述第一ic裸片和所述第二ic裸片在与所述第一基板不同的第二基板上产生，并且所述方法包括：(i)在所述第一基板中，识别已知好的位点kgs，其符合产生所述电子器件的条件并且旨在成为所述第一ic裸片；以及(ii)在所述第二基板中，识别已知好的裸片kgd，其符合产生所述电子器件的条件并旨在成为所述第二ic裸片。19.一种电子器件，包括：封装；以及安装在所述封装上的第一芯片和第二芯片的堆叠，所述第一芯片具有第一外部图案，并且所述第二芯片具有第二外部图案，所述第二外部图案面对所述第一外部图案，并且是所述第一外部图案的镜像。20.根据权利要求19所述的电子器件，其中所述第一外部图案在第一芯片的平面内在
关于给定轴的反射下是非对称的，并且其中所述第二图案是所述第一图案相对于所述给定轴的镜像。

技术总结
本公开涉及集成电路裸片的堆叠。一种电子器件包括第一集成电路(IC)芯片和第二IC裸片。第一IC裸片包括在第一IC裸片的第一表面上以第一几何图案排列的第一组接触焊点，第二IC裸片包括在第二IC裸片的第二表面上以第二几何图案排列的第二组接触焊点，该第二几何图案是第一几何图案的镜像。第二IC裸片的第二表面面对第一IC裸片的第一表面，并且第一组接触焊点和第二组接触焊点相互对齐并且安装在彼此上。和第二组接触焊点相互对齐并且安装在彼此上。和第二组接触焊点相互对齐并且安装在彼此上。


技术研发人员：I
受保护的技术使用者：迈络思科技有限公司
技术研发日：2022.12.28
技术公布日：2023/7/31