积分调制电路的制作方法

1.本技术涉及集成电路技术领域，尤其涉及一种积分调制电路。


背景技术：

2.求和积分模数转换电路中除了存在量化噪声与热噪声，还存在运算放大电路的直流失调以及低频1/f噪声等非理想因素。积分调制电路会因为运算放大电路的直流失调以及低频1/f噪声的存在，而导致整个积分调制电路的信噪比降低。


技术实现要素：

3.本技术提供一种能消除积分运放电路的直流失调的积分调制电路。
4.本技术提供一种积分调制电路，应用于求和积分模数转换电路，包括：
5.信号输入端，用于输入采样信号；
6.斩波时钟电路，用于产生多阶斩波时钟信号；
7.级联连接的多级积分运放电路，所述多级积分运放电路中位于首端的第一级所述积分运放电路与所述信号输入端、所述斩波时钟电路连接；第一级所述积分运放电路用于接收所述采样信号；及
8.斩波电路，包括第一斩波电路和第二斩波电路，所述第一斩波电路和所述第二斩波电路分别连接于第一级所述积分运放电路的输入端和输出端，且均与所述斩波时钟电路连接；在所述第一斩波电路、所述第二斩波电路及所述斩波时钟信号的作用下，使输入至第一级所述积分运放电路的所述采样信号在所述多级积分运放电路中的信号传输通路改变。
9.可选的，所述斩波时钟信号的阶数数量大于等于所述积分运放电路的级数数量；或
10.所述斩波时钟信号的阶数数量等于所述积分运放电路的级数数量。
11.可选的，所述第一斩波电路包括第一斩波开关，所述第二斩波电路包括第二斩波开关；所述积分调制电路还包括主时钟电路，用于产生主时钟信号；所述第一斩波开关和所述第二斩波开关在所述主时钟信号的作用下进行切换，且在所述斩波时钟信号的作用下，使所述采样信号在所述多级积分运放电路中至少传输多个所述主时钟信号的周期。
12.可选的，所述斩波时钟电路用于产生至少m阶所述斩波时钟信号，第一级所述积分运放电路的输入端的所述采样信号在所述多级积分运放电路中至少传输n个所述主时钟信号的周期；其中m大于等于4，且n/2m为整数。
13.可选的，所述信号输入端包括正相采样输入端和反相采样输入端；所述积分调制电路还包括采样电路，包括采样切换开关；所述采样切换开关包括第一采样切换开关和第二采样切换开关，所述第一采样切换开关分别连接于所述正相采样输入端和所述第一斩波电路的第一输入端之间及连接于所述反相采样输入端和所述第一斩波电路的第二输入端之间；所述第二采样切换开关分别连接于所述反相采样输入端和所述第一斩波电路的第一输入端及连接于所述正相采样输入端和所述第一斩波电路的第二输入端之间；
14.所述斩波时钟信号包括第一斩波时钟信号和第二斩波时钟信号；所述斩波时钟电路用于在每个所述主时钟信号的上升沿时，产生与所述第一采样切换开关的开关信号同步的所述第一斩波时钟信号；且在每个所述主时钟信号从上升沿向下降沿切换时，产生与所述第二采样切换开关的开关信号同步的所述第二斩波时钟信号。
15.可选的，所述斩波时钟电路包括第一时钟输出端和第二时钟输出端，所述第一时钟输出端连接于所述第一斩波电路的第一输出端与所述第一级积分运放电路的正相输入端之间及连接于所述第二斩波电路的第一输出端；所述第二时钟输出端连接于所述第一斩波电路的第二输出端与所述第一级积分运放电路的反相输入端之间及连接于所述第二斩波电路的第二输出端；
16.当所述第一采样切换开关导通时，所述斩波时钟电路产生的所述第一斩波时钟信号为高电平，该高电平通过所述第一时钟输出端输出；当所述第二采样切换开关断开时，所述斩波时钟电路产生的所述第二斩波时钟信号为低电平，该低电平通过所述第二时钟输出端输出；或
17.当所述第一采样切换开关断开时，所述斩波时钟电路产生的所述第一斩波时钟信号为低电平，该低电平通过所述第二时钟输出端输出；当所述第二采样切换开关导通时，所述斩波时钟电路产生的所述第二斩波时钟信号为高电平，该高电平通过所述第一时钟输出端输出。
18.可选的，所述信号输入端包括正相采样输入端和反相采样输入端；所述积分调制电路还包括采样电路，包括采样切换开关、采样电容和采样相位开关，所述采样切换开关和所述正相采样输入端、所述反相采样输入端及所述采样电容连接，所述采样相位开关和所述采样电容连接；所述采样切换开关和所述采样相位开关在所述主时钟信号的作用下进行切换，使所述采样电容对所述正相采样输入端和所述反相采样输入端输入的采样信号进行交替积分采样。
19.可选的，所述采样切换开关包括第一采样切换开关和第二采样切换开关；所述采样相位开关包括第一采样相位开关和第二采样相位开关；
20.在一个所述主时钟信号的周期内，所述第二采样切换开关与所述第一采样相位开关同步导通或同步断开；或
21.在一个所述主时钟信号的周期内，所述第一采样切换开关与所述第二采样相位开关同步导通或同步断开。
22.可选的，所述采样切换开关包括第一采样切换开关和第二采样切换开关，所述采样电容包括第一采样电容和第二采样电容；所述第一采样切换开关分别连接于所述正相采样输入端和所述第一采样电容之间及连接于所述反相采样输入端和所述第二采样电容之间；所述第二采样切换开关分别连接于所述反相采样输入端和所述第一采样电容及所述正相采样输入端和所述第二采样电容之间；在一个所述主时钟信号的周期内，所述第一采样切换开关与所述第二采样切换开关中的其中一者导通，另一者断开。
23.可选的，所述积分调制电路包括复位节点；所述采样相位开关包括第一采样相位开关和第二采样相位开关；所述第一采样相位开关连接于所述第一采样电容与所述复位节点之间及连接于所述第二采样电容与所述复位节点之间；所述第二采样相位开关连接于所述第一采样电容与所述第一斩波电路的第一输入端之间及连接于所述第二采样电容与所
述第一斩波电路的第二输入端之间；在一个所述主时钟信号的周期内，所述第一采样相位开关与所述第二采样相位开关中的其中一者导通，另一者断开。
24.可选的，所述积分调制电路还包括与第一级所述积分运放电路连接的积分电容；所述信号输入端还包括正相反馈输入端、反相反馈输入端；所述积分调制电路还包括与所述正相反馈输入端、所述反相反馈输入端连接的反馈电路，所述反馈电路包括反馈切换开关、反馈电容和反馈同步开关，所述反馈切换开关和所述正相反馈输入端、所述反相反馈输入端及所述反馈电容连接，所述反馈电容和所述反馈同步开关连接，所述反馈同步开关与所述积分电容连接；所述反馈切换开关和所述反馈同步开关在所述主时钟信号的作用下进行切换，使所述反馈电容对所述正相反馈输入端、所述反相反馈输入端输入的反馈信号进行交替积分反馈。
25.可选的，所述采样相位开关包括第一采样相位开关和第二采样相位开关；所述反馈切换开关包括第一反馈切换开关和第二反馈切换开关；
26.在一个所述主时钟信号的周期内，所述第一反馈切换开关相对所述第一采样相位开关在预设时段后延时导通或断开；或
27.在一个所述主时钟信号的周期内，所述第二反馈切换开关相对所述第二采样相位开关在预设时段后延时断开或导通。
28.可选的，所述采样相位开关包括第一采样相位开关；所述反馈同步开关包括第一反馈同步开关和第二反馈同步开关；所述斩波时钟电路包括第一时钟输出端和第二时钟输出端；所述积分调制电路还包括量化器，与所述第二斩波电路、所述积分电容连接，且所述量化器的第一输入端与所述第一时钟输出端连接，所述量化器的第二输入端与第二时钟输出端连接；
29.所述第一反馈同步开关在所述量化器的第一输出端的输出信号与所述第一采样相位开关的开关信号的或非逻辑作用下导通或断开；或
30.所述第二反馈同步开关在所述量化器的第二输出端的输出信号与所述第一采样相位开关的开关信号的与非逻辑作用下导通或断开。
31.可选的，所述反馈切换开关包括第一反馈切换开关和第二反馈切换开关，所述反馈电容包括第一反馈电容和第二反馈电容；所述第一反馈切换开关连接于所述正相反馈输入端和所述第一反馈电容之间及连接于所述反相反馈输入端和所述第二反馈电容之间；所述第二反馈切换开关连接于所述反相反馈输入端和所述第一反馈电容之间及连接于所述正相反馈输入端和所述第二反馈电容之间；在一个所述主时钟信号的周期内，所述第一反馈切换开关与所述第二反馈切换开关中的其中一者导通，另一者断开。
32.可选的，所述积分电容包括第一积分电容与第二积分电容；所述反馈同步开关包括第一反馈同步开关和第二反馈同步开关；所述第一反馈同步开关连接于所述第一反馈电容与所述第一积分电容之间及连接于所述第二反馈电容与所述第二积分电容之间；所述第二反馈同步开关连接于所述第一反馈电容与所述第二积分电容之间及连接于所述第二反馈电容与所述第一积分电容之间；在一个所述主时钟信号的周期内，所述第一反馈同步开关与所述第二反馈同步开关中的其中一者导通，另一者断开。
33.本技术实施例的积分调制电路，应用于求和积分模数转换电路，通过设置斩波时钟电路、斩波电路及级联连接的多级积分运放电路，斩波电路的第一斩波电路和第二斩波
电路分别连接于多级积分运放电路中位于首端的第一级积分运放电路的输入端和输出端，且均与斩波时钟电路连接；在第一斩波电路、第二斩波电路及斩波时钟信号的作用下，使输入至第一级积分运放电路的采样信号在多级积分运放电路中的信号传输通路改变，以消除或降低积分运放电路的直流失调，从而提高整个积分调制电路的信噪比。
34.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。
附图说明
35.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并与说明书一起用于解释本技术的原理。
36.图1所示为本技术的积分调制电路的一个实施例的原理框图。
37.图2所示为图1所示的积分调制电路的电路图。
38.图3所示为图2所示的积分调制电路的斩波技术消除失调的原理示意图。
39.图4所示为图2所示的积分调制电路的主时钟电路的主时钟信号与斩波时钟电路的四阶斩波时钟信号的时序图。
40.图5所示为图2所示的积分调制电路的采样电路的采样切换开关、采样相位开关与斩波时钟电路的四阶斩波时钟信号的时序图。
41.图6所示为图2所示的积分调制电路的采样电路的采样相位开关、反馈电路的反馈切换开关、斩波时钟电路的四阶斩波时钟信号及主时钟电路的主时钟信号的时序图。
具体实施方式
42.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
43.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。除非另作定义，本技术使用的技术术语或者科学术语应当为本技术所属领域内具有一般技能的人士所理解的通常意义。本技术说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。
44.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
45.本技术提供一种积分调制电路，应用于求和积分模数转换电路。积分调制电路包括信号输入端、斩波时钟电路、级联连接的多级积分运放电路及斩波电路。信号输入端用于输入采样信号。斩波时钟电路用于产生多阶斩波时钟信号。多级积分运放电路中位于首端的第一级积分运放电路与信号输入端、斩波时钟电路连接；第一级积分运放电路用于接收采样信号。斩波电路包括第一斩波电路和第二斩波电路，第一斩波电路和第二斩波电路分别连接于第一级积分运放电路的输入端和输出端，且均与斩波时钟电路连接；在第一斩波电路、第二斩波电路及斩波时钟信号的作用下，使输入至第一级积分运放电路的采样信号在多级积分运放电路中的信号传输通路改变。
46.本技术实施例的积分调制电路，应用于求和积分模数转换电路，通过设置斩波时钟电路、斩波电路及级联连接的多级积分运放电路，斩波电路的第一斩波电路和第二斩波电路分别连接于多级积分运放电路中位于首端的第一级积分运放电路的输入端和输出端，且均与斩波时钟电路连接；在第一斩波电路、第二斩波电路及斩波时钟信号的作用下，使输入至第一级积分运放电路的采样信号在多级积分运放电路中的信号传输通路改变，以消除或降低积分运放电路的直流失调，从而提高整个积分调制电路的信噪比。
47.本技术提供一种能够消除积分运放电路的直流失调且提高整个积分调制电路的信噪比的积分调制电路。下面结合附图，对本技术的积分调制电路进行详细说明。在不冲突的情况下，下述的实施例及实施方式中的特征可以相互组合。
48.积分调制电路应用于求和积分模数转换电路。求和积分模数转换电路主要用于实现对直流或低速信号进行高精度模数变换，应用领域为仪器、仪表、传感器读出电路等方面。求和积分模数转换电路包含1阶，2阶或高阶等结构。在电路结构上，求和积分模数转换电路还包括复位操作，即求和积分模数转换电路在对每一个采样信号进行变换之前要对积分调制电路进行复位清零。因此，存在周期性的复位操作是求和积分模数转换电路的主要特征之一。在本实施例中，求和积分模数转换电路可以是sigma-delta adc。
49.图1所示为本技术的积分调制电路1的一个实施例的原理框图。如图1所示，积分调制电路1包括信号输入端11、斩波时钟电路12、级联连接的多级积分运放电路13及斩波电路14。其中，信号输入端11用于输入采样信号。斩波时钟电路12用于产生多阶斩波时钟信号。多级积分运放电路13中位于首端的第一级积分运放电路131与信号输入端11、斩波时钟电路12连接。第一级积分运放电路131用于接收采样信号。斩波电路14包括第一斩波电路141和第二斩波电路142，第一斩波电路141和第二斩波电路142分别连接于第一级积分运放电路131的输入端和输出端，且均与斩波时钟电路12连接。在第一斩波电路141、第二斩波电路142及斩波时钟信号的作用下，使输入至第一级积分运放电路131的采样信号在多级积分运放电路13中的信号传输通路改变。
50.多级积分运放电路13包括两级及两级以上的积分运放电路。在本实施例中，多级积分运放电路13包括级联连接的四级积分运放电路。多级积分运放电路13包括位于首端的第一级积分运放电路131。除此之外，多级积分运放电路13还包括依次级联于第一级积分运放电路131后的第二级积分运放电路(图中未示出)、第三级积分运放电路(图中未示出)、第四级积分运放电路(图中未示出)等。在其他一些实施例中，多级积分运放电路13还包括四级以上的积分运放电路13，在本技术中不作限定。
51.由于对积分调制电路1的性能影响最大的为第一级积分运放电路131的噪声，因此
有必要对第一级积分运放电路131进行改进，以改善积分调制电路1的低频噪声对信噪比的影响。在本实施例中，信号输入端11在接收到采样信号后，该采样信号首先经过第一斩波电路141，从第一级积分运放电路131开始传输，然后经过第二斩波电路142，接着依次在第二级积分运放电路、第三级积分运放电路、第四级积分运放电路等积分运放电路中传输。在上述传输过程中，在第一斩波电路141、第二斩波电路142及斩波时钟信号的共同作用下，该采样信号在第一级积分运放电路131中的信号传输通路发生了改变。而该采样信号在级联于第二斩波电路142后的第二级积分运放电路、第三级积分运放电路、第四级积分运放电路中传输时，其信号传输通路也同步发生了改变。
52.如此设置，本技术通过将第一斩波电路141和第二斩波电路142分别设于第一级积分运放电路131的输入端和输出端，且设置斩波时钟电路12产生斩波时钟信号，使输入至信号输入端11的采样信号在第一斩波电路141、第二斩波电路142及斩波时钟信号的共同作用下，使在多级积分运放电路13中的信号传输通路改变，如此来消除或降低积分运放电路13的直流失调，使多级积分运放电路13的输入信号与输出信号达到平衡，以提高整个积分调制电路1的信噪比。
53.在一些实施例中，斩波时钟电路12至少产生两阶或两阶以上的斩波时钟信号。在一些实施例中，斩波时钟信号的阶数数量大于等于积分运放电路的级数数量。如此设置，保证输入至信号输入端11的采样信号在第一斩波电路141、第二斩波电路142及斩波时钟电路12产生的多阶斩波时钟信号的共同作用下，使在多级积分运放电路13中的所有的积分运放电路13中的信号传输通路均可发生改变，且可更好地消除或降低积分运放电路13的直流失调，甚至可以更彻底地消除积分运放电路13的直流失调，避免因斩波时钟信号的阶数数量少而使多级积分运放电路13中的部分的积分运放电路13中的信号传输通路没有改变，避免出现消除或降低积分运放电路13的直流失调效果不好的问题或者不够彻底的问题。
54.在本实施例中，斩波时钟信号的阶数数量等于积分运放电路的级数数量。如此设置，输入至信号输入端11的采样信号在第一斩波电路141、第二斩波电路142及斩波时钟电路12产生的多阶斩波时钟信号的共同作用下，使在多级积分运放电路13中的所有的积分运放电路13中的信号传输通路均发生改变，如此使消除或降低积分运放电路13的直流失调的效果更好，甚至更彻底，使多级积分运放电路13的输入信号与输出信号达到平衡，从而提高整个积分调制电路1的信噪比。且电路结构设计紧凑，电路结构不冗余。
55.理想状态下，积分运放电路13的两个输入端的电压均为0v，则积分运放电路13的输出端的电压也应该为0v。但在实际应用时，积分运放电路13的输出端总有一些电压，该电压则为直流失调电压vos。如果将积分运放电路13的输出端的直流失调电压除以电路中的噪声增益，得到结果为输入失调电压或输入参考失调电压。直流失调电压vos被等效成一个与积分运放电路13的反相输入端串联的电压源。因此，在本实施例中，在第一级积分运放电路131的两个输入端施加差分电压，以产生0v输出。
56.本实施例为了克服直流失调电压的影响，在积分运放电路13的输入端和输出端分别设置第一斩波电路141和第二斩波电路142，及通过设置斩波时钟电路12产生斩波时钟信号，利用斩波技术对积分运放电路13的差分输入的不断切换，将正负极性的直流失调电压vos动态地在积分运放电路13的输入端进行切换。可以理解为积分运放电路13的输入端的电压在vin+vos和vin-vos之间进行切换，如此形成差分电压。通过设置斩波时钟电路12、第
一斩波电路141和第二斩波电路142，利用斩波时钟电路12产生的斩波时钟信号，使差分信号在第一斩波电路141、第二斩波电路142及斩波时钟信号的共同作用下传输，使积分运放电路13的输入电压和输出电压达到平衡，来消除积分运放电路13的直流失调，从而提高整个积分调制电路的信噪比。且本实施例除在积分运放电路13的输入端和输出端分别设置第一斩波电路141和第二斩波电路142外，设置斩波时钟电路12即可，可减少电路的设计，避免处理器或探测器面积的增大，也会带来积分运放电路13的输入电压，减小积分运放电路13的输入阻抗。
57.图2所示为图1所示的积分调制电路1的电路图。图3所示为图2所示的积分调制电路1的斩波技术消除失调的原理示意图。图4所示为图2所示的积分调制电路1的主时钟电路20的主时钟信号与斩波时钟电路12的四阶斩波时钟信号的时序图。结合图1至图4所示，第一斩波电路141包括第一斩波开关(未示出)。第二斩波电路142包括第二斩波开关(未示出)。积分调制电路1还包括主时钟电路20，用于产生主时钟信号clk。第一斩波开关和第二斩波开关在主时钟信号的作用下进行切换，且在斩波时钟信号的作用下，使采样信号在多级积分运放电路13中至少传输多个主时钟信号的周期。在主时钟信号的作用下，采样信号在多级积分运放电路13中传输，且使采样信号在多级积分运放电路13中至少传输多个主时钟信号的周期后，能够全部消除或降低积分运放电路13的直流失调，使多级积分运放电路13的输入信号与输出信号达到平衡，从而提高整个积分调制电路1的信噪比。
58.在一些实施例中，斩波时钟电路12用于产生至少m阶斩波时钟信号，第一级积分运放电路131的输入端的采样信号在多级积分运放电路13中至少传输n个主时钟信号的周期；其中m大于等于4，且n/2m为整数。在本实施例中，斩波时钟电路12用于产生至少四阶斩波时钟信号。第一级积分运放电路131的输入端的采样信号在多级积分运放电路13中至少传输四个主时钟信号的周期。该采样信号在多级积分运放电路13中传输四个或四个以上的主时钟信号的周期后，能全部消除或降低积分运放电路13的直流失调。
59.积分调制电路1的积分运放电路13的直流失调电压是通过积分运放电路13的输入端和输出端设置的第一斩波电路141和第二斩波电路142内的斩波开关按四阶斩波时钟信号的时序规律工作进行消除的。斩波技术是通过将低频噪声和失调电压调制到高频处而将信号解调回基频，再经滤波处理来消除低频噪声和失调电压的影响。结合图1至图3所示，提供的采样信号为占空比50％的方波信号，其傅立叶表达式为：
[0060][0061]
其中系数
[0062]
斩波消除失调过程包括：方波m1(t)对输入vin进行调制，时域上即二者相乘，即仅在f
chop
奇数次谐波频率处有分量。后将调制后信号vin
·
m1(t)、低频噪声vn和失调电压vos一同作为第一级积分运放电路131的输入信号被放大。放大后的输出信号va再乘上m2(t)被解调，故放大后的vin
·
m1(t)信号被解调成只携有f
chop
偶数倍谐波频率的分量，而vn和vos由于只被调制一次，故被移到只携有f
chop
奇数倍谐波频率处的高频分量上。输出信号vout再经一个带宽略大于输入信号截止频率ft的低通滤波器，即可获得被放大后的初始信号vin。
[0063]
采用四阶斩波时钟信号的时序按固定周期消除四级级联的积分运放电路13中每一级的积分运放电路的输出失调。在本技术中还可应用于四级以上的积分运放电路13的情况。通过设置的第一斩波电路141和第二斩波电路142，配合四阶斩波时钟信号的时序对积分运放电路13的直流失调电压进行精确的校正与消除。与相关技术相比，相关技术中只能消除一级积分运放电路13的直流失调，并不能消除多级积分运放电路13中的直流失调电压。本实施例可通过斩波电路14(第一斩波电路141和第二斩波电路142)及在斩波时钟信号的共同作用下，采用多阶斩波技术来消除整个多级积分运放电路13的直流失调电压，且可降低频噪声搬移到高频，后经低通滤波器将高频噪声滤除，可极大地降低落在信号带宽内的噪声成分，从而提高系统信噪比。
[0064]
结合图1至图4所示，本实施例的斩波时钟电路12用于产生至少四阶斩波时钟信号。至少四阶斩波时钟信号的表达式为：其中，一阶斩波时钟信号表示：s1＝(+-)；二阶斩波时钟信号表示：)；二阶斩波时钟信号表示：以此类推，三阶斩波时钟信号表示：s3＝(+
‑‑
+)(-++-)；四阶斩波时钟信号表示：s4＝(+
‑‑
+-++-)(-++-+
‑‑
+)。其中，“+”、
“‑”
分别表示斩波时钟信号的高、低电平，表示对应的开关的闭合与断开。用
±
1来表示斩波时钟信号的时序的极性(或方向)，+1代表直流偏移量的正向传播方向，-1代表该直流偏移量与正向传播方向互补的相反方向，即为反向传播方向。
[0065]
以全差分的第一级积分运放电路131为例，如果+1代表直流偏移量从第一级积分运放电路131的正相输入端传到第一级积分运放电路131的正相输出端，那么-1代表直流偏移量从第一级积分运放电路131的反相输入端传输到第一级积分运放电路131的正相输出端。通过设置第一斩波电路141、第二斩波电路142及斩波时钟电路12，交换第一级积分运放电路131的输入端和输出端的极性在积分运放电路13中执行的直流失调电压vos在信号传输通路中的反转，但是信号的积分方向不变。可以证明，只要n/2m为整数，如果按sm顺序确定m个积分调制电路1中的偏移传播极性，则在转换所需的n个主时钟信号的周期后，所有积分运放电路13的输出端的直流偏移量将被消除。对于m级级联连接的积分运放电路13，当主时钟信号k＝2m阶序列时，直流失调被完全消除，即第2k个主时钟信号的周期后积分运放电路13的直流失调为零，任何2k整数倍的主时钟信号的周期均可消除。因此在本实施例中，将四阶斩波技术应用于积分调制电路1的第一级运放电路131的环路结构中，消除积分运放电路13的环路中的直流失调电压，保证采样信号在多级积分运放电路13中传输16个主时钟信号的周期后，能够全部消除或降低积分运放电路13的直流失调，使多级积分运放电路13的输入信号与输出信号达到平衡，提高整个积分调制电路1的信噪比。
[0066]
图5所示为图2所示的积分调制电路1的采样电路15的采样切换开关151、采样相位开关153与斩波时钟电路12的四阶斩波时钟信号的时序图。结合图2和图5所示，信号输入端11包括采样信号输入端111。采样信号输入端111包括正相采样输入端vinp和反相采样输入端vinn。积分调制电路1还包括采样电路15，采样电路15与正相采样输入端vinp、反相采样输入端vinn连接，采样电路15通过正相采样输入端vinp、反相采样输入端vinn分别接收正相的采样信号和反相的采样信号。
[0067]
在图2所示的实施例中，采样电路15包括采样切换开关151、采样电容152和采样相位开关153。采样切换开关151和正相采样输入端vinp、反相采样输入端vinn及采样电容152
连接，采样相位开关153和采样电容152连接。采样切换开关151和采样相位开关153在主时钟信号的作用下进行切换，使采样电容152对正相采样输入端vinp和反相采样输入端vinn输入的采样信号进行交替积分采样。本实施例利用双采样、双线性积分技术，来消除采样电容152的电容失配，提高系统信噪比，即提高系统的精度。
[0068]
在图2所示的实施例中，采样切换开关151包括第一采样切换开关s1和第二采样切换开关s2。采样电容152包括第一采样电容csp和第二采样电容csn。第一采样切换开关s1分别连接于正相采样输入端vinp和第一采样电容csp之间及连接于反相采样输入端vinn和第二采样电容csn之间。第二采样切换开关s2分别连接于反相采样输入端vinn和第一采样电容csp及正相采样输入端vinp和第二采样电容csn之间。在一个主时钟信号的周期内，第一采样切换开关s1与第二采样切换开关s2中的其中一者导通，另一者断开。结合图2和图5所示，在一个主时钟信号的周期内，第一采样切换开关s1和第二采样切换开关s2为一对互补开关。在进行采样时，第一采样切换开关s1导通时，第二采样切换开关s2断开。在第一采样切换开关s1断开时，第二采样切换开关s2导通。在图5所示的实施例中，在一个主时钟信号clk的周期内，第一采样切换开关s1对应的电平为低，第二采样切换开关s2对应的电平为高时，此时表示第一采样切换开关s1断开，第二采样切换开关s2导通。在一个主时钟信号clk的周期内，第一采样切换开关s1对应的电平为高，第二采样切换开关s2对应的电平为低时，此时表示第一采样切换开关s1导通，第二采样切换开关s2断开。在图5所示的实施例中，在一个主时钟信号clk的周期内，如果第一采样切换开关s1对应的电平由低变为高，则表示第一采样切换开关s1从断开切换为导通。在一个主时钟信号clk的周期内，如果第二采样切换开关s2对应的电平由高变为低，则表示第二采样切换开关s2从导通切换为断开。本实施例中，分别设置两个第一采样切换开关s1和两个第二采样切换开关s2，在主时钟信号的周期内进行非重叠切换。
[0069]
在图2所示的实施例中，积分调制电路1包括复位节点vcm。采样相位开关153包括第一采样相位开关φ1和第二采样相位开关φ2。第一采样相位开关φ1连接于第一采样电容csp与复位节点vcm之间及连接于第二采样电容csn与复位节点vcm之间。第二采样相位开关φ2连接于第一采样电容csp与第一斩波电路141的第一输入端141a之间及连接于第二采样电容csn与第一斩波电路141的第二输入端141b之间。在一个主时钟信号clk的周期内，第一采样相位开关φ1与第二采样相位开关φ2中的其中一者导通，另一者断开。结合图2和图5所示，在一个主时钟信号的周期内，第一采样相位开关φ1和第二采样相位开关φ2为一对互补开关。在进行采样时，第一采样相位开关φ1导通时，第二采样相位开关φ2断开。在第一采样相位开关φ1断开时，第二采样相位开关φ2导通。在图5所示的实施例中，在一个主时钟信号clk的周期内，第一采样相位开关φ1对应的电平为高，第二采样相位开关φ2对应的电平为低时，此时表示第一采样相位开关φ1导通，第二采样相位开关φ2断开。在一个主时钟信号clk的周期内，第一采样相位开关φ1对应的电平为低，第二采样相位开关φ2对应的电平为高时，此时表示第一采样相位开关φ1断开，第二采样相位开关φ2导通。在图5所示的实施例中，在一个主时钟信号clk的周期内，如果第一采样相位开关φ1对应的电平由高变为低，则表示第一采样相位开关φ1从导通切换为断开。在一个主时钟信号clk的周期内，如果第二采样相位开关φ2对应的电平由低变为高，则表示第二采样相位开关φ2从断开切换为导通。本实施例中，分别设置两个第一采样相位开关φ1和两个第二采样相位开关
φ2，在主时钟信号的周期内进行非重叠切换。
[0070]
在图5所示的实施例中，在一个主时钟信号clk的周期内，第二采样切换开关s2与第一采样相位开关φ1同步导通或同步断开。在一个主时钟信号的周期内，第二采样切换开关s2与第一采样相位开关φ1同步导通。第二采样切换开关s2与第一采样相位开关φ1同步断开。在图5所示的实施例中，在一个主时钟信号的周期内，第一采样切换开关s1与第二采样相位开关φ2同步导通或同步断开。在一个主时钟信号的周期内，第一采样切换开关s1与第二采样相位开关φ2同步导通。第一采样切换开关s1与第二采样相位开关φ2同步断开。
[0071]
在图2和图5所示的实施例中，第一采样切换开关s1分别连接于正相采样输入端vinp和第一斩波电路141的第一输入端141a之间及连接于反相采样输入端vinn和第一斩波电路141的第二输入端141b之间。第二采样切换开关s2分别连接于反相采样输入端vinn和第一斩波电路141的第一输入端141a及连接于正相采样输入端vinp和第一斩波电路141的第二输入端141b之间。斩波时钟信号包括第一斩波时钟信号chop+和第二斩波时钟信号chop-。
[0072]
在图5所示的实施例中，斩波时钟电路12用于在每个主时钟信号clk的上升沿(图5中箭头所指示的向上方向)时，产生与第一采样切换开关s1的开关信号同步的第一斩波时钟信号chop+。且在每个主时钟信号clk从上升沿向下降沿(图5中箭头所指示的向下方向)切换时，产生与第二采样切换开关s2的开关信号同步的第二斩波时钟信号chop-。在上述切换过程中，第一斩波时钟信号chop+与第二斩波时钟信号chop-为一对互补的信号。结合图2和图5所示，第一时钟输出端121用于输出斩波时钟电路12的第一斩波时钟信号chop+。和第二时钟输出端122用于输出斩波时钟电路12的第二斩波时钟信号chop-。chop+表示第一斩波电路141与第一级积分运放电路131的正相输入端131a的节点连通；及表示第二斩波电路142的第一输出端142a的节点连通。chop-表示第一斩波电路141与第一级积分运放电路131的反相输入端131b的节点连通；及表示第二斩波电路142的第二输出端142b的节点连通。
[0073]
在图2所示的实施例中，斩波时钟电路12包括第一时钟输出端121和第二时钟输出端122，第一时钟输出端121连接于第一斩波电路141的第一输出端141a与第一级积分运放电路131的正相输入端131a之间及连接于第二斩波电路142的第一输出端142a。第二时钟输出端122连接于第一斩波电路141的第二输出端141b与第一级积分运放电路131的反相输入端131b之间及连接于第二斩波电路142的第二输出端142b。在图2和图5所示的实施例中，当第一采样切换开关s1导通时，斩波时钟电路12产生的第一斩波时钟信号chop+为高电平，该高电平通过第一时钟输出端121输出。当第二采样切换开关s2断开时，斩波时钟电路12产生的第二斩波时钟信号chop-为低电平，该低电平通过第二时钟输出端122输出。在图2和图5所示的实施例中，当第一采样切换开关s1断开时，斩波时钟电路12产生的第一斩波时钟信号chop+为低电平，该低电平通过第二时钟输出端122输出。当第二采样切换开关s2导通时，斩波时钟电路12产生的第二斩波时钟信号chop-为高电平，该高电平通过第一时钟输出端121输出。如此设置，本实施例的两个第一采样切换开关s1和两个第二采样切换开关s2，与斩波时钟电路12产生的第一斩波时钟信号chop+和第二斩波时钟信号chop-之间符合上述时序规律并周期循环，如此来消除电容失配与直流电压失调。
[0074]
在本实施例中，对于采样与积分是分开进行的，例如先采样后积分。本实施例通过设置采样切换开关151和采样相位开关153，将采样与积分过程分开，可以降低运放性能的
要求，从而降低积分运放的设计难度。
[0075]
结合图2和图5所示的实施例中，采样电路15的工作过程包括：第一采样相位开关φ1闭合时，第二采样切换开关s2闭合，第一采样切换开关s1断开，第一采样电容cip和第二采样电容cin的右极板均复位到复位节点vcm，该复位节点的电压为稳定电压。第一采样电容cip和第二采样电容cin的左极板分别接正相采样输入端vinp和反相采样输入端vinn。在第二采样相位开关φ2闭合时，第二采样切换开关s2断开，第一采样切换开关s1闭合，第一采样电容cip和第二采样电容cin的左极板的电压与第一采样相位开关φ1闭合时的电压对调，如此使第一采样电容cip和第二采样电容cin的左极板电压与第一采样相位开关φ1闭合时的电压对调。这样，采样电路15每一次采样的电压都是vinp+vinn，这样采样的电压为
±
(vinp+vinn)，因此采用本实施例的双采样结构及双线性积分可以使采样电压加倍。
[0076]
在上述方案中，第一斩波电路141和第二斩波电路142的斩波开关的开关时序，与采样电路15中的采样切换开关151、采用相位开关153，在主时钟信号及斩波时钟信号的作用下相互配合，通过四阶斩波时钟信号的时序来消除第一级积分运放电路131中的输出失调与低频噪声。且本实施例的采样电路15的采样电容152通过双采样的结构，实现了输入信号幅度的加倍，这样使得信号功率相应增加，在得到相同信噪比的情况下，可以大大降低对系统底噪的要求。假设限制底噪的主要为采样切换开关151产生的热噪声即kt/c噪声。根据信噪比＝信号功率/噪声功率，降低对噪声的要求就意味着在得到相同信噪比时，可以提高kt(常数)/c噪声，即可以将采样电容c减小，减小采样电容一方面可以降低电路功耗，另一方面可以减小电路面积。
[0077]
在图2所示的实施例中，积分调制电路1还包括与第一级积分运放电路131连接的积分电容16。信号输入端11还包括反馈信号输入端112。反馈信号输入端112包括正相反馈输入端vrefp与反相反馈输入端vrefn。积分调制电路1还包括与正相反馈输入端vrefp、反相反馈输入端vrefn连接的反馈电路17，反馈电路17包括反馈切换开关171、反馈电容172和反馈同步开关173，反馈切换开关171和正相反馈输入端vrefp、反相反馈输入端vrefn及反馈电容172连接，反馈电容172和反馈同步开关173连接，反馈同步开关173与积分电容16连接；反馈切换开关171和反馈同步开关173在主时钟信号的作用下进行切换，使反馈电容172对正相反馈输入端vrefp、反相反馈输入端vrefn输入的反馈信号进行交替积分反馈。本实施例利用双反馈、双线性积分技术，来消除反馈电容172的电容失配，提高系统信噪比，即提高系统的精度。
[0078]
在图2所示的实施例中，反馈切换开关171包括第一反馈切换开关s3和第二反馈切换开关s4，反馈电容172包括第一反馈电容cfbp和第二反馈电容cfbn；第一反馈切换开关s3连接于正相反馈输入端vrefp和第一反馈电容cfbp之间及连接于反相反馈输入端vrefn和第二反馈电容cfbn之间。第二反馈切换开关s4连接于反相反馈输入端vrefn和第一反馈电容cfbp之间及连接于正相反馈输入端vrefp和第二反馈电容cfbn之间。在一个主时钟信号的周期内，第一反馈切换开关s3与第二反馈切换开关s4中的其中一者导通，另一者断开。
[0079]
图6所示为图2所示的积分调制电路1的采样电路15的采样相位开关153、反馈电路17的反馈切换开关171、斩波时钟电路12的四阶斩波时钟信号及主时钟电路20的主时钟信号的时序图。结合图2和图6所示，在一个主时钟信号的周期内，第一反馈切换开关s3和第二反馈切换开关s4为一对互补开关。在进行反馈时，第一反馈切换开关s3导通时，第二反馈切
换开关s4断开。在第一反馈切换开关s3断开时，第二反馈切换开关s4导通。在图6所示的实施例中，在一个主时钟信号clk的周期内，第一反馈切换开关s3对应的电平为低，第二反馈切换开关s4对应的电平为高时，此时表示第一反馈切换开关s3断开，第二反馈切换开关s4导通。第一反馈切换开关s3对应的电平为高，第二反馈切换开关s4对应的电平为低时，此时表示第一反馈切换开关s3导通，第二反馈切换开关s4断开。在图6所示的实施例中，在一个主时钟信号clk的周期内，如果第一反馈切换开关s3对应的电平由低变为高，则表示第一反馈切换开关s3从断开切换为导通。在一个主时钟信号clk的周期内，如果第二反馈切换开关s4对应的电平由高变为低，则表示第二反馈切换开关s4从导通切换为断开。本实施例中，分别设置两个第一反馈切换开关s3和两个第二反馈切换开关s4，在主时钟信号的周期内进行非重叠切换。
[0080]
在图2所示的实施例中，积分电容16包括第一积分电容cip与第二积分电容cin。反馈同步开关173包括第一反馈同步开关rp和第二反馈同步开关ln。第一反馈同步开关rp连接于第一反馈电容cfbp与第一积分电容cip之间及连接于第二反馈电容cfbn与第二积分电容cin之间。第二反馈同步开关ln连接于第一反馈电容cfbp与第二积分电容cin之间及连接于第二反馈电容cfbn与第一积分电容cip之间。在一个主时钟信号的周期内，第一反馈同步开关rp与第二反馈同步开关ln中的其中一者导通，另一者断开。在一个主时钟信号的周期内，第一反馈同步开关rp和第二反馈同步开关ln为一对互补开关。在进行反馈时，第一反馈同步开关rp导通时，第二反馈同步开关ln断开。在第一反馈同步开关rp断开时，第二反馈同步开关ln导通。本实施例中，分别设置两个第一反馈同步开关rp和两个第二反馈同步开关ln进行非重叠切换。
[0081]
在图6所示的实施例中，在一个主时钟信号的周期内，第一反馈切换开关s3相对第一采样相位开关φ1在预设时段后延时导通或断开。在一个主时钟信号的周期内，第一采样相位开关φ1导通时，第一反馈切换开关s3相对第一采样相位开关φ1在预设时段后延时导通。在一个主时钟信号的周期内，第一采样相位开关φ1断开时，第一反馈切换开关s3相对第一采样相位开关φ1在预设时段后延时断开。在图6所示的实施例中，一个主时钟信号的时长为31.25ns。第一采样相位开关φ1在主时钟信号clk的上升沿2.5ns后导通，第一反馈切换开关s3在主时钟信号clk的上升沿3ns后导通。由此可见，在本实施例中，预设时段至少设置为0.5ns。在一个主时钟信号的周期内，第一采样相位开关φ1导通时，第一反馈切换开关s3相对第一采样相位开关φ1在0.5ns后延时导通。第一采样相位开关φ1断开时，第一反馈切换开关s3相对第一采样相位开关φ1在0.5ns后延时断开。通过设置预设时段，可保证在采样结束后进行反馈，信号稳定性更好。
[0082]
在一些实施例中，积分调制电路1还包括量化器18，与第二斩波电路142、积分电容16连接，且量化器18的第一输入端18a与第一时钟输出端121连接，量化器18的第二输入端18b与第二时钟输出端122连接。第一反馈同步开关rp在量化器18的第一输出端dn的输出信号与第一采样相位开关φ1的开关信号的或非逻辑作用下导通或断开。第二反馈同步开关ln在量化器18的第二输出端dh的输出信号与第一采样相位开关φ1的开关信号的与非逻辑作用下导通或断开。在本实施例中，第一反馈同步开关rp的时序通过量化器18的第一输出端dn的输出信号与第一采样相位开关φ1的互补时钟做或非逻辑得到。第二反馈同步开关ln的时序通过量化器18的第二输出端dh与第一采样相位开关φ1的互补时钟做与非逻辑得
到。在图2和图6所示的实施例中，反馈电路17的第一反馈切换开关s3、第二反馈切换开关s4、第一反馈同步开关rp与第二反馈同步开关ln与第一采样相位开关φ1的时序符合图6所示的时序规律，并周期循环。量化器18的输出端结果经过与第一采样相位开关φ1的时序的逻辑运算控制反馈电路17的反馈同步开关173的第一反馈同步开关rp与第二反馈同步开关ln的打开或关断来选择反馈电压的值，如此使第一反馈电容cfbp与第二反馈电容cfbn的左极板电压与第二采样相位开关φ2闭合时的电压对调。这样，反馈电路17每一次反馈的电压都是vrefp+vrefn，这样反馈的基准电压为
±
(vrefp+vrefn)，因此本实施例利用双采样结构，可以使参考电压加倍，提高积分调制电路1的动态范围。
[0083]
在图2所示的实施例中，复位电路19包括第一复位电路191和第二复位电路192，第一复位电路191与第一积分电容cip并联连接，第二复位电路192与第一积分电容cin并联连接。本实施例中，复位电路19用于在每采集一定数量的脉冲信号，复位一次。通过设置复位电路19，在每一次量化完成后进行复位操作，这样相邻两次之间的采样不会相互干扰，该结构应用于多通道复用同一个模数转换电路的应用中。
[0084]
本技术结合了双采样技术、双线性积分技术以及四阶斩波技术，实现了高积分动态范围、消除了采样电容的电容失配及积分运放电路13的直流失调电压，适用于高精度求和积分模数转换电路。也可推广到四级以上的积分运放电路13。采样电容的失配是通过采样电路15的采用切换开关151(第一采样切换开关s1、第二采样切换开关s2)以及第一级积分运放电路131前后的第一斩波电路141和第二斩波电路142来消除，通过采样时按四阶斩波时钟信号的时序的规律分别对输入信号vin+或vin-交替采样来消除，即采样规律符合斩波时钟信号的时序的规律，并周期循环，以此来消除积分运放电路13的直流失调，提高整个积分调制电路的信噪比。另外，本实施例中，在积分运放电路13的两个输出端与量化器18之间还可以串联多级积分运放电路13，构成多级级联的运放电路13，在本技术中不作限定。
[0085]
需要说明的是，上述方案中所有的开关均为电控开关，通过控制器(未图示)控制导通或断开。量化器18也可以是比较器。与两个第一采样相位开关φ1连接的复位节点vcm，与第二采样相位开关φ2连接的复位节点vcm，及与第一采样电容cip和第二采样电容cin连接的复位节点vcm，电压可以相同或可以不同。在本实施例中，上述复位节点vcm的电压均相同，其电压均为0v，在本技术中不作限定。
[0086]
本领域技术人员在考虑说明书及实践这里公开的申请后，将容易想到本技术的其它实施方案。本技术旨在涵盖本技术的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本技术的一般性原理并包括本技术未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本技术的真正范围和精神由下面的权利要求指出。应当理解的是，本技术并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本技术的范围仅由所附的权利要求来限制。

技术特征：
1.一种积分调制电路，应用于求和积分模数转换电路，其特征在于，包括：信号输入端，用于输入采样信号；斩波时钟电路，用于产生多阶斩波时钟信号；级联连接的多级积分运放电路，所述多级积分运放电路中位于首端的第一级所述积分运放电路与所述信号输入端、所述斩波时钟电路连接；第一级所述积分运放电路用于接收所述采样信号；及斩波电路，包括第一斩波电路和第二斩波电路，所述第一斩波电路和所述第二斩波电路分别连接于第一级所述积分运放电路的输入端和输出端，且均与所述斩波时钟电路连接；在所述第一斩波电路、所述第二斩波电路及所述斩波时钟信号的作用下，使输入至第一级所述积分运放电路的所述采样信号在所述多级积分运放电路中的信号传输通路改变。2.根据权利要求1所述的积分调制电路，其特征在于，所述斩波时钟信号的阶数数量大于等于所述积分运放电路的级数数量；或所述斩波时钟信号的阶数数量等于所述积分运放电路的级数数量。3.根据权利要求2所述的积分调制电路，其特征在于，所述第一斩波电路包括第一斩波开关，所述第二斩波电路包括第二斩波开关；所述积分调制电路还包括主时钟电路，用于产生主时钟信号；所述第一斩波开关和所述第二斩波开关在所述主时钟信号的作用下进行切换，且在所述斩波时钟信号的作用下，使所述采样信号在所述多级积分运放电路中至少传输多个所述主时钟信号的周期。4.根据权利要求3所述的积分调制电路，其特征在于，所述斩波时钟电路用于产生至少m阶所述斩波时钟信号，第一级所述积分运放电路的输入端的所述采样信号在所述多级积分运放电路中至少传输n个所述主时钟信号的周期；其中m大于等于4，且n/2
m
为整数。5.根据权利要求4所述的积分调制电路，其特征在于，所述信号输入端包括正相采样输入端和反相采样输入端；所述积分调制电路还包括采样电路，包括采样切换开关；所述采样切换开关包括第一采样切换开关和第二采样切换开关，所述第一采样切换开关分别连接于所述正相采样输入端和所述第一斩波电路的第一输入端之间及连接于所述反相采样输入端和所述第一斩波电路的第二输入端之间；所述第二采样切换开关分别连接于所述反相采样输入端和所述第一斩波电路的第一输入端及连接于所述正相采样输入端和所述第一斩波电路的第二输入端之间；所述斩波时钟信号包括第一斩波时钟信号和第二斩波时钟信号；所述斩波时钟电路用于在每个所述主时钟信号的上升沿时，产生与所述第一采样切换开关的开关信号同步的所述第一斩波时钟信号；且在每个所述主时钟信号从上升沿向下降沿切换时，产生与所述第二采样切换开关的开关信号同步的所述第二斩波时钟信号。6.根据权利要求5所述的积分调制电路，其特征在于，所述斩波时钟电路包括第一时钟输出端和第二时钟输出端，所述第一时钟输出端连接于所述第一斩波电路的第一输出端与所述第一级积分运放电路的正相输入端之间及连接于所述第二斩波电路的第一输出端；所述第二时钟输出端连接于所述第一斩波电路的第二输出端与所述第一级积分运放电路的反相输入端之间及连接于所述第二斩波电路的第二输出端；当所述第一采样切换开关导通时，所述斩波时钟电路产生的所述第一斩波时钟信号为高电平，该高电平通过所述第一时钟输出端输出；当所述第二采样切换开关断开时，所述斩
波时钟电路产生的所述第二斩波时钟信号为低电平，该低电平通过所述第二时钟输出端输出；或当所述第一采样切换开关断开时，所述斩波时钟电路产生的所述第一斩波时钟信号为低电平，该低电平通过所述第二时钟输出端输出；当所述第二采样切换开关导通时，所述斩波时钟电路产生的所述第二斩波时钟信号为高电平，该高电平通过所述第一时钟输出端输出。7.根据权利要求4所述的积分调制电路，其特征在于，所述信号输入端包括正相采样输入端和反相采样输入端；所述积分调制电路还包括采样电路，包括采样切换开关、采样电容和采样相位开关，所述采样切换开关和所述正相采样输入端、所述反相采样输入端及所述采样电容连接，所述采样相位开关和所述采样电容连接；所述采样切换开关和所述采样相位开关在所述主时钟信号的作用下进行切换，使所述采样电容对所述正相采样输入端和所述反相采样输入端输入的采样信号进行交替积分采样。8.根据权利要求7所述的积分调制电路，其特征在于，所述采样切换开关包括第一采样切换开关和第二采样切换开关；所述采样相位开关包括第一采样相位开关和第二采样相位开关；在一个所述主时钟信号的周期内，所述第二采样切换开关与所述第一采样相位开关同步导通或同步断开；或在一个所述主时钟信号的周期内，所述第一采样切换开关与所述第二采样相位开关同步导通或同步断开。9.根据权利要求7所述的积分调制电路，其特征在于，所述采样切换开关包括第一采样切换开关和第二采样切换开关，所述采样电容包括第一采样电容和第二采样电容；所述第一采样切换开关分别连接于所述正相采样输入端和所述第一采样电容之间及连接于所述反相采样输入端和所述第二采样电容之间；所述第二采样切换开关分别连接于所述反相采样输入端和所述第一采样电容及所述正相采样输入端和所述第二采样电容之间；在一个所述主时钟信号的周期内，所述第一采样切换开关与所述第二采样切换开关中的其中一者导通，另一者断开；和/或所述积分调制电路包括复位节点；所述采样相位开关包括第一采样相位开关和第二采样相位开关；所述第一采样相位开关连接于所述第一采样电容与所述复位节点之间及连接于所述第二采样电容与所述复位节点之间；所述第二采样相位开关连接于所述第一采样电容与所述第一斩波电路的第一输入端之间及连接于所述第二采样电容与所述第一斩波电路的第二输入端之间；在一个所述主时钟信号的周期内，所述第一采样相位开关与所述第二采样相位开关中的其中一者导通，另一者断开。10.根据权利要求7所述的积分调制电路，其特征在于，所述积分调制电路还包括与第一级所述积分运放电路连接的积分电容；所述信号输入端还包括正相反馈输入端、反相反馈输入端；所述积分调制电路还包括与所述正相反馈输入端、所述反相反馈输入端连接的反馈电路，所述反馈电路包括反馈切换开关、反馈电容和反馈同步开关，所述反馈切换开关和所述正相反馈输入端、所述反相反馈输入端及所述反馈电容连接，所述反馈电容和所述反馈同步开关连接，所述反馈同步开关与所述积分电容连接；所述反馈切换开关和所述反馈同步开关在所述主时钟信号的作用下进行切换，使所述反馈电容对所述正相反馈输入
端、所述反相反馈输入端输入的反馈信号进行交替积分反馈。11.根据权利要求10所述的积分调制电路，其特征在于，所述采样相位开关包括第一采样相位开关和第二采样相位开关；所述反馈切换开关包括第一反馈切换开关和第二反馈切换开关；在一个所述主时钟信号的周期内，所述第一反馈切换开关相对所述第一采样相位开关在预设时段后延时导通或断开；或在一个所述主时钟信号的周期内，所述第二反馈切换开关相对所述第二采样相位开关在预设时段后延时断开或导通。12.根据权利要求10所述的积分调制电路，其特征在于，所述采样相位开关包括第一采样相位开关；所述反馈同步开关包括第一反馈同步开关和第二反馈同步开关；所述斩波时钟电路包括第一时钟输出端和第二时钟输出端；所述积分调制电路还包括量化器，与所述第二斩波电路、所述积分电容连接，且所述量化器的第一输入端与所述第一时钟输出端连接，所述量化器的第二输入端与第二时钟输出端连接；所述第一反馈同步开关在所述量化器的第一输出端的输出信号与所述第一采样相位开关的开关信号的或非逻辑作用下导通或断开；或所述第二反馈同步开关在所述量化器的第二输出端的输出信号与所述第一采样相位开关的开关信号的与非逻辑作用下导通或断开。13.根据权利要求10所述的积分调制电路，其特征在于，所述反馈切换开关包括第一反馈切换开关和第二反馈切换开关，所述反馈电容包括第一反馈电容和第二反馈电容；所述第一反馈切换开关连接于所述正相反馈输入端和所述第一反馈电容之间及连接于所述反相反馈输入端和所述第二反馈电容之间；所述第二反馈切换开关连接于所述反相反馈输入端和所述第一反馈电容之间及连接于所述正相反馈输入端和所述第二反馈电容之间；在一个所述主时钟信号的周期内，所述第一反馈切换开关与所述第二反馈切换开关中的其中一者导通，另一者断开；和/或所述积分电容包括第一积分电容与第二积分电容；所述反馈同步开关包括第一反馈同步开关和第二反馈同步开关；所述第一反馈同步开关连接于所述第一反馈电容与所述第一积分电容之间及连接于所述第二反馈电容与所述第二积分电容之间；所述第二反馈同步开关连接于所述第一反馈电容与所述第二积分电容之间及连接于所述第二反馈电容与所述第一积分电容之间；在一个所述主时钟信号的周期内，所述第一反馈同步开关与所述第二反馈同步开关中的其中一者导通，另一者断开。

技术总结
本申请提供一种积分调制电路，应用于求和积分模数转换电路，包括信号输入端、斩波时钟电路、级联连接的多级积分运放电路及斩波电路。信号输入端用于输入采样信号。斩波时钟电路用于产生多阶斩波时钟信号。多级积分运放电路中位于首端的第一级积分运放电路用于接收采样信号。斩波电路包括第一斩波电路和第二斩波电路，第一斩波电路和第二斩波电路分别连接于第一级积分运放电路的输入端和输出端，且均与斩波时钟电路连接；在第一斩波电路、第二斩波电路及斩波时钟信号的作用下，使输入至第一级积分运放电路的采样信号在多级积分运放电路中的信号传输通路改变。如此消除或降低积分运放电路的直流失调，从而提高整个积分调制电路的信噪比。路的信噪比。路的信噪比。


技术研发人员：王桂玲 何佳 刘俊 冯宏庆
受保护的技术使用者：杭州海康微影传感科技有限公司
技术研发日：2023.04.28
技术公布日：2023/8/4