像素驱动电路、驱动基板及显示装置的制作方法

1.本技术的实施例涉及技术领域，尤其涉及一种像素驱动电路、驱动基板及显示装置。


背景技术：

2.在相关的像素驱动电路中，由于其工作环境影响，例如，高温环境，低温环境，或水汽环境等，会导致晶体管，尤其是场效应晶体管特性的漂移，例如，长期信赖性，或者高低温信赖性等，往往具体体现在导通场效应晶体管的阈值电压会越来越低，也就是阈值电压出现负漂移的现象。
3.基于此，需要一种能够避免阈值电压负漂移的方案。


技术实现要素：

4.有鉴于此，本技术的目的在于提出一种像素驱动电路、驱动基板及显示装置。
5.基于上述目的，本技术提供了像素驱动电路，包括：
6.场效应晶体管，包括栅极和源极；
7.漂移修正组件，电连接于所述栅极和所述源极之间；所述漂移修正组件被配置为，使所述栅极到所述源极之间产生栅源电压差，以修正所述场效应晶体管的阈值电压的漂移。
8.进一步地，漂移修正组件包括：
9.电容和二极管中的至少一种；
10.其中，所述二极管设置有空穴-电子型半导体。进一步地，空穴-电子型半导体，包括：空穴区和电子区；所述空穴区与所述栅极电连接，所述电子区与所述源极电连接；
11.所述二极管被配置为，在所述栅源电压差达到预置的导通压差时导通。
12.进一步地，场效应晶体管还包括：漏极；所述场效应晶体管被配置为，在所述栅极电压大于所述阈值电压时，控制所述源极与所述漏极之间导通；以及，在所述栅极电压小于等于所述阈值电压时，控制所述源极与所述漏极之间截止。
13.进一步地，场效应晶体管还被配置为，所述阈值电压大于导通所述二极管时的栅极电压。
14.进一步地，场效应晶体管还被配置为，抑制所述场效应晶体管中所述栅极一侧的空穴出现排斥现象，以维持所述栅源电压差大于零；以及，在所述栅源电压差大于零的状态下，保持所述阈值电压大于零。
15.基于同一发明构思，本技术还提供了一种驱动基板，所述驱动基板包括：如上任意项所述的像素驱动电路。
16.基于同一发明构思，本技术还提供了一种显示设备，所述显示设备包括如上所述的驱动基板。
17.从上面所述可以看出，本技术提供的像素驱动电路、驱动基板及显示装置，基于个
空穴-电子型半导体的空穴区和电子区之间的可导通特性，综合考虑了栅极和源极之间的栅源电压差，来并联空穴-电子型半导体，使得空穴-电子型半导体在导通时，栅极和源极之间存在等同于导通压差的栅源电压差，并且还栅源电压差大于0，也就是说，栅极的电势高于源极，且高于漏极，从而实现维持阈值电压保持一定程度的正偏，避免了阈值电压过于负偏的现象。
附图说明
18.为了更清楚地说明本技术或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
19.图1为本技术实施例的像素驱动电路的第一电路图；
20.图2为本技术实施例的像素驱动电路的第一特性图；
21.图3为本技术实施例的像素驱动电路的第二电路图；
22.图4为本技术实施例的像素驱动电路的第三电路图；
23.图5为本技术实施例的像素驱动电路的第四电路图；
24.图6为本技术实施例的像素驱动电路的第五电路图；
25.图7为本技术实施例的像素驱动电路的第二特性图；
26.图8为本技术实施例的驱动基板的电路图。
具体实施方式
27.为使本技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本技术进一步详细说明。
28.需要说明的是，除非另外定义，本技术的实施例使用的技术术语或者科学术语应当为本技术所属领域内具有一般技能的人士所理解的通常意义。本技术的实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
29.如背景技术部分所述，相关的像素驱动电路还难以满足产品在实际使用中的需要。
30.申请人在实现本技术的过程中发现，相关的像素驱动电路存在的主要问题在于：在像素驱动电路中，由于其工作环境影响，例如，高温环境，低温环境，或水汽环境等，会导致晶体管，尤其是场效应晶体管特性的漂移，例如，长期信赖性，或者高低温信赖性等。具体地，在图1示出的像素驱动电路中，包括有场效应晶体管100和电压信号输入端200，其中，场效应晶体管100的类型可以是金属-氧化物半导体场效应晶体管、调制掺杂场效应晶体管，或者金属半导体场效应晶体管；电压信号输入端200的电压为施加在栅极101的栅极电压。
31.其中，场效应晶体管100包含有栅极101、源极102和漏极103共3个端口，当栅极101接收的电压信号达到该场效应晶体管100的阈值电压时，则源极102和漏极103之间导通。
32.将一个或多个上述图1中的场效应晶体管100组成goa(栅驱动集成阵列基板)，并对该goa进行高低温信赖性和长期信赖性的测试，以确定高温环境和低温环境对goa长期信赖性的影响。
33.具体地，可以模拟车载屏幕产品的工作环境温度，将该goa置于大于等于85度的高温，和/或置于小于等于-40度的低温的工作环境中，令其进行700小时时长的长期信赖性测试。
34.基于此，可以选取goa中任意多个场效应晶体管100来绘制如图2所示的特性图，图2示出了场效应晶体管100在700小时测试后，阈值电压的变化。
35.其中，横轴表示源极102和漏极103之间被导通时的阈值电压，纵轴则表示漏极电流，每条曲线则表示单个场效应晶体管100的特性曲线，在正常工况下，阈值电压应维持在0v附近，例如，3v、5v、-20v、或者-10v，可以看出，在700小时的长期信赖性测试后，阈值电漂移修正低为-20v至-40v之间，也就是说，场效应晶体管100的阈值电压出现了大约-20v的负漂移。
36.申请人在研究中还发现，当施加在栅极101的栅极电压达到阈值电压时，场效应晶体管100的igzo(绝缘层)将出现导体化，进而导致栅极101的栅极电压和源极102的源极电压一致，这将致使igzo内栅极101周围出现空吸引穴排斥电子，导通源极102和漏极103所需的电压变低，在阈值电压发生负漂移之后，导通漏极103和源极102所需的电压将持续越来越小，并且，将持续加剧，也就是阈值电压发生负漂移，以至于-20v甚至-40v的栅极电压也能够导通源极102和漏极103，因此，漏极103和源极102之间的电流开关比发生变化，并且长期处于变化中，这相当于在该场效应管上施加了一个dc偏压，导致漏极103的漏极电流变大，漏极103的电压无法保持，该场效应晶体管100出现异常。
37.基于此，本技术中的一个或多个实施例提供了像素驱动电路，基于pn结(空穴-电子型半导体)，来维持导通晶体管所需的阈值电压大于零。
38.以下结合附图详细说明本技术的实施例。
39.参考图3，本技术一个实施例的像素驱动电路，包括：
40.场效应晶体管100，包括栅极101和源极102；
41.漂移修正组件400，电连接于所述栅极101和所述源极102之间；所述漂移修正组件400被配置为，使所述栅极101到所述源极102之间产生栅源电压差，以修正所述场效应晶体管100的阈值电压的漂移。
42.在本实施例中，以图3示出的像素驱动电路作为具体示例，其中，包括有场效应晶体管100和漂移修正组件400，其中，场效应晶体管100包括有栅极101、源极102和漏极103。
43.进一步地，如图3所示，漂移修正组件400与场效应晶体管100电连接，并且漂移修正组件400的一端可以与电压信号输入端200点连接，以对漂移修正组件400施加电压，电压信号输入端200为像素驱动电路外部施加在像素驱动电路的电压。
44.进一步地，场效应晶体管100与电压信号输入端200同样电连接，并将电压施加至场效应晶体管100的栅极101，以作为栅极电压。
45.基于此，漂移修正组件400与场效应晶体管100形成并联，可以看出，对漂移修正组
件400施加的电压与对场效应晶体管100施加的电压相同。
46.其中，漂移修正组件400可以令自身两端之间形成电压差，并且形成的电压差具体可以是：令电压输入信号连接的一端高于另一端的漂移修正。
47.基于此，漂移修正组件400可以是二极管，也可以是电容等其他能够在栅极101和源极102之间形成电势差的电子元件。
48.在本实施例中，由于二极管与电容相比，具备单向导通的能力，并且控制通断时不会出现时延，因此，以二极管作为漂移修正组件400的具体示例，以修正阈值电压出现的负漂移。在本实施例中，二极管中设置有pn结(空穴-电子型半导体)，以实现如上所述的单向导通能力。
49.其中，漂移修正组件400可以是包含的1个pn结的1个二极管中，在一些其他实施例中，也可以设置多个二极管，也就是设置多个pn结，其中，每个pn结之间并联，以令每个pn结均与场效应晶体管100并联。
50.在本实施例中，场效应晶体管100可以是mosfet(金属-氧化物半导体场效应晶体管)、或者modfet(调制掺杂场效应晶体管)、或者mesfet(金属半导体场效应晶体管)。
51.在本实施例中，以mosfet作为场效应晶体管100的具体示例，mosfet可以根据施加在栅极101的栅极电压与阈值电压之间的大小关系，来控制源极102和漏极103之间的导通和断开。
52.其中，阈值电压为mosfet自身具备的特性，当栅极电压与阈值电压的大小关系发生变化，则源极102与漏极103之间的通断状态也发生变化。
53.进一步地，以图3作为具体示例，其中示出的漂移修正组件400包括有具备1个pn结的1个二极管，当电压信号输入端200在pn结的一端上施加与栅极电压相同的电压时，当施加的栅极电压足够大时，pn结可以被导通，则pn结两端出现电压差。
54.具体地，在本实施例中，可以认为电压在经过pn结之后，pn结的另一端电压降低。
55.进一步地，由于pn结与mosfet并联，因此，当pn结的两端出现电压差时，则可以令mosfet的栅极101与源极102之间同样具备电压差，也即栅源电压差。
56.进一步地，在栅极101与源极102之间具备栅源电压差时，则可以在mosfet的igzo中产生一个电场，该电场方向垂直于igzo，并指向mosfet的衬底，其中mosfet的衬底可以是形成p型沟道的p型衬底，也可以是形成n型沟道的n型衬底。
57.基于此，该电场能够排斥空穴，并吸引电子。
58.可以看出，当栅源电压差保持大于0时，可以实现维持mosfet的阈值电压大于0。
59.在一些其他实施例中，也可以使用其他升压的电子元件来代替二极管，并作为漂移修正组件400，以令栅极101到源极102的电压升高，来修正mosfet的阈值电压出现的正漂移。
60.在本技术的另一实施例中，如图4所示，空穴-电子型半导体300，包括：
61.空穴区和电子区；所述空穴区301与所述栅极101电连接，所述电子区302与所述源极102电连接；
62.所述二极管被配置为，在所述栅源电压差达到预置的导通压差时导通。在本实施例中，如图4所示，每个pn结300包括有空穴区301(p型半导体)和电子区302(n型半导体)，并仍以mosfet作为场效应晶体管100的具体示例。
63.可以看出，空穴区301与场效应晶体管100的一端电连接，而电子区302与场效应晶体管100的另一端电连接。
64.具体地，空穴区301与mosfet的栅极101电连接，而电子区302与mosfet的源极102电连接。
65.在图4示出的pn结300中，还包括有空电荷区303。
66.具体地，当空穴区301和电子区302结合在一起时，由于交界面处存在载流子浓度的差异，电子和空穴都要从浓度高的地方向浓度低的地方扩散。
67.然而，电子和空穴都是带电的，它们扩散的结果就使空穴区301和电子区302中原始的电中性条件被破坏。
68.空穴区301侧因失去空穴而留下不能移动的负离子，电子区302侧因失去电子而留下不能移动的正离子，这些不能移动的带电粒子通常称为空间电荷，它们集中在空穴区301和电子区302的交界面附近，形成一个很薄的空间电荷区。
69.基于此，pn结300具有单向导电性，若外加电压使空穴区301的电位高于电子区302的电位，当施加的电压足够大时，则电流从空穴区301流向电子区302，进而pn结300呈低阻性，也即pn结300被导通，并将施加的电压视为正向电压，将导通pn结300所需的电压作为该pn结300的导通压差。
70.进一步地，若外加电压使空穴区301的电位低于电子区302的电位，则电流无法流动，pn结300呈高阻性，也即pn结300并未被导通，并将施加的电压视为反向电压。
71.可以看出，pn结300的导通压差是该pn结300的固有特性，并由该pn结300的材质决定，因此，可以通过选择不同材质的pn结300来选择所需的导通压差。
72.在图4示出的示例中，由于pn结300与mosfet并联，并且电压信号输入端200所施加的电压同时施加在pn结300的空穴区301和mosfet的栅极101，而电子区302与mosfet的源级连接，因此，pn结300两端的电压差，等同于源级与栅极101之间的栅源电压差。
73.基于此，可以认为，当pn结300被导通时，栅源电压差等于该pn结300的导通压差，也就是说，栅极101和源极102之间的栅源电压差由pn结300的导通压差决定。
74.进一步地，pn结300的导通压差可以由该pn结的材质决定。
75.具体地，pn结300的材质可以是例如硅，或者锗，其中，pn结的空穴区301掺杂有受主杂质，掺杂的受主杂质可以是三价元素等，在电子区302掺杂有施主杂质，掺杂的受主杂质可以是五价元素等。
76.进一步地，可以将导通压差至少达到0.7v作为标准，来调整空穴区301和电子区302各自的掺杂比例，以使pn结300达到0.7v的导通压差。
77.当电压信号输入端200向mosfet的栅极101施加电压时，若施加的栅极电压还未达到pn结300的导通压差时，则pn结300未被导通，并认为二极管未被导通，源极电压为0v。
78.进一步地，当电压信号输入端200向mosfet施加的栅极电压增大至pn结300的导通压差时，则pn结300被导通，并认为二极管被导通，进而在pn结300被导通时，在mosfet的栅极101和源极102之间的栅源电压差为pn结300的导通压差。
79.在具体的示例中，pn结300的导通压差可以是0.7v，当电压信号输入端200施加栅极电压时，则栅源电压差大于0，pn结300两端的电压差等同于此时的栅源电压差，并且空穴区301侧为正极，电子区302侧为负极，因此，pn结300空穴区301中的空穴向电子区302方向
扩散，并停留在空电荷区303，同时，电子区302中的电子向空穴区301方向扩散，并停留在空电荷区303。
80.进一步地，当电压信号输入端200施加的栅极电压达到pn结300的导通压差0.7v时，则可以认为栅极101与源极102之间的栅源电压差为0.7v，并且则空穴区301与电子区302之间被导通，也即pn结300被导通。
81.可以看出，由于设置的pn结300，当pn结300被导通时，栅极101与源极102之间能够始终保持相当于导通电压的栅源电压差，也就是说，栅极101处的栅极电压与源极102处的源极电压始终不一致。
82.在一些其他实施例中，如图5所示，当多个pn结300各自均与场效应晶体管100并联，若每个pn结300的导通压差不一致，则可以认为导通压差最低的一个pn结300被导通时，此时的栅源电压差等同于该pn结300的导通压差。
83.在一些其他实施例中，如图6所示，在与场效应晶体管100并联的每条电路中，还可以包括多个pn结300，也就是说，也可以将串联的多个pn结300整体与场效应晶体管100并联，以调整导通多个串联的pn结300时的栅源电压差。
84.在本技术的另一实施例中，场效应晶体管电路被配置为，在所述栅极电压大于所述阈值电压时，控制所述源极102与所述漏极103之间导通；以及，在所述栅极电压小于等于所述阈值电压时，控制所述源极102与所述漏极103之间截止。
85.在本实施例中，以图4示出的像素驱动电路为例，并仍以mosfet作为场效应晶体管100的具体示例，其中，基于电压信号输入端200施加的栅极电压，在pn结300被导通后，当栅极电压持续增大，可以根据栅极电压与mosfet的阈值电压之间的大小关系，来调整mosfet的源极102与漏极103之间的通断。
86.具体地，当施加在栅极101的栅极电压持续加大，当栅极电压未达到mosfet的阈值电压时，则源极102与漏极103之间未导通。
87.进一步地，当栅极电压被加大至大于mosfet的阈值电压时，则源极102与漏极103之间导通。
88.在本实施例中，pn结300的导通压差小于mosfet的阈值电压，也就是说，在施加栅极电压时，pn结300先导通，而后，随着栅极电压的增大，源极102和漏极103之间再导通。
89.在具体的示例中，若mosfet的阈值电压为2v，则当栅极电压增大至大于2v时，源极102与漏极103之间导通。
90.在本技术的另一实施例中，场效应晶体管还进一步被配置为：
91.抑制对所述栅极101一侧的空穴的排斥，以维持所述栅源电压差大于零；以及，在所述栅源电压差大于零的状态下，保持所述阈值电压大于零。
92.在本实施例中，以图4示出的像素驱动电路为例，并仍以mosfet作为场效应晶体管100的具体示例。
93.基于电压信号输入端200施加的栅极电压，在pn结300被导通后，当栅极电压持续增大，并且mosfet的源极102与漏极103之间导通后，在源极102与栅极101之间仍保持至少等同于导通压差的栅源电压差，也就是说栅源电压差始终大于0。
94.进一步地，大于0的栅源电压差能够令栅极101周围的空穴被排斥，剩下不能移动的电子，以形成耗尽层，同时，衬底中的电子将被吸引至衬底的表面，从而能够在igzo导体
化之后，仍维持源极102和栅极101之间的栅源电压差与导通pn结300所需的导通压差相同。
95.基于此，为了导通源极102和漏极103，需要在栅极101施加大于导通压差的栅源电压差，而栅源电压差又将在igzo导体化之后，通过上述的电场来抑制栅极101附近吸引空穴排斥电子的现象，从而使得阈值电压在该情况下将会保持大于0，也即，相当于在mosfet的阈值电压正偏，以实现维持阈值电压不会出现过小的负漂移。
96.可以看出，由于igzo是绝缘的，在栅极101所施加的栅极电压无法形成电流，igzo的两边就形成了一个电容，栅极电压等效的是对这个电容充电，并形成了上述的电场，随着栅极电压逐渐升高，受栅极101正电压的吸引，在这个电容的另一边就聚集大量的电子并形成了一个从漏极103到源极102的n型导电沟道，当n沟道管开始导通时，形成漏极电流；而控制栅极电压的大小可以改变电场的强弱，就可以达到控制漏极电流大小的目的，维持栅源电压差则可以维持阈值电压保持正偏。
97.在本实施例中，将一个或多个上述图4中并联了pn结300的场效应晶体管100组成第一goa，并对该第一goa进行高低温信赖性和长期信赖性的测试，以确定高温环境和低温环境对第一goa长期信赖性的影响。
98.同时，将一个或多个上述图1中未并联pn结300的场效应晶体管100组成第二goa，并对该第二goa进行高低温信赖性和长期信赖性的测试，以确定高温环境和低温环境对第二goa长期信赖性的影响。
99.具体地，将第一goa和第二goa均置于相同的高低温环境中，例如，置于大于等于85度的高温，和/或置于小于等于-40度的低温的工作环境中，并对第一goa进行1200小时时长的长期信赖性测试，对第二goa进行700小时时长的长期信赖性测试。
100.基于此，可以选取第一goa中任意多个并联了pn结300的场效应晶体管100，并选取第二goa中任意多个未并联pn结300的场效应晶体管100，来绘制如图7所示的特性图。
101.进一步地，图7示出了场效应晶体管100在长期依赖性测试前后，第一goa和第二goa各自的场效应晶体管100关于阈值电压的变化。
102.其中，横轴表示源极102和漏极103之间被导通时的阈值电压，纵轴则表示漏极电流，也即导通时漏极103与源极102之间的电路，每条曲线则表示单个场效应晶体管100的特性曲线。
103.进一步地，如下所示的场效应晶体管特性表，具体列出了图7中部分曲线的数值，也即展示了部分mosfet的测试结果：
104.表1.场效应晶体管特性表
[0105][0106]
其中，初始阶段对应图7中标注有初始字样的曲线，并测试了第二goa在700小时的长期信赖性测试初始时段的漏极电流和阈值电压；第二goa700小时测试，则表示利用与初始阶段相同的第二goa进行700小时的长期信赖性测试之后，漏极电流和阈值电压的具体数值；第一goa1200小时测试，则表示利用第一goa进行1200小时的长期信赖性测试之后，漏极电流和阈值电压的具体数值，其中，第一goa与第二goa出一个或多个场效应晶体管100并联了pn结300之外，其他电路结构和连接均相同。
[0107]
可以看出，如图7和表1所示，标注了初始的曲线表示第二goa在长期信赖性的测试的初始阶段，其中的场效应晶体管100未并联pn结300，对应其在表1中初始阶段的测试数据可以看出，第二goa的场效应晶体管100的阈值电压维持在0v附近，并大约维持在-20v至2v之间。
[0108]
进一步地，如图7和表1所示，在对第二goa进行700小时的长期信赖性测试后，阈值电压降低为-20v至-40v之间，也就是说，相较于初始阶段的场效应晶体管100的特性曲线，第二goa中的场效应晶体管100的阈值电压出现了大约-20v的负漂移。
[0109]
进一步地，如图7和表1所示，在对第一goa进行1200小时的长期信赖性测试后，第一goa的场效应晶体管100的阈值电压大约维持在-17v至7v之间，可以看出，由于加入了并联的pn结300，相较于第二goa在初始阶段的场效应晶体管100的特性曲线，第一goa的场效应晶体管100的阈值电压出现了大约7v的正偏。
[0110]
可见，本技术的实施例的像素驱动电路，基于pn结300的空穴区301和电子区302之间的可导通特性，综合考虑了栅极101和源极102之间的栅源电压差，来并联pn结300，使得pn结300在导通时，栅极101和源极102之间存在等同于导通压差的栅源电压差，并且还栅源电压差大于0，也就是说，栅极101的电势高于源极102，且高于漏极103，从而实现维持阈值电压保持一定程度的正偏，避免了阈值电压过于负偏的现象。
[0111]
为了描述的方便，描述以上装置时以功能分为各种模块分别描述。当然，在实施本技术的实施例时可以把各模块的功能在同一个或多个软件和/或硬件中实现。
[0112]
基于同一发明构思，与上述任意实施例的电路相对应的，本技术还提供了一种驱动基板，所述驱动基板包括如上任意项实施例中所述的像素驱动电路。
[0113]
在本实施例中，goa(驱动基板)中，可以包含任意一个并联了如图4、或者图5、或者图6所示的场效应像素驱动电路，也可以挑选goa中的多个场效应晶体管100，并挑选出的每
个场效应晶体管100并联pn结300，或者，也可以令goa中的每个场效应晶体管100均并联pn结300。
[0114]
在本实施例中，图8作为驱动基板的一个具体示例，在该具体示例中，goa包含有多个场效应晶体管100，其中的一个场效应晶体管100并联有pn结300，形成了如图4所示的像素驱动电路。
[0115]
基于同一发明构思，与上述任意实施例的电路相对应的，本技术还提供了一种显示设备，所述显示设备包括如上任意项实施例中所述的驱动基板。
[0116]
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本技术的范围(包括权利要求)被限于这些例子；在本技术的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本技术的实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
[0117]
另外，为简化说明和讨论，并且为了不会使本技术的实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(ic)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本技术的实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本技术的实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本技术的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本技术的实施例。因此，这些描述应被认为是说明性的而不是限制性的。
[0118]
尽管已经结合了本技术的具体实施例对本技术进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态ram(dram))可以使用所讨论的实施例。
[0119]
本技术的实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本技术的实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种像素驱动电路，其特征在于，包括：场效应晶体管，包括栅极和源极；漂移修正组件，电连接于所述栅极和所述源极之间；所述漂移修正组件被配置为，使所述栅极到所述源极之间产生栅源电压差，以修正所述场效应晶体管的阈值电压的漂移。2.根据权利要求1所述的像素驱动电路，其特征在于，所述漂移修正组件包括：电容和二极管中的至少一种；其中，所述二极管设置有空穴-电子型半导体。3.根据权利要求2所述的像素驱动电路，其特征在于，所述空穴-电子型半导体，包括：空穴区和电子区；所述空穴区与所述栅极电连接，所述电子区与所述源极电连接；所述二极管被配置为，在所述栅源电压差达到预置的导通压差时导通。4.根据权利要求3所述的像素驱动电路，其特征在于，所述场效应晶体管还包括：漏极；所述场效应晶体管被配置为，在所述栅极施加的栅极电压大于所述阈值电压时，控制所述源极与所述漏极之间导通；以及，在所述栅极电压小于等于所述阈值电压时，控制所述源极与所述漏极之间截止。5.根据权利要求4所述的像素驱动电路，其特征在于，所述场效应晶体管还被配置为，所述阈值电压大于导通所述二极管时的栅极电压。6.根据权利要求1所述的像素驱动电路，其特征在于，所述场效应晶体管还被配置为，抑制所述场效应晶体管中所述栅极一侧的空穴出现排斥现象，以维持所述栅源电压差大于零；以及，在所述栅源电压差大于零的状态下，保持所述阈值电压大于零。7.根据权利要求1所述的像素驱动电路，其特征在于，所述场效应晶体管，包括：金属-氧化物半导体场效应晶体管、调制掺杂场效应晶体管和金属半导体场效应晶体管中的至少一类。8.根据权利要求1所述的像素驱动电路，其特征在于，所述场效应晶体管包括：具备p型衬底的场效应晶体管和具备n型衬底的场效应晶体管中的至少一类。9.一种驱动基板，其特征在于，包括：如权利要求1至8中任意一项所述的像素驱动电路。10.一种显示设备，其特征在于，包括如权利要求9所述的驱动基板。

技术总结
本申请提供一种像素驱动电路、驱动基板及显示装置；所述方法包括：场效应晶体管，包括栅极和源极；漂移修正组件，电连接于所述栅极和所述源极之间；所述漂移修正组件被配置为，使所述栅极到所述源极之间产生栅源电压差，以修正所述场效应晶体管的阈值电压的漂移。本方案可以在栅极和源极之间维持在等同于导通压差的栅源电压差，从而实现维持阈值电压保持一定程度的正偏，避免了阈值电压过于负偏的现象。避免了阈值电压过于负偏的现象。避免了阈值电压过于负偏的现象。


技术研发人员：钱娟 熊雄 李佑路
受保护的技术使用者：京东方科技集团股份有限公司
技术研发日：2023.04.13
技术公布日：2023/8/4