电阻式开关存储单元的制作方法

1.本公开一般涉及用于基于半导体的电子器件的制造方法和所得结构。更具体地说，本发明涉及一种用于神经形态计算的具有集成存取晶体管和高密度布局的电阻式随机存取存储器(reram)单元结构，该reram单元具有降低的编程电压。


背景技术：

2.reram结构可以用作计算资源中的一种类型的非易失性(nv)随机存取存储器(ram)。具有简单金属-绝缘体-金属结构的reram器件在可缩放性、低功率操作和多级数据存储能力方面显示出有前途的特性，并且它们可以适用于下一代存储器应用。reram通常通过电介质固态材料上的电阻的受控变化来操作。介电固态材料可以被称为忆阻器。reram可被视为用于神经形态计算以及高密度和高速度非易失性存储器应用的电子突触装置(或忆阻器)的有前景的技术。在神经形态计算应用中，电阻式存储器设备可以用作前神经元与后神经元之间的连接(突触)，以设备电阻的形式表示连接权重。多个前神经元和后神经元可以通过reram的交叉阵列来连接，这可以实现全连接的神经网络。reram器件的金属氧化物层中的氧空位是导电细丝的构件。


技术实现要素：

3.本公开的实施例涉及电阻式随机存取存储器(reram)设备。该reram器件包括堆叠结构，该堆叠结构包括第一电极、与第一电极接触的金属氧化物层、以及与金属氧化物层接触的第二电极。通过离子注入来修改堆叠结构的一部分，并且堆叠结构的修改部分从堆叠结构的边缘偏移。
4.其它实施例涉及一种制造电阻式随机存取存储器(reram)器件的方法。该方法包括通过形成第一电极、形成与第一电极接触的金属氧化物层以及形成与金属氧化物层接触的第二电极来形成堆叠结构。通过离子注入来修改堆叠结构的一部分，并且堆叠结构的修改部分从堆叠结构的边缘偏移。
5.上述发明内容并非旨在描述本公开的每个所示实施例或每种实施方式。
附图说明
6.本技术中包括的附图并入说明书中并形成说明书的一部分。它们示出了本公开的实施例，并且与说明书一起解释了本公开的原理。附图仅说明某些实施例，而不限制本公开。
7.图1是根据实施例的reram器件在制造过程的中间阶段的截面图。
8.图2是根据实施例的图1的reram器件在制造过程的后续阶段的截面图。
9.图3是根据实施例的在制造工艺的后续阶段的图2的reram器件的截面图。
10.图4是根据实施例的图3的reram器件在制造过程的后续阶段的截面图。
11.图5是根据实施例的图4的reram器件在制造过程的后续阶段的截面图。
12.图6是根据实施例的图5的reram器件在制造过程的后续阶段的截面图。
13.图7是根据实施例的在制造工艺的后续阶段的图6的reram器件的截面图。
14.图8是根据实施例的图7的reram器件在制造过程的后续阶段的截面图。
15.图9是根据实施例的在制造工艺的后续阶段的图8的reram器件的截面图。
16.图10是根据实施例的在制造工艺的后续阶段的图9的reram器件的截面图。
17.图11是根据实施例的在制造工艺的后续阶段的图10的reram器件的截面图。
18.图12是根据实施例的在制造工艺的后续阶段的图11的reram器件的截面图。
19.图13是根据实施例的在制造工艺的后续阶段的图12的reram器件的截面图。
20.图14是根据实施例的在制造工艺的后续阶段的图13的reram器件的截面图。
具体实施方式
21.本公开一般涉及用于基于半导体的电子器件的制造方法和所得结构。某些实施例涉及可在神经形态计算应用中使用的具有集成存取晶体管和高密度布局的电阻随机存取存储器(reram)单元结构，以及制造这种reram器件的方法。特别地，本发明的实施例涉及reram器件，其利用自对准和局部化的si注入，使用sin间隔物通过顶部tin层进入金属氧化物层。
22.图中的流程图和截面图图示了根据各种实施例的纳米片reram器件的制造方法。在一些替代实施方案中，制造步骤可以不同于图中所注明的次序发生，且某些额外制造步骤可在图中所注明的步骤之间实施。此外，图中所示的任何分层结构可以包含多个子层。
23.本文参照相关附图描述本公开的各种实施例。在不脱离本公开的范围的情况下，可以设计出替代实施例。注意，在以下描述和附图中的元件之间阐述了各种连接和位置关系(例如，上方、下方、相邻等)。除非另外指明，这些连接和/或位置关系可以是直接的或间接的，并且本公开不旨在在这方面进行限制。因此，实体的偶联可以指直接或间接偶联，并且实体之间的位置关系可以是直接或间接位置关系。作为间接位置关系的一个例子，本说明书中提到在层“b”上形成层“a”包括这样的情况，其中一个或多个中间层(例如层“c”)在层“a”和层“b”之间，只要层“a”和层“b”的相关特性和功能基本上不被中间层改变。
24.以下定义和缩写用于解释权利要求和说明书。如本文所用，术语“包含”、“包括”、“具有”、“含有”或其任何其它变型旨在涵盖非排他性的包括。例如，包括一系列要素的组合物、混合物、工艺、方法、制品或装置不一定仅限于那些要素，而是可以包括未明确列出的或此类组合物、混合物、工艺、方法、制品或装置固有的其他要素。
25.为了下文描述的目的，术语“上”、“下”、“右”、“左”、“垂直”、“水平”、“顶部”、“底部”及其派生词应涉及所描述的结构和方法，如附图中所定向的。术语“覆盖”、“在顶部上”、“定位在”或“定位在顶部”表示第一元件(例如第一结构)存在于第二元件例如(第二结构)上，其中中间元件例如界面结构可存在于第一元件和第二元件之间。术语“直接接触”是指第一元件(例如第一结构)和第二元件(例如第二结构)在两个元件的界面处没有任何中间导电、绝缘或半导体层的情况下连接。应注意，术语“对
……
具有选择性”，例如，“第一元件对第二元件具有选择性”意指第一元件可被蚀刻，且第二元件可充当蚀刻停止层。
26.为了简洁起见，在此可能详细描述或可能不详细描述与半导体器件和集成电路(ic)制造有关的常规技术。此外，本文所述的各种任务和过程步骤可并入具有本文未详细
描述的额外步骤或功能性的更综合程序或过程中。特别是，半导体装置和基于半导体的ic的制造中的各种步骤是公知的，因此为了简洁起见，许多传统步骤将在此仅简要提及或将被完全省略而不提供公知的工艺细节。
27.通常，用于形成将被封装到ic中的微芯片的各种工艺分为四个一般类别，即，膜沉积、去除/蚀刻、半导体掺杂和图案化/光刻。沉积是将材料生长、涂覆或以其它方式转移到晶片上的任何工艺。可用的技术包括物理气相沉积(pvd)、化学气相沉积(cvd)、电化学沉积(ecd)、分子束外延(mbe)以及最近的原子层沉积(ald)等。去除/蚀刻是从晶片去除材料的任何工艺。实例包括蚀刻工艺(湿法或干法)和化学机械平坦化(cmp)等。半导体掺杂是通过掺杂例如晶体管源极和漏极，通常通过扩散和/或通过离子注入来改变电特性。这些掺杂工艺之后是炉退火或快速热退火(rta)。退火用于激活注入的掺杂剂。导体(例如，多晶硅、铝、铜等)和绝缘体(例如，各种形式的二氧化硅、氮化硅等)的膜用于连接和隔离晶体管及其部件。半导体衬底的各个区域的选择性掺杂允许衬底的导电性随着电压的施加而改变。通过形成这些各种组件的结构，可构建数百万个晶体管并将其布线在一起以形成现代微电子装置的复杂电路。半导体光刻是在半导体衬底上形成三维浮雕图像或图案，以便随后将图案转移到衬底上。在半导体光刻中，图案由称为光致抗蚀剂的光敏聚合物形成。为了构建构成晶体管的复杂结构和连接电路的数百万个晶体管的许多布线，重复多次光刻和蚀刻图案转移步骤。印刷在晶片上的每个图案与先前形成的图案对准，并且缓慢地建立导体、绝缘体和选择性掺杂区域以形成最终器件。
28.现在转到与本公开的各方面更具体相关的技术的概览，在神经形态计算应用中，电阻式存储器设备(例如，reram设备)可被用作前神经元与后神经元之间的连接(突触)，以设备电阻的形式表示连接权重。
29.多个前神经元和后神经元可以通过rram的交叉杆阵列连接，rram自然地表达完全连接的神经网络。
30.rram的交叉杆阵列可由具有形成于底部电极上的电阻切换材料的结制成。顶部电极形成在具有电阻转换材料的结上，以形成rram的交叉杆阵列。
31.通过电子束光刻将诸如hfo
x
、tao
x
、alo
x
、zro
x
、tio
x
或这些材料的组合的非易失性电阻切换金属氧化物集成到纳米交叉杆阵列和纳米交叉点中，以按比例缩小至特征尺寸。这使得具有两个端子器件的无源存储器核的高密度原型测试结构的快速制造途径成为可能。结构和集成材料的电学特征在于，获得对具有电阻切换金属氧化物的纳米交叉杆阵列的一般性质的洞察，并限定对外部cmos控制系统的需求。
32.具有两个或多个稳定状态的非易失性和电阻转换材料，例如hfo
x
，被集成为两端存储器件，以有效地创建reram位模式。这些单元可以集成到交叉杆阵列中，其中它将每位的单元尺寸减小到四。该转换材料可以覆盖整个芯片面积，并且交叉点处的每个结是reram的可寻址单元。由于阵列由无源元件组成，因此需要额外的有源外部电路来进行寻址单元、设定及重设其状态及读取所存储信息的操作。
33.人工神经网络(ann)可以由电阻性处理单元(rpu)的交叉阵列形成，rpu提供本地数据存储和本地数据处理，而不需要rpu之外的附加处理元件。可训练的电阻性交叉点器件被称为rpu。
34.神经元集成在具有存储矩阵的器件的交叉条阵列的cmos电路中。输入神经元，连
同隐藏神经元层和输出神经元以及输入信号。神经元状态可以是例如后向、前向和更新。
35.交叉杆阵列(交叉点阵列或交叉线阵列)是用于形成各种电子电路和器件的高密度、低成本电路结构，包括ann结构、神经形态微芯片和超高密度非易失性存储器。一种基本的交叉杆阵列配置包括一组导电行线和形成为与该组导电行线交叉的一组导电列线。两组导线之间的交叉部分由所谓的交叉点器件分开，交叉点器件可以由薄膜材料形成。交叉点器件实际上用作神经元之间的ann加权连接。纳米级两端器件，例如具有导电状态切换特性的忆阻器，经常被用作交叉点器件，以便以高能量效率模拟突触可塑性。忆阻材料的导电状态(例如，电阻)可以通过控制施加在行线和列线中的单独线之间的电压来改变。
36.电阻处理单元(rpu)可以进一步增强神经形态计算的功能。一种新型装置(rpu)，其可以用作处理单元以加速包括神经网络训练的各种算法。
37.可能需要形成reram单元而不在其周边区域引入损伤。此外，可能需要形成具有坚固封装的reram单元，以防止在随后的工艺中氧的渗透。
38.在本发明的某些实施例中，在氧化物reram单元结构中，器件包括位于顶部电极和底部电极之间的金属氧化物层(即，金属-绝缘体-金属结构)。金属氧化物层中的氧空位允许导电细丝(cf)在其中电铸。在许多reram器件中，能够存储信息的机制是基于在两个电极之间形成的cf的形成和破裂，导致在高电阻状态(hrs)和低电阻状态(lrs)之间的可重复的电阻切换。关于cf，当氧化物金属夹在两个电极之间时，当足够的正电压施加到顶部电极时，cf将形成在两个电极之间，导致低电阻状态。相反，当足够的负电压施加到底部电极上时，cf断裂，导致高电阻状态。在氧化物reram器件的某些实施例中，cf的形成由场辅助的氧离子迁移触发，导致开关器件的电子导电性(或电阻率)的变化，如上所述。对于氧化物reram器件，需要电铸cf。
39.形成导电细丝的过程可能依赖于一定量的随机性，并且所产生的细丝的位置可能不总是被良好地控制。这可能导致在reram单元被缩放时需要更高的形成电压，并且这可能导致更高的器件可变性。在某些reram器件中，可以在柱后反应离子蚀刻(rie)工艺之后使用si注入，并且这可以允许cf形成电压的显著降低。然而，为了实现这种si注入，可能需要使用软掩模，然后再去除。这些附加的工艺步骤可能将、金属氧化物的hfo2直接暴露于附加的等离子体损伤，这可能导致附加的器件可变性。
40.然而，本实施例提供了对cf的分配动态特性的改进的控制，并且这可以改进reram器件性能的再现性和稳定性(循环到循环)。在某些实施例中，提供工艺流程和结构以使用sin间隔物自对准并局部化通过顶部tin层到金属氧化物层中的si注入，并且执行该工艺而不将金属氧化物层的材料(例如，hfo2)暴露于直接等离子体损伤。此外，本实施例可提供具有坚固封装的reram器件，以防止在随后的制造工艺步骤中氧的渗透。
41.现在参考附图，其中相同的数字表示相同或相似的元件，首先参考图1，该图是根据某些实施例的reram器件在制造过程的中间阶段的截面图。如图1所示，reram器件100包括衬底102。浅沟槽隔离(sti)区104形成在衬底102中，它们用于将一个晶体管与另一个晶体管隔离。形成源极电极106和漏极电极108，它们是硅衬底102的掺杂区域。在衬底102上源极电极106和漏极电极108之间的区域中形成栅极电极116。在栅极电极116周围形成电介质间隔物118。电介质间隔物118可以包括sin或任何其它合适类型的电介质材料。在sti区104、源极电极106、漏极电极108和电介质间隔物118上方的衬底102上形成第一层间电介质
(ild)层110。虽然图1中未示出，但是首先在第一ild层110中形成过孔，以适应包括过孔衬里层112和过孔芯114的底部接触的形成。该过孔衬里层112可包括氮化钽或氮化钛，或任何其它适合的材料。过孔芯114可以包括，例如，w。在形成底部接触之后，reram器件100可以进行化学机械平坦化(cmp)以平坦化器件的上表面。然后在第一ild层110的顶部和过孔过孔芯114的顶部形成第一sin层120。
42.现在参考图2，该图是根据实施例的图1的reram器件100在制造过程的后续阶段的截面图。如图2所示，在第一sin层120中形成过孔开口122。过孔开口122可以通过rie工艺或通过任何其它合适的材料去除工艺形成。
43.现在参考图3，该图是根据实施例的图2的reram器件在制造过程的后续阶段的截面图。如图3所示，形成衬里层124以填充过孔开口122。衬里层124可包括tin或任何其它适当的材料。衬里层124的材料可以是与以上关于图1描述的过孔衬里层112的材料相同的材料，或者它可以是不同的材料。在衬里层124形成之后，reram器件100可以进行cmp工艺以平坦化该结构。
44.如图3所示，reram堆叠形成在器件上。首先，在整个reram器件100上形成第一电极126(或第一堆叠衬里层)。第一电极126可以由例如tin组成。然而，应当理解，第一电极126可以由任何其它合适的材料或材料的组合构成。然后，在整个第一电极126上形成金属氧化物层128。金属氧化物层128可以包括hfo2、或任何其它合适的金属氧化物材料或金属氧化物材料的组合。然后，在整个金属氧化物层128上形成第二电极130(或第二堆叠衬里层)。第二电极130可包括tin(即，类似于第一电极126)或任何其它合适的材料。然后在第二电极130的整个表面上方沉积硬掩模132。硬掩模132可以包括sin或任何其它合适的材料。
45.现在参考图4，该图是根据实施例的图3的reram器件100在制造过程的后续阶段的截面图。如图4所示，在硬掩膜132、第二电极130、金属氧化物层128和第一电极126上执行蚀刻，以将这些层图案化为reram柱。在某些示例中，为了易于制造集成，硬掩模132、第二电极130、金属氧化物层128和第一电极126的宽度可以略大于底部接触结构(即，过孔衬里层112和过孔芯114)的宽度，以防止衬里层124的无意蚀刻。在一个实例中，reram柱(或叠层)包括tin第一电极126、hfo2金属氧化物层128和tec tin第二电极130。
46.现在参考图5，该图是根据实施例的图5的reram器件在制造过程的后续阶段的截面图。如图5所示，封装层134形成在reram器件100的整个表面上。封装层134可以包括例如sin或任何其它合适的材料。然后，第二ild层136可以沉积在封装层134的整个表面上。第二ild层136可以包括sio2或者任何其它合适的介电材料。在某些实施例中，在形成第二ild层136之后，reram器件100经受cmp工艺以平坦化器件的表面。
47.现在参考图6，该图是根据实施例的图5的reram器件在制造过程的后续阶段的截面图。如图6所示，通过蚀刻穿过第二ild层136、封装层134和硬掩模132形成接触过孔137。接触过孔137可以适应顶部电极的形成。
48.现在参考图7，该图是根据实施例的图6的reram器件在制造过程的后续阶段的截面图。如图7所示，在图6所示的接触过孔127开口137步骤后，沉积间隔物层138，在一实施例中，间隔物层138由氮化硅组成。然而，应当理解，可以使用其它材料或材料的组合。
49.现在参考图8，该图是根据实施例的图7的reram器件在制造过程的后续阶段的截面图。如图7所示，进行反应离子蚀刻(rie)工艺以去除部分间隔物层。应该理解，其它材料
去除工艺，例如感应耦合等离子体(icp)可以用作rie的替代方案。因此，如图7所示，去除第二ild层136顶部的部分间隔物层138。而且，已经去除了间隔物层138的位于第二电极130顶部的部分。因此，间隔物层138的仅有的剩余部分是其在硬掩模132的侧壁上、在封装层134的侧壁上、以及在第二ild层136的侧壁上的垂直部分。因为间隔物层138具有一定的厚度，reram堆叠的部分(即第一电极126、金属氧化物层128和第二电极130)被间隔物层138覆盖。因此，在后续的硅离子注入工艺中，该间隔物层138将阻挡部分reram堆叠，并因此将离子注入限制在reram堆叠的未被间隔层138覆盖的特定区域。
50.现在参考图9，该图是根据实施例的图8的reram器件在制造过程的后续阶段的截面图。如图9所示，使用第二ild层136和间隔物层138作为掩模，在reram器件100的整个表面上进行毯式(blanket)si离子注入140。
51.现在参考图10，该图是根据实施例的图9的reram器件在制造过程的后续阶段的截面图。如图10所示，离子注入140过程完成。因为这是毯式注入，所以离子不仅分布在reram堆叠(即，第一电极126、金属氧化物层128和第二电极130)中，而且分布在间隔物层138和第二ild层136的上部分中。然而，只有reram堆叠的限定区域(即，修改部分142)受到si离子注入140的影响。换句话说，堆叠结构的修改部分的宽度小于堆叠结构的宽度。因此，因为间隔物层138形成在reram堆叠的上部和外部，所以该离子注入140是自对准工艺。因为这是自对准工艺，si离子注入140远离了reram柱侧壁上的rie损伤，这可以改善器件到器件的可变性。间隔物层138也可具有减小器件的有源区的效果。也就是说，因为reram柱中的离子注入140被局部化而远离柱的边缘，所以导电细丝(cf)也将被形成为远离柱的边缘(即，cf的位置将被更多地限制在柱的中间)。应了解，可适当地选择离子注入140的能量及剂量，以便进行贯穿te注入。因此，根据本实施例，电阻转换reram存储单元具有局部离子注入的柱叠层结构，导致编程电压降低。
52.现在参考图11，该图是根据实施例的图10的reram器件在制造过程的后续阶段的截面图。如图11所示，在形成金属上部电极之前，可以执行湿法蚀刻以减薄间隔物层138。特别地，如图11所示，由于间隔物层138的变薄，过孔的最终宽度144大于修改部分142的宽度。换句话说，侧壁间隔物(即，间隔物层138)的相对的内侧壁表面之间的距离大于堆叠结构(即，reram堆叠)的修改部分的宽度。这可以允许构建更宽的上电极。
53.现在参考图12，该图是根据实施例的图11的reram器件在制造过程的后续阶段的截面图。如图12所示，顶电极包括顶电极过孔衬里层146和顶电极过孔芯148。顶部电极过孔衬里层146可包括tan或tin，或任何其它合适的材料。顶电极过孔芯148可以包括例如w。在形成顶电极之后，reram器件100可以进行化学机械平坦化(cmp)以平坦化器件的上表面。
54.现在参考图13，该图是根据实施例的图12的reram器件在制造过程的后续阶段的截面图。尽管在图13中未示出，但是通过蚀刻穿过第二ild层136、封装层134和第一sin层120形成外围接触过孔，以暴露左侧过孔芯部114。
55.现在参考图14，该图是根据实施例的图13的reram器件在制造过程的后续阶段的截面图。如图14所示，在形成外围接触过孔之后，沉积外围接触过孔衬里层150。外围接触过孔衬里层150可包括tan或tin，或任何其它合适的材料。外围接触过孔芯152然后被形成并且可以包括，例如，w。在形成外围接触过孔衬里层150和外围接触过孔芯152之后，形成第二sin层154以覆盖外围接触过孔过孔芯152的上表面。然后，在某些实施例中，reram器件100
可进行化学机械平坦化(cmp)以平坦化装置的上表面。在某些实施例中，可形成额外的更高层金属化层。
56.因此，在本实施例中，reram器件结构可以形成在电介质金属氧化物层128、底部电极126和顶部电极130的局部部分通过注入而被修改的地方。在这些实施例中，reram器件100的注入修改部分远离柱状结构的边缘。在某些实施方案中，金属氧化物可包括hfo2、ta2o5、zro2、tio2、al2o3及其混合物。上电极130与下电极126可由例如氮化钛或氮化钽所构成。注入物质可以包括si、al、hf、zr、ti和ta或这些元素的组合。在某些实施例中，reram器件100的过孔接触(即上电极过孔衬里层146和上电极过孔芯心148)可以与间隔物层138(即侧壁间隔物层)接触。
57.此外，在某些实施例中，制造reram器件100的方法(即，其中通过离子注入来修改电介质金属氧化物层以及顶部和底部电极)包括：创建过孔开口，然后通过cvd或pecvd来沉积sin间隔层，接着通过rie刻蚀来刻蚀icp基间隔物层以自对准并局部化注入。在不使用软掩模的情况下，通过顶部电极tin接触来执行消隐的(blanked)基于离子束的视线注入。此外，在某些实施例中，执行sin湿法蚀刻以减薄过孔侧壁上的隔离物，以优化/最大化过孔接触区域，并且这之后是金属化和cmp。
58.已经出于说明的目的呈现了对各种实施例的描述，并且不旨在是穷举的或限于所公开的实施例。在不背离所描述的实施例的范围的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文所使用的术语以最好地解释实施例的原理、实际应用或对市场上存在的技术改进，或使本领域的其他普通技术人员能够理解本文所公开的实施例。

技术特征：
1.一种电阻式随机存取存储器(reram)器件，包括：堆叠结构，包括第一电极，与所述第一电极接触的金属氧化物层，和与所述金属氧化物层接触的第二电极，其中，所述堆叠结构的一部分通过离子注入被修改，并且所述堆叠结构的修改部分从所述堆叠结构的边缘偏移。2.如权利要求1所述的reram器件，其中，所述堆叠结构的所述修改部分的宽度小于所述堆叠结构的宽度。3.如权利要求1所述的reram器件，其中所述金属氧化物层包含选自由hfo2、ta2o5、zro2、tio2和al2o3组成的组中的至少一种。4.如权利要求1所述的reram器件，还包括形成在所述堆叠结构上的间隔层。5.如权利要求4所述的reram器件，其中，所述间隔层包括sin。6.如权利要求1所述的reram器件，其中，所述第一电极和所述第二电极包括tin。7.如权利要求1所述的reram器件，还包括：形成被形成在所述堆叠结构上的层间介电层，所述层间介电层包括形成在其中的过孔；以及形成在所述过孔中的间隔物层，其覆盖所述层间电介质层的侧壁。8.如权利要求7所述的reram器件，还包括形成在所述间隔物层之间的第二电极接触结构。9.如权利要求7所述的reram器件，其中，所述侧壁间隔物的相对的内侧壁表面之间的距离大于所述堆叠结构的所述修改部分的宽度。10.如权利要求1所述的reram器件，其中，用于所述堆叠结构的所述离子注入的注入物质是选自si、al、hf、zr、ti和ta中的至少一种。11.一种制造电阻式随机存取存储器(reram)器件的方法，所述方法包括：通过如下来形成堆叠结构形成第一电极，形成与所述第一电极接触的金属氧化物层，以及形成与所述金属氧化物层接触的第二电极，其中，所述堆叠结构的一部分通过离子注入被修改，并且所述堆叠结构的修改部分从所述堆叠结构的边缘偏移。12.如权利要求11所述的制造reram器件的方法，其中，所述堆叠结构的所述修改部分的宽度小于所述堆叠结构的宽度。13.如权利要求11所述的制造reram器件的方法，其中，所述金属氧化物层包括选自hfo2、ta2o5、zro2、tio2、al2o3中的至少一种。14.如权利要求11所述的制造reram器件的方法，还包括形成被形成在所述堆叠结构上的间隔物层。15.如权利要求14所述的制造reram器件的方法，其中，所述间隔物层包含sin。16.如权利要求11所述的制造reram器件的方法，其中，所述第一电极和所述第二电极
包括tin。17.如权利要求11所述的制造reram器件的方法，还包括：形成被形成在所述堆叠结构上的层间电介质层，所述层间电介质层包括形成在其中的过孔；以及形成被形成在所述过孔中的间隔物层，所，其覆盖所述层间介电层的侧壁。18.如权利要求17所述的制造reram器件的方法，还包括在所述间隔层之间形成第二电极接触结构。19.如权利要求17所述的制造reram器件的方法，其中，所述侧壁间隔物的相对的内侧壁表面之间的距离大于所述堆叠结构的所述修改部分的宽度。20.如权利要求11所述的制造reram器件的方法，其中，用于所述堆叠结构的所述离子注入的注入物质是选自si、al、hf、zr、ti和ta中的至少一种。

技术总结
提供了一种电阻随机存取存储器(ReRAM)器件。该ReRAM器件(100)包括堆叠结构，该堆叠结构包括第一电极(126)、与第一电极接触的金属氧化物层(128)、以及与金属氧化物(128)层接触的第二电极(130)。通过离子注入来修改堆叠结构的一部分，并且堆叠结构的修改部分从堆叠结构的边缘偏移。构的边缘偏移。构的边缘偏移。


技术研发人员：P
受保护的技术使用者：国际商业机器公司
技术研发日：2021.11.03
技术公布日：2023/8/6