一种半导体芯片封装的胶针断胶方法和装置与流程

1.本发明涉及半导体芯片封装领域，尤其涉及一种半导体芯片封装的胶针断胶方法和装置。


背景技术：

2.半导体芯片进行贴合时，需要芯片粘合框架上具有胶水，现今通常通过针管为芯片粘合框架分布胶水。
3.而针管在画胶后胶针通常会残留部分胶水，这让胶针在移动过程中极容易甩胶，从而影响到wb(直流母线)著线的线路状态，造成短路现象。
4.因此，需要提供一种半导体芯片封装的胶针断胶方法和装置，改善胶针的甩胶工艺，降低半导体芯片封装时的失误率，提升产品合格率，减少因甩胶工艺而造成的经济损失，降低芯片制作成本。


技术实现要素：

5.本发明的目的是提供一种半导体芯片封装的胶针断胶方法和装置，改善胶针的甩胶工艺，降低半导体芯片封装时的失误率，提升产品合格率，减少因甩胶工艺而造成的经济损失，降低芯片制作成本。
6.为了达到上述目的，本发明提供了一种半导体芯片封装的胶针断胶方法，包括：
7.胶针离开基板，垂直上移第一距离，停顿第一时间；
8.所述胶针再次垂直上移第二距离，停顿第二时间。
9.可选的，所述第一时间大于所述第二时间。
10.可选的，所述第一时间为100～500ms，所述第二时间为50～200ms。
11.可选的，所述第一距离大于所述第二距离。
12.可选的，所述第一距离为2mm～4mm，所述第二距离为1mm～2mm。
13.本发明还提供了一种半导体芯片封装的胶针断胶装置，包括：
14.胶管；
15.胶水，位于所述胶管内；
16.胶针，位于所述胶管一端，用于控制所述胶水的流出；
17.控制模块，用于在点胶完成后控制所述胶针至少实现两次垂直上移和两次停顿。
18.可选的，所述至少两次垂直上移包括垂直上移第一距离和在此基础上垂直上移第二距离，所述第一距离大于所述第二距离。
19.可选的，所述第一距离为2mm～4mm，所述第二距离为1mm～2mm。
20.可选的，所述两次停顿包括第一时间和第二时间，所述第一时间大于所述第二时间。
21.可选的，所述第一时间为100～500ms，所述第二时间为50～200ms。
22.本发明的半导体芯片封装的胶针断胶方法通过两次上移和停顿，断掉胶针上的残
留胶水，从而改善胶针的甩胶工艺，降低半导体芯片封装时的失误率，提升产品合格率，减少因甩胶工艺而造成的经济损失，降低芯片制作成本。
附图说明
23.图1为本发明一具体实施例中的半导体芯片封装的胶针断胶方法的流程图；
24.图2为本发明一具体实施例中的胶针管装置示意图；
25.图3为本发明一具体实施例中的胶针管断胶示意图；
26.图4为本发明另一具体实施例中的胶针管断胶示意图。
具体实施方式
27.下面将结合说明书附图对本发明的半导体芯片封装的胶针断胶方法和装置进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
28.请参考图1，图1为本发明一具体实施例中的半导体芯片封装的胶针断胶方法的流程图。
29.步骤s101：胶针离开基板，垂直上移第一距离，停顿第一时间；
30.步骤s102：所述胶针再次垂直上移第二距离，停顿第二时间。
31.请参考图2，胶针203与胶管201的一端连通，所述胶管201里具有胶水202，该胶针管装置能够在芯片基板上画胶，而对某一芯片基板画胶结束后，胶针203上通常具有胶水残留物，在胶针203继续移动的过程中，胶水残留物可能会掉落至其他位置，影响芯片线路，因此需要实施甩胶工艺。
32.具体的，所述第一距离为2mm～4mm，所述第二距离为1mm～2mm，在选择具体数值时，所述第一距离大于第二距离。
33.第一时间为100～500ms，所述第二时间为50～200ms，在选择具体数值时，所述第一时间大于第二时间。
34.请参考图3，当胶针在基板上画完胶水后，胶针离开基板，只进行一次垂直上移时，胶针上仍有胶水残留，胶针在进行水平移动时，残留的胶水可能脱落至芯片线路上，对芯片线路产生不利影响，降低产品合格率。
35.请参考图4，在本具体实施例中，胶针在基板上画完胶水后，胶针离开基板，垂直上移3mm，停顿200ms，胶针上仍有胶水残留，胶针继续垂直上移1.5mm，停顿100ms，当胶针最后垂直上移到其水平移动位置时，可见胶针上的胶水残留物已经完全脱离胶针，因此胶针在进行水平移动时，不会有胶水从胶针上掉落至芯片线路上的可能性，从而保护了芯片电路的安全，提升产品合格率。
36.在其他具体实施例中，胶针也可以垂直上移2mm，停顿400ms，继续垂直上移1mm，停顿200ms；或者垂直上移4mm，停顿100ms，继续垂直上移2mm，停顿50ms等。
37.本发明的半导体芯片封装的胶针断胶方法通过两次上移和停顿，断掉胶针上的残留胶水，从而改善胶针的甩胶工艺，降低半导体芯片封装时的失误率，提升产品合格率，减少因甩胶工艺而造成的经济损失，降低芯片制作成本。
38.本发明还提供一种半导体芯片封装的胶针断胶装置，包括：胶管；胶水，位于所述胶管内；胶针，位于所述胶管一端，用于控制所述胶水的流出；控制模块，用于在点胶完成后控制所述胶针至少实现两次垂直上移和两次停顿。
39.具体的，所述至少两次垂直上移包括垂直上移第一距离和在此基础上垂直上移第二距离，所述第一距离大于所述第二距离。其中，所述第一距离为2mm～4mm，所述第二距离为1mm～2mm。
40.所述两次停顿包括第一时间和第二时间，所述第一时间大于所述第二时间。其中，所述第一时间为100～500ms，所述第二时间为50～200ms。
41.在本具体实施例中，所述胶针的第一距离为3mm，第一时间为200ms；第二距离为1.5mm，第二时间为100ms。在其他具体实施例中，第一距离、第二距离、第一时间和第二时间也可以是上述范围值内的其他具体数值。
42.本发明的半导体芯片封装的胶针断胶装置能够控制胶针的移动和停顿，断掉胶针上的残留胶水，从而改善胶针的甩胶工艺，降低半导体芯片封装时的失误率，提升产品合格率，减少因甩胶工艺而造成的经济损失，降低芯片制作成本。
43.显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明的权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。


技术特征：
1.一种半导体芯片封装的胶针断胶方法，其特征在于，包括：胶针离开基板，垂直上移第一距离，停顿第一时间；所述胶针再次垂直上移第二距离，停顿第二时间。2.根据权利要求1所述的半导体芯片封装的胶针断胶方法，其特征在于，所述第一时间大于所述第二时间。3.根据权利要求1所述的半导体芯片封装的胶针断胶方法，其特征在于，所述第一时间为100～500ms，所述第二时间为50～200ms。4.根据权利要求1所述的半导体芯片封装的胶针断胶方法，其特征在于，所述第一距离大于所述第二距离。5.根据权利要求4所述的半导体芯片封装的胶针断胶方法，其特征在于，所述第一距离为2mm～4mm，所述第二距离为1mm～2mm。6.一种半导体芯片封装的胶针断胶装置，其特征在于，包括：胶管；胶水，位于所述胶管内；胶针，位于所述胶管一端，用于控制所述胶水的流出；控制模块，用于在点胶完成后控制所述胶针至少实现两次垂直上移和两次停顿。7.根据权利要求6所述的半导体芯片封装的胶针断胶装置，其特征在于，所述至少两次垂直上移包括垂直上移第一距离和在此基础上垂直上移第二距离，所述第一距离大于所述第二距离。8.根据权利要求7所述的半导体芯片封装的胶针断胶装置，其特征在于，所述第一距离为2mm～4mm，所述第二距离为1mm～2mm。9.根据权利要求6所述的半导体芯片封装的胶针断胶装置，其特征在于，所述两次停顿包括第一时间和第二时间，所述第一时间大于所述第二时间。10.根据权利要求9所述的半导体芯片封装的胶针断胶装置，其特征在于，所述第一时间为100～500ms，所述第二时间为50～200ms。

技术总结
本发明揭示了一种半导体芯片封装的胶针断胶方法和装置，半导体芯片封装的胶针断胶方法包括：胶针离开基板，垂直上移第一距离，停顿第一时间；所述胶针再次垂直上移第二距离，停顿第二时间。半导体导体芯片封装的胶针断胶装置包括：胶管；胶水，位于所述胶管内；胶针，位于所述胶管一端，用于控制所述胶水的流出；控制模块，用于在点胶完成后控制所述胶针至少实现两次垂直上移和两次停顿。本发明的半导体芯片封装的胶针断针方法能够改善胶针的甩胶工艺，降低半导体芯片封装时的失误率，提升产品合格率，减少因甩胶工艺而造成的经济损失，降低芯片制作成本。片制作成本。片制作成本。


技术研发人员：江必山 蔡昕宏 蔡泊廷 张竞扬
受保护的技术使用者：无锡摩尔精英微电子技术有限公司
技术研发日：2023.05.19
技术公布日：2023/8/6