阵列基板、显示面板和显示装置的制作方法

1.本技术属于显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。


背景技术：

2.具有氧化物半导体薄膜晶体管和低温多晶硅薄膜晶体管的阵列基板具有更高的性能，但是由于其制程复杂、良率低，从而使得制造成本较高，因此使得阵列基板的使用范围受限，难以得到广泛的应用。


技术实现要素：

3.本技术实施例提供了一种阵列基板、显示面板和显示装置，可在保证自身性能的前提下降低自身的制备成本。
4.本技术实施例第一方面的实施例提供了一种阵列基板，包括：
5.衬底；
6.驱动电路层，形成于所述衬底上，包括层叠设置的第一导电层、多晶硅半导体层、第二导电层、氧化物半导体层和第三导电层，所述驱动电路层包括第一晶体管、第二晶体管和电容，所述第一晶体管包括第一有源层和第一栅极，所述第二晶体管包括第二有源层、第二栅极和第三栅极，所述电容包括第一极板和第二极板，其中，
7.所述第一有源层形成于所述多晶硅半导体层，所述第一栅极形成于所述第二导电层；
8.所述第一极板形成于所述第一导电层、所述第二导电层、所述氧化物半导体层和所述第三导电层中的一者，所述第二极板形成于所述第一导电层、所述第二导电层、所述氧化物半导体层和所述第三导电层中的另一者；
9.所述第二栅极形成于所述第一导电层，第三栅极形成于所述第三导电层，所述第二有源层形成于所述氧化物半导体层。
10.根据本发明第一方面的实施方式，所述第一导电层在所述第一有源层上的正投影覆盖所述第一有源层。
11.根据本发明第一方面前述任一实施方式，所述电容还包括第三极板，所述第三极板形成于所述第一导电层、所述第二导电层、所述氧化物半导体层和所述第三导电层中的一者，且所述第三极板与所述第一极板、所述第二极板异层设置，所述第三极板位于所述第二极板背离所述第一极板的一侧，所述第三极板、所述第二极板在所述衬底上的正投影至少部分交叠。
12.根据本发明第一方面前述任一实施方式，所述第一导电层、所述第二导电层的材质为透明导电材料，或者，所述第一导电层、所述第二导电层的材质为金属。
13.根据本发明第一方面前述任一实施方式，所述第一导电层、所述第二导电层的材质为透明导电材料，所述阵列基板还包括第一金属层，所述第一金属层与所述第一导电层接触，且所述第一金属层形成于所述第一导电层背离所述衬底的一侧，所述第一金属层与
所述第一有源层相对设置，且所述第一金属层、所述第一栅极在所述衬底上的正投影至少部分交叠；和/或，
14.所述第一导电层、所述第二导电层的材质为透明导电材料，所述阵列基板还包括第二金属层，所述第二金属层与所述第一导电层接触，且所述第二金属层形成于所述第一导电层背离所述衬底的一侧，所述第二金属层、所述第二栅极在所述衬底上的正投影至少部分交叠。
15.根据本发明第一方面前述任一实施方式，所述阵列基板包括所述第一金属层和所述第二金属层，所述第一金属层、所述第二金属层和所述第一导电层采用一次掩膜工艺制备形成。
16.根据本发明第一方面前述任一实施方式，所述第一导电层、所述第二导电层的材质为透明导电材料，所述阵列基板还包括第三金属层，所述第三金属层与所述第二导电层接触，且所述第三金属层形成于所述第二导电层背离所述衬底的一侧，所述第三金属层、所述第一栅极在所述衬底上的正投影至少部分交叠。
17.根据本发明第一方面前述任一实施方式，所述第三金属层、所述第二导电层采用同一次掩膜工艺制备形成。
18.本技术第二方面的实施例还提供了一种显示面板，包括本技术第一方面提供的任意一种阵列基板。
19.本技术第三方面的实施例还提供了一种显示装置，包括本技术第二方面提供的显示面板。
20.本技术提供的阵列基板中，第一晶体管为低温多晶硅薄膜晶体管，第二晶体管为氧化物半导体晶体管，采用两种薄膜晶体管相结合的阵列基板可结合二者的优点，以实现更佳的驱动效果。其中，阵列基板包括衬底和层叠设置于衬底上的第一导电层、多晶硅半导体层、第二导电层、氧化物半导体层和第三导电层。第一晶体管包括第一有源层和第一栅极，第二晶体管包括第二有源层、第二栅极和第三栅极，电容包括第一极板和第二极板，其中，第一栅极位于第二导电层，第二栅极位于第一导电层，第三栅极位于第三导电层，本技术提供的阵列基板中，通过将第二栅极下移至第一导电层，将第一极板、第二极板形成于第一导电层、第二导电层、氧化物半导体层和第三导电层中的一者，从而通过在显示面板中设置多晶硅半导体层、氧化物半导体层以及其他三层导电层(即第一导电层、第二导电层和第三导电层)即可形成显示面板中的晶体管的有源层、栅极以及电容，以实现显示面板的驱动功能，减少了阵列基板中导电层的制备，节省了该导电层的材料成本和制造成本，同时，可兼顾阵列基板中各器件的性能，实现了成本与性能的兼顾。
附图说明
21.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
22.图1是本技术实施例提供的一种阵列基板的结构示意图；
23.图2是本技术实施例提供的另一种阵列基板的结构示意图；
24.图3是本技术实施例提供的另一种阵列基板的结构示意图；
25.图4是本技术实施例提供的另一种阵列基板的结构示意图；
26.图5是本技术实施例提供的一种显示面板的结构示意图。
27.附图中：
28.1-阵列基板；10-衬底；20-驱动电路层；201-第一导电层；202-多晶硅半导体层；203-第二导电层；204-氧化物半导体层；205-第三导电层；206-第一金属层；207-第二金属层；208-第三金属层；209-第一缓冲层；210-第一支撑层；211-第一栅绝缘层；212-第二缓冲层；213-第二栅绝缘层；214-层间介质层；215-第四导电层；216-第一平坦层；217-第五导电层；218-第二平坦层；219-第一电极层；220-像素定义层；221-支撑层；30-第一晶体管；301-第一有源层；302-第一栅极；40-第二晶体管；401-第二有源层；402-第二栅极；403-第三栅极；50-电容；501-第一极板；502-第二极板；503-第三极板；2-显示面板。
具体实施方式
29.下面将详细描述本技术的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本技术的全面理解。但是，对于本领域技术人员来说很明显的是，本技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本技术的示例来提供对本技术的更好的理解。
30.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
31.作为自发光型显示设备，oled显示面板不需要单独的光源，因此，oled显示面板可以低电压驱动，且更易制作为轻薄化的外形且具有宽视角高对比度和灵敏的响应速度等优势，故而oled显示面板被应用于多种领域。目前大部分oled显示面板采用ltps的面板技术，lpts显示面板具有高分辨率，高反应速度，高亮度，高开口率等优势，成为当今市面上最成熟和主流的tft面板技术方案。虽然ltps显示面板尽管受到了市场欢迎，但其具有生产成本较高、所需功耗较大的劣势。因此技术人员开发出来了ltpo显示面板，即将ltps显示面板技术和oxide显示面板技术相结合得到的ltpo显示面板，ltpo显示面板不仅具有ltps显示面板的高分辨率、高反应速度、高亮度、高开口率等优势，其还具有生产成本低和功耗低的优势。发明人经研究发现，ltpo显示面板的阵列基板包括氧化物半导体薄膜晶体管和低温多晶硅薄膜晶体管，制程复杂、良率低，从而使得成本较高。具体地，ltpo显示面板中可以包括多晶硅半导体层、氧化物半导体层以及其他四层导电层，用于形成晶体管的有源层、栅极和电容的极板，导电层数量较多、制备工艺复杂，是造成ltpo显示面板制备成本较高的一个重要原因。基于对上述问题的研究，发明人提供了一种阵列基板、显示面板和显示装置，以实现降低阵列基板的制备工艺和制备成本。
32.为了更好地理解本技术，下面结合图1至图5根据本技术实施例的阵列基板、显示
面板和显示装置进行详细描述。
33.请参阅图1，本技术实施例提供了一种阵列基板1，包括衬底10和驱动电路层20。驱动电路层20形成于衬底10上，包括层叠设置的第一导电层201、多晶硅半导体层202、第二导电层203、氧化物半导体层204和第三导电层205，驱动电路层20包括第一晶体管30、第二晶体管40和电容50，第一晶体管30包括第一有源层301和第一栅极302，第二晶体管40包括第二有源层401、第二栅极402和第三栅极403，电容50包括第一极板501和第二极板502，其中，第一有源层301形成于多晶硅半导体层202，第一栅极302形成于第二导电层203；第一极板501形成于第一导电层201、第二导电层203、氧化物半导体层204和第三导电层205中的一者，第二极板502形成于第一导电层201、第二导电层203、氧化物半导体层204和第三导电层205中的另一者；第二栅极402形成于第一导电层201，第三栅极403形成于第三导电层205，第二有源层401形成于氧化物半导体层204。
34.上述显示面板中，第二晶体管40采用双栅结构，即包括第二栅极402和第三栅极403，两个栅极产生两个沟道，能够提高第二晶体管40的导通电流，从而使得显示面板中由第二晶体管40、电容等组成的像素电路可以快速充电，有利于提高产品的性能。
35.本技术提供的阵列基板1中，第一晶体管30为低温多晶硅薄膜晶体管，第二晶体管40为氧化物半导体晶体管，采用两种薄膜晶体管相结合的阵列基板1可结合二者的优点，以实现更佳的驱动效果。其中，阵列基板1包括衬底10和层叠设置于衬底10上的第一导电层201、多晶硅半导体层202、第二导电层203、氧化物半导体层204和第三导电层205。第一晶体管30包括第一有源层301和第一栅极302，第二晶体管40包括第二有源层401、第二栅极402和第三栅极403，电容50包括第一极板501和第二极板502，其中，第一栅极302位于第二导电层203，第二栅极402位于第一导电层201，第三栅极403位于第三导电层205，本技术提供的阵列基板1中，通过将第二栅极402下移至第一导电层201，将第一极板501、第二极板502形成于第一导电层201、第二导电层203、氧化物半导体层204和第三导电层205中的一者，从而通过在显示面板中设置多晶硅半导体层202、氧化物半导体层204以及其他三层导电层(即第一导电层201、第二导电层203和第三导电层205)即可形成显示面板中的晶体管的有源层、栅极以及电容，以实现显示面板的驱动功能，减少了阵列基板1中导电层的制备，节省了该导电层的材料成本和制造成本，同时，可兼顾阵列基板1中各器件的性能，实现了成本与性能的兼顾。
36.在上述实施方式中，衬底10可以为刚性衬底10，例如玻璃，或者可以为柔性衬底10，例如包括层叠设置的有机层、无机层、有机层和无机层，在保证衬底10柔性的同时实现对其隔绝水氧能力的兼顾。
37.如图2所示，在上述实施方式中，第一导电层201和第一有源层301之间还形成有第一缓冲层209和第一支撑层210；第一有源层301和第二导电层203之间还形成有第一栅绝缘层211，材料可为氧化硅；第二导电层203和氧化物半导体层204之间还形成有第二缓冲层212，第二缓冲层212可包括沿远离衬底10方向层叠设置的氮化硅和氧化硅层。氧化物半导体层204与第三导电层205之间还形成有第二栅绝缘层213，材料可为氧化硅。
38.具体地，如图2所示，还可包括位于第三导电层205背离衬底10一侧的层间介质层214、第四导电层215、第一平坦层216、第五导电层217、第二平坦层218、第一电极层219、像素定义层220、支撑层221等等，其中第四导电层215和第五导电层217可形成第一晶体管30
的源漏极、第二晶体管40的源漏极以及信号线等，材质可为金属或透明导电材质，本技术不作特别限定。
39.在一种可行的实施方式中，氧化物半导体层204的材质包括铟镓锌氧化物。
40.如图2所示，在一种可行的实施方式中，第一导电层201在第一有源层301上的正投影覆盖第一有源层301。
41.在上述实施方式中，通过第一导电层201对第一有源层301朝向衬底10的一侧进行遮挡，可对第一有源层301起到静电屏蔽作用，从而可降低衬底10侧的静电对第一有源层301造成的干扰，有助于提升第一晶体管30的稳定性。
42.在一种可行的实施方式中，如图2所示，电容50还包括第三极板503，第三极板503形成于第一导电层201、第二导电层203、氧化物半导体层204和第三导电层205中的一者，且第三极板503与第一极板501、第二极板502异层设置，第三极板503位于所述第二极板502背离第一极板501的一侧，第三极板503、第二极板502在衬底10上的正投影至少部分交叠。
43.在上述实施方式中，采用第一极板501、第二极板502和第三极板503形成并联设置的电容50结构。
44.具体地，在一种可行的实施方式中，如图2所示，第一极板501形成于氧化物半导体层204，第二极板502形成于第二导电层203，第三极板503形成于第一导电层201，从而使得第一极板501、第二极板502之间形成第一电容50，第二极板502、第三极板503之间形成第二电容50，第一电容50和第二电容50并联设置，以满足阵列基板1中的电容50需求。
45.或者，如图3所示，第一极板501形成于第三导电层205，第二极板502形成于氧化物半导体层204，第三极板503形成于第一导电层201等等，本技术不作特别限定，可根据阵列基板内部实际的空间、电容的实际需求等进行设定。
46.在一种可行的实施方式中，第一导电层201、第二导电层203的材质为金属。
47.第二导电层203采用金属材质可有助于保证第一晶体管30的电学性能。第一导电层201采用金属材质可有助于提升其对第一晶体管30静电屏蔽的效果。同时有助于保证第二晶体管40的电学性能。
48.在另一种可行的实施方式中，如图4所示，第一导电层201、第二导电层203的材质为透明导电材料，例如透明金属氧化物材料。
49.此时，通过减少阵列基板1中不透光区域的面积，即可通过将电容50设置为透光区域，来提升阵列基板1中透光区域的面积，可有助于实现透明显示。
50.具体地，电容50可包括三个极板，第一极板501可位于氧化物半导体层204，第二极板502可位于第二导电层203，第三极板503可位于第一导电层201，由于第一导电层201和第二导电层203采用透明导电材料，例如，氧化铟锡，从而可提升阵列基板1中与电容50相对区域的透光率，从而可有助于实现透明显示。
51.在一种可行的实施方式中，如图3和图4所示，第一导电层201、第二导电层203的材质为透明导电材料，阵列基板1还包括第一金属层206，第一金属层206与第一导电层201接触，且第一金属层206形成于第一导电层201背离衬底10的一侧，第一金属层206与第一有源层301相对设置，且第一金属层206、第一栅极302在衬底10上的正投影至少部分交叠；和/或，
52.第一导电层201、第二导电层203的材质为透明导电材料，阵列基板1还包括第二金
属层207，第二金属层207与第一导电层201接触，且第二金属层207形成于第一导电层201背离衬底10的一侧，第二金属层207、第二栅极402在衬底10上的正投影至少部分交叠。
53.在上述实施方式中，设置有第一金属层206和/或第二金属层207，其中，第一金属层206和第一导电层201层叠设置，且相互接触，第一金属层206与第一有源层301相对设置，且第一金属层206、第一栅极302在衬底10上的正投影至少部分交叠，此时，由于金属材质静电屏蔽的效果更好，可进一步保证第一晶体管30的电学特性，具体地，可降低静电对第一晶体管30沟道区造成不良影响，从而提升第一晶体管30的电学特性，防止由于静电对第一晶体管30造成影响后使得显示面板显示异常，例如，出现发绿现象。同时，第一金属层206仅与第一栅极302沿显示面板厚度方向相对1、不与电容50相对时，依旧可以保障电容50区域的透光性，从而提升阵列基板1中透光区域的面积。第二金属层207与第一导电层201层叠设置且直接接触，即第二金属层207第一金属层206同层设置，第二金属层207、第二栅极402在衬底10上的正投影至少部分交叠，从而可以降低电阻，以减少信号的延迟，提高ppi。
54.在一种可行的实施方式中，如图4所示，阵列基板1包括第一金属层206和第二金属层207，第一金属层206、第二金属层207和第一导电层201采用一次掩膜工艺制备形成。
55.在上述实施方式中，第二金属层207和第一金属层206同层设置，均设置于第一导电层201背离衬底10的一侧且与第一导电层201直接接触，从而在制备过程中，可将第一金属层206、第二金属层207和第一导电层201通过掩膜板一次图案化工艺制备形成，不会增加新的掩膜工艺，从而有助于节省制备成本。
56.具体地，可通过将掩膜板设计为全透区、半透区和不透区，不透区对应第一金属层206、第一导电层201或者第二金属层207、第一导电层201层叠设置的区域，半透区对应仅有第一导电层201、没有第一金属层206和第二金属层207的区域，全透区对应没有第一金属层206、第一导电层201以及第二金属层207的区域。
57.在一种可行的实施方式中，如图4所示，第一导电层201、第二导电层203的材质为透明导电材料，阵列基板1还包括第三金属层208，第三金属层208与第二导电层203接触，且第三金属层208形成于第二导电层203背离衬底10的一侧，第三金属层208、第一栅极302在衬底10上的正投影至少部分交叠。
58.在上述实施方式中，阵列基板1还包括第三金属层208，第三金属层208形成于第二导电层203背离衬底10的一侧，第三金属层208、第一栅极302在衬底10上的正投影至少部分交叠，从而可以降低电阻，以减少信号的延迟，提高ppi，同时，第三金属层208仅与第一栅极302沿显示面板厚度方向相对、不与电容50相对时，依旧可以保障电容50区域的透光性，从而提升阵列基板1中透光区域的面积。
59.在一种可行的实施方式中，如图4所示，第三金属层208、第二导电层203采用同一次掩膜工艺制备形成。
60.在上述实施方式中，第三金属层208设置于第二导电层203背离衬底10的一侧且与第二导电层203直接接触，从而在制备过程中，可将第二导电层203和第三金属层208通过掩膜板一次图案化工艺制备形成，不会增加新的掩膜工艺，从而有助于节省制备成本。
61.具体地，可通过将掩膜板设计为全透区、半透区和不透区，不透区对应第三金属层208、第二导电层203层叠设置的区域，半透区对应仅有第二导电层203、没有第三金属层208的区域，全透区对应没有第三金属层208、第二导电层203的区域。
62.本技术还提供了一种显示面板2，如图5所示，包括本技术上述实施方式中提供的任意一种阵列基板1。
63.本技术提供的显示面板中，阵列基板1在兼顾自身性能的同时，兼顾了制造成本，从而可提升其应用的广泛度。
64.本技术还提供了一种显示装置，包括本技术提供的显示面板，该显示装置可以为手机、平板等移动终端，或者为显示器、电视等固定终端，还可以为手表等可穿戴设备，本技术不做特别限定。该显示装置可实现性能与成本的兼顾。
65.依照本技术如上文的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本技术的原理和实际应用，从而使所属技术领域技术人员能很好地利用本技术以及在本技术基础上的修改使用。本技术仅受权利要求书及其全部范围和等效物的限制。

技术特征：
1.一种阵列基板，其特征在于，包括：衬底；驱动电路层，形成于所述衬底上，包括层叠设置的第一导电层、多晶硅半导体层、第二导电层、氧化物半导体层和第三导电层，所述驱动电路层包括第一晶体管、第二晶体管和电容，所述第一晶体管包括第一有源层和第一栅极，所述第二晶体管包括第二有源层、第二栅极和第三栅极，所述电容包括第一极板和第二极板，其中，所述第一有源层形成于所述多晶硅半导体层，所述第一栅极形成于所述第二导电层；所述第一极板形成于所述第一导电层、所述第二导电层、所述氧化物半导体层和所述第三导电层中的一者，所述第二极板形成于所述第一导电层、所述第二导电层、所述氧化物半导体层和所述第三导电层中的另一者；所述第二栅极形成于所述第一导电层，第三栅极形成于所述第三导电层，所述第二有源层形成于所述氧化物半导体层。2.根据权利要求1所述的阵列基板，其特征在于，所述第一导电层在所述第一有源层上的正投影覆盖所述第一有源层。3.根据权利要求1所述的阵列基板，其特征在于，所述电容还包括第三极板，所述第三极板形成于所述第一导电层、所述第二导电层、所述氧化物半导体层和所述第三导电层中的一者，且所述第三极板与所述第一极板、所述第二极板异层设置，所述第三极板位于所述第二极板背离所述第一极板的一侧，所述第三极板、所述第二极板在所述衬底上的正投影至少部分交叠。4.根据权利要求1或2所述的阵列基板，其特征在于，所述第一导电层、所述第二导电层的材质为透明导电材料，或者，所述第一导电层、所述第二导电层的材质为金属。5.根据权利要求4所述的阵列基板，其特征在于，所述第一导电层、所述第二导电层的材质为透明导电材料，所述阵列基板还包括第一金属层，所述第一金属层与所述第一导电层接触，且所述第一金属层形成于所述第一导电层背离所述衬底的一侧，所述第一金属层与所述第一有源层相对设置，且所述第一金属层、所述第一栅极在所述衬底上的正投影至少部分交叠；和/或，所述第一导电层、所述第二导电层的材质为透明导电材料，所述阵列基板还包括第二金属层，所述第二金属层与所述第一导电层接触，且所述第二金属层形成于所述第一导电层背离所述衬底的一侧，所述第二金属层、所述第二栅极在所述衬底上的正投影至少部分交叠。6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板包括所述第一金属层和所述第二金属层，所述第一金属层、所述第二金属层和所述第一导电层采用一次掩膜工艺制备形成。7.根据权利要求4所述的阵列基板，其特征在于，所述第一导电层、所述第二导电层的材质为透明导电材料，所述阵列基板还包括第三金属层，所述第三金属层与所述第二导电层接触，且所述第三金属层形成于所述第二导电层背离所述衬底的一侧，所述第三金属层、所述第一栅极在所述衬底上的正投影至少部分交叠。8.根据权利要求7所述的阵列基板，其特征在于，所述第三金属层、所述第二导电层采用同一次掩膜工艺制备形成。
9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的阵列基板。10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。

技术总结
本申请公开了一种阵列基板、显示面板和显示装置，阵列基板包括衬底和驱动电路层，驱动电路层包括层叠设置的第一导电层、多晶硅半导体层、第二导电层、氧化物半导体层和第三导电层，驱动电路层包括第一晶体管、第二晶体管和电容，第一晶体管包括位于多晶硅半导体层的第一有源层和位于第二导电层的第一栅极，第二晶体管包括位于氧化物半导体层的第二有源层、位于第一导电层的第二栅极和位于第三导电层的第三栅极，电容包括第一极板和第二极板；第一极板位于第一导电层、第二导电层、氧化物半导体层和第三导电层中的一者，第二极板位于第一导电层、第二导电层、氧化物半导体层和第三导电层中的另一者。本申请提供的阵列基板兼顾自身性能和制备成本。身性能和制备成本。身性能和制备成本。


技术研发人员：赵利军 米磊 丁立薇 曹昆
受保护的技术使用者：昆山国显光电有限公司
技术研发日：2023.04.28
技术公布日：2023/8/6