多板卡分布式时钟同步方法、装置、测试系统及存储介质与流程

1.本发明涉及通信技术领域，尤其涉及一种多板卡分布式时钟同步方法，一种同步装置，一种测试系统以及一种存储介质。


背景技术：

2.测试系统中有多个组成部分，其中涉及多个不同功能的测试板卡。测试板卡上搭载有单片机，以控制测试工作，最后把所有测试结果利用通信总线上报给上位机。在测试结果中,每个板卡的测试数据都具有其板卡本身的测试时间，也就是数据的时间坐标。由于各板卡具有自身的硬件时钟源(晶振)，所以无法避免的存在一定的误差。当一定时间后，各板卡的测试数据的时间坐标会不同步，先后次序的表现和实际不一样，不能客观反映测试实际，不能为后续分析提供客观的依据。
3.现有技术可以通过主从架构解决这一问题，但如果主板卡故障，则系统失去对时机制，系统的鲁棒性降低。


技术实现要素：

4.针对主从结构同步时钟方法，在主板卡出现故障时，系统会失去对时机制的问题，本技术的第一个方面设计并提供一种多板卡分布式时钟同步方法。
5.为实现上述发明/设计目的，本发明采用下述技术方案予以实现：
6.一种多板卡分布式时钟同步方法，应用于测试系统，所述测试系统包括：
7.多个测试板卡，每一个测试板卡上均搭载有主控制部和定时器，任一所述主控制部具有独立配置的第一端口和第二端口；
8.系统总线，所述系统总线通过并行设置的多个时钟信号支路分别与多个第一端口和第二端口连接；
9.所述同步方法包括以下步骤：
10.在测试系统中设定同步对时周期；
11.在所述主控制部中按照设定同步对时周期设置时钟变量并存储；
12.配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的同一时间刻度上生成第一定时器中断请求且通过所述第一端口输出第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足设定时长的条件下通过所述第一端口输出第二有效电平信号；其中所述设定时长小于一个设定同步对时周期；
13.判定所述第二端口是否通过所述时钟信号支路接收到通过所述系统总线转发的第二定时器中断请求；
14.在所述第二端口接收到第二定时器中断请求时，所述主控制部配置通过所述第一端口输出第一有效电平信号，并同时更新所述主控制部中的时钟变量，更新的所述主控制部中的时钟变量为xn＝int(x
n-1
÷
t+0.5)
×
t,其中x
n-1
为时钟变量的当前值，xn为更新后的时钟变量，t为设定同步对时周期，int为取整。
15.在本技术一些可选的实施方式中，所述设定时长为所述设定同步对时周期的一半；所述同步方法还包括以下步骤：配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的起始时间刻度上生成第一定时器中断请求且通过所述第一端口输出低电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出高电平的第二有效电平信号。
16.在本技术一些可选的实施方式中，所述设定时长为设定同步对时周期的一半；所述同步方法还包括以下步骤：配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的终止时间刻度上生成第一定时器中断请求且通过所述第一端口输出高电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出低电平的第二有效电平信号。
17.在本技术一些可选的实施方式中，所述时钟变量的初始值x0由所述主控制部中的定时器以不大于所述设定同步对时周期一半的单位进行累计并存储；设定系统总线接收到的首个第一有效电平信号对应的主控制部为同步基准；本轮同步完成后，设定作为本轮同步基准的主控制部退出下一轮同步控制。
18.本技术的第二个方面提供一种多板卡分布式时钟同步装置，应用于测试系统，所述测试系统包括：
19.多个测试板卡，每一个测试板卡上均搭载有主控制部和定时器，任一所述主控制部具有独立配置的第一端口和第二端口；
20.系统总线，所述系统总线通过并行设置的多个时钟信号支路分别与多个第一端口和第二端口连接；
21.其特征在于，所述同步装置包括：
22.设置模块，所述设置模块配置为在测试系统中设定同步对时周期；
23.变量配置模块，所述变量配置模块配置为在所述主控制部中按照设定同步对时周期设置时钟变量并存储；
24.中断生成模块，所述中断生成模块用于配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的时间刻度上生成第一定时器中断请求且通过所述第一端口输出第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足设定时长的条件下通过第一端口输出第二有效电平信号；其中所述设定时长小于一个设定同步对时周期；
25.判定模块，所述判定模块配置为判定所述第二端口是否通过所述时钟信号支路接收到通过所述系统总线转发的第二定时器中断请求；
26.更新模块，所述更新模块配置为在所述第二端口接收到第二定时器中断请求时，所述主控制部配置通过所述第一端口输出第一有效电平信号，并更新所述主控制部中的时钟变量，更新的所述主控制部中的时钟变量为：
27.xn＝int(x
n-1
÷
t+0.5)
×
t,其中x
n-1
为时钟变量的当前值，xn为更新后的时钟变量，t为设定同步对时周期，int为取整。
28.在本技术一些可选的实施方式中，所述设定时长为所述设定同步对时周期的一半；
29.所述中断生成模块还用于配置所述主控制部根据自身的时钟变量在所述设定同
步对时周期对应的起始时刻度上生成第一定时器中断请求且通过所述第一端口输出低电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出高电平的第二有效电平信号。
30.在本技术一些可选的实施方式中，所述设定时长为所述设定同步对时周期的一半；
31.所述中断生成模块还用于配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的终止时间刻度上生成第一定时器中断请求且通过所述第一端口输出高电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出低电平的第二有效电平信号。
32.在本技术一些可选的实施方式中，所述时钟变量的初始值x0由所述主控制部中的定时器以不大于所述设定同步对时周期一半的精度进行累计并存储；设定系统总线接收到的首个第一有效电平信号对应的主控制部为同步基准；本轮同步完成后，设定作为本轮同步基准的主控制部退出下一轮同步控制。
33.本技术的第三个方面提供一种测试系统，应用多板卡分布式时钟同步方法；所述测试系统包括：
34.多个测试板卡，每一个测试板卡上均搭载有主控制部和定时器，任一所述主控制部具有独立配置的第一端口和第二端口；
35.系统总线，所述系统总线通过并行设置的多个时钟信号支路分别与多个第一端口和第二端口连接；
36.所述同步方法包括以下步骤：
37.在测试系统中设定同步对时周期；
38.在所述主控制部中按照设定同步对时周期设置时钟变量并存储；
39.配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的同一时间刻度上生成第一定时器中断请求且通过所述第一端口输出第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足设定时长的条件下通过所述第一端口输出第二有效电平信号；其中所述设定时长小于一个设定同步对时周期；
40.判定所述第二端口是否通过所述时钟信号支路接收到通过所述系统总线转发的第二定时器中断请求；
41.在所述第二端口接收到第二定时器中断请求时，所述主控制部配置通过所述第一端口输出第一有效电平信号，并同时更新所述主控制部中的时钟变量，更新的所述主控制部中的时钟变量为xn＝int(x
n-1
÷
t+0.5)
×
t,其中x
n-1
为时钟变量的当前值，xn为更新后的时钟变量，t为设定同步对时周期，int为取整。
42.本技术的第四个方面提供一种非暂态计算机可读存储介质，其上存储有计算机程序该计算机程序被执行实现上述的多板卡分布式时钟同步方法。
43.与现有技术相比，本发明的优点和积极效果是：
44.本发明在测试系统中，布置系统总线，并采用各主控制部输出时钟波形与逻辑关系，形成共同贡献机制，统一同步操作模型的平等分布模型，可以高效简单实现时钟同步，而且构建的随机退出同步贡献机制，可以更好平衡时钟准确度，整个系统，简单高效，一致性好，长期时钟准确度稳定平衡。
45.结合附图阅读本发明的具体实施方式后，本发明的其他特点和优点将变得更加清楚。
附图说明
46.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
47.图1是根据本发明的第一个方面所提供的多板卡分布式时钟同步方法第一种实施例的流程图；
48.图2是根据本发明的第一个方面所提供的多板卡分布式时钟同步方法第二种实施例的流程图；
49.图3是根据本发明的第一个方面所提供的多板卡分布式时钟同步方法第三种实施例的流程图；
50.图4是测试系统的原理架构图；
51.图5是采用根据本发明的第一个方面所提供的多板卡分布式时钟同步方法时的一个时序图；
52.图6是采用根据本发明的第二个方面所提供的多板卡分布式时钟同步方法时的另一个时序图；
53.图7是根据本发明的第二个方面所提供的多板卡分布式时钟同步装置第一种实施例的结构示意框图。
具体实施方式
54.为了使本发明的目的、技术方案及优点更加清楚明白，以下将结合附图和实施例，对本发明作进一步详细说明。
55.本发明的说明书和权利要求书及附图中的术语“第一”、“第二”、“第三”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们的任何变形，代表覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
56.在本发明中“实施例”代表结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中，各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员可以理解，本文所描述的实施例可以与其它实施例相结合。
57.针对主从结构同步时钟方法，在主板卡出现故障时，系统会失去时钟同步机制的问题，本技术的第一个方面设计并提供一种多板卡分布式时钟同步方法。参照图1、图4、图5和图6所示进行介绍。如图1所示的多板卡分布式时钟同步方法应用于测试系统，测试系统可以是自动化测试系统、兼容性测试系统、安全性测试系统等等。以自动化测试系统为例，通过自动化测试系统测试各个部件是否正常操作，通过运行和使用来完成测试。由于系统功能逐渐庞杂化，测试系统中包括多个测试板卡以实现不同的功能，每一个测试板卡上搭
载独立的主控制部。多个测试板卡与测试系统的上位机通信连接。主控制部包括中央处理器、微处理单元、数字信号处理器或者特定用途集成电路等控制运算单元。测试板卡上的主控制部还设置有定时器，定时器为内置时钟生成电路或者独立的外部晶振，能生成时钟并可以与主控制部通信。测试板卡上还设置有主存储器和辅助存储器，主存储器可以是动态随机存储器、静态存储器等记录介质。辅助存储器可以是只读存储器、闪存等非易失性存储器，以保存固件等控制程序和各种数据等。其中任意一个主控制部均具有独立配置的第一端口和第二端口以实现本发明所提供的多板卡分布式时钟同步方法。
58.具体来说，如图4所示，测试系统还包括系统总线l，系统总线l包括连接或以其它方式提供通信通道的计算机硬件，系统总线l通过并行设置的多个时钟信号支路分别与多个第一端口和第二端口连接。
59.为实现在非主从架构下实现多板卡分布式时钟同步的目的，如图1所示的同步方法包括多个步骤。
60.步骤s101：在测试系统中设定同步对时周期。设定同步对时周期可以以t表示。在本技术一些可选的实施方式中，设定同步对时周期t可以设置为t＝1000ms。设定同步对时周期t预先存储在测试系统中。例如，可以预先存储在测试系统的上位机中并可以发送至各个主控制部。测试系统可以在运行一段时间之后根据需要启动对时，或者是按照设定频率进行分布式对时。
61.步骤s102：在各个主控制部中按照设定同步对时周期t设置时钟变量。在本技术一些可选的实施方式中，时钟变量的初始值可以用x0表示。时钟变量的初始值x0由主控制部中的定时器(时钟发生电路或者外部晶振)以不大于设定同步对时周期t一半的时间单位进行累计，即时钟变量x0的时间单位小于等于t/2。在本技术一些可选的实施方式中，时钟变量的初始值x0的时间单位可以为t/2，即时钟变量的初始值x0为n个累计的t/2的时长，n大于等于1，且n为正整数。独立的时钟变量预先存储在每一个主控制部中。在本技术一些可选的实施方式中，时钟变量的初始值x0可以是t。
62.步骤s103：配置各个主控制部在设定同步对时周期t对应的设定时间刻度上生成第一定时器中断请求，并在生成第一定时器中断请求时通过第一端口输出第一有效电平信号至系统总线l。也即，第一有效电平信号经过对应的时钟信号支路传输至系统总线l，并可以由系统总线l进一步转发。
63.步骤s104：配置各个主控制部在生成第一定时器中断请求之后且满足设定时长的条件下通过第一端口输出第二有效电平信号，设定时长小于一个设定同步对时周期t。
64.步骤s105：判断第二端口是否通过时钟信号支路接收到通过系统总线l转发的第二定时器终端请求。
65.步骤s106：在第二端口接收到第二定时器中断请求时，主控制部配置通过第一端口输出第一有效电平信号，并更新主控制部中的时钟变量，更新的主控制部中的时钟变量为xn＝int(x
n-1
÷
t+0.5)
×
t,其中x
n-1
为时钟变量的当前值，xn为更新后的时钟变量，t为设定同步对时周期t，int为取整。
66.参见图4至图6所示，以设置有三个主控制部为例：其中主控制部m1具有第一端口p11和第二端口p12，主控制部m2具有第一端口p21和第二端口p22,主控制部m3具有第一端口p31和第二端口p32。第一端口p11、p21和p31分别连接至一条时钟信号支路l1、l2和l3，并
通过时钟信号支路l1、l2和l3连接至系统总线l，第二端口p12、p22和p32同样通过时钟信号支路l1、l2和l3连接至系统总线l，第一端口p11、p21和p31配置为将主控制部m1、m2和m3的信号通过时钟信号支路l1、l2和l3传输至系统总线l，第二端口p12、p22和p32配置为将系统总线l上的信号通过时钟信号支路l1、l2和l3传输至主控制部m1、m2和m3本地。
67.主控制部m1、m2和m3配置为以本地对应的时钟变量为基准，在设定同步对时周期t对应的时间刻度上生成第一定时器中断请求，也即，主控制部m1根据自身的时钟变量在设定同步对时周期t对应的一个时间刻度上自发地生成第一定时器中断请求q1且通过第一端口p11输出第一有效电平信号s1，第一有效电平信号s1经由时钟信号支路l1输出至系统总线l；类似的，主控制部m2也根据自身的时钟变量在设定同步对时周期t对应的同一个时间刻度上自发地生成第一定时器中断请求q2且通过第一端口p12输出第一有效电平信号s2，第一有效电平信号s2经由时钟信号支路l2输出至系统总线l；主控制部m3也根据自身的时钟变量在设定同步对时周期t对应的同一个时间刻度上自发地生成第一定时器中断请求q3且通过第一端口p13输出第一有效电平信号s3，第一有效电平信号s3经由时钟信号支路l3输出至系统总线l。由于本地定时器的硬件差别，在累加作用下，系统总线l接收的第一有效电平信号s1、s2和s3存在时间上的先后顺序(如图5所示)。
68.如图6所示，由于时钟信号支路l1、l2和l3均连接于系统总线l，当时序上最早的一个第一端口(例如p13)输出第一有效电平信号时，在三个第二端口处均会检测到电平信号的变化(以下降沿为例)，即主控制器m1、m2和m3判断接收到通过系统总线l转发的第二定时器中断请求，三个主控制部m1、m2和m3进行同步操作，更新自身中的时钟变量。更新的主控制部中的时钟变量为xn＝int(x
n-1
÷
t+0.5)
×
t,其中x
n-1
为时钟变量的当前值，xn为更新后的时钟变量，t为设定同步对时周期t，int为取整。
69.由于以最早的一个第一端口输出的第一有效电平信号作为检测第二定时器中断请求，所以，对于其它两个主控制部来说，此时的时钟变量累计值还没有达到t，也就是此时的时钟变量累计值x
n-1
为可以是略小于t，即将主控制部对应的时钟变量除以设定同步对时周期t，四舍五入后取整，作为更新后的时钟变量。主控制部配置通过第一端口输出第一有效电平信号，进行对齐后的时间累计，在满足设定时长的条件下通过第一端口输出第二有效电平信号，即可以看到时间轴上的波形已经对齐。
70.在上述过程中，测试系统是以最快的主控制部中的时钟变量作为对齐基础进行同步，可以满足差异度在50％的时钟电路的可靠同步。虽然测试系统是以最快时钟作为同步基础，有可能会不断加快时钟，但是，由于三个第二端口是同时检测到第二定时器中断请求的，所以最快的时钟同时也为自己进行同步操作，由于测试系统中的主控制部都是平等的，从发出第一定时器中断请求，到自己同步完成，存在一个滞后时差，这样可以平抑系统加快效果，经测定同步后的时钟并未加快，同步效果理想。
71.在本技术一些可选的实施方式中，设定时长为设定同步对时周期t的一半。第一端口采用开漏输出，即在第一端口p11处设置电阻r1连接供电电源vcc，在第一端口p12处设置电阻r2连接供电电源vcc，在第一端口p13处设置电阻r3连接供电电源vcc，以提供可控的有效电平信号。
72.步骤s21：配置主控制部根据自身的时钟变量在设定同步对时周期对应的起始时间刻度上生成第一定时器中断请求且通过第一端口输出低电平的第一有效电平信号至系
统总线。
73.步骤s22：在生成第一定时器中断请求之后且满足设定时长的条件下通过第一端口输出高电平的第二有效电平信号。
74.或者,在本技术另一些可选的实施方式中，设定时长为设定同步对时周期的一半；
75.同步方法还包括以下步骤：
76.步骤s31：配置主控制部根据自身的时钟变量在设定同步对时周期对应的终止时间刻度上生成第一定时器中断请求且通过第一端口输出高电平的第一有效电平信号至系统总线。
77.步骤s32：在生成第一定时器中断请求之后且满足设定时长的条件下通过第一端口输出低电平的第二有效电平信号。
78.为了提高准确度，设定系统总线接收到的首个第一有效电平信号对应的主控制部为同步基准；本轮同步完成后，设定作为本轮同步基准的主控制部退出下一轮同步控制。这样，测试系统中不同的主控制部就都有机会作为同步基础，则可以进一步平衡系统时钟的准确度。
79.本方案在测试系统中，布置同步时钟线，并采用各主控制部输出时钟波形与逻辑关系，形成共同贡献机制，统一同步操作模型的平等分布模型，可以高效简单实现时钟同步，而且构建的随机退出同步贡献机制，可以更好平衡时钟准确度，整个系统，简单高效，一致性好，长期时钟准确度稳定平衡。
80.本发明的第二个方面提供一种多板卡分布式时钟同步装置，应用于测试系统，测试系统包括：
81.多个测试板卡，每一个测试板卡上均搭载有主控制部和定时器，任一主控制部具有独立配置的第一端口和第二端口；
82.系统总线，系统总线通过并行设置的多个时钟信号支路分别与多个第一端口和第二端口连接；
83.同步装置1包括：
84.设置模块11，设置模块11配置为在测试系统中设定同步对时周期；
85.变量配置模块12，变量配置模块12配置为在主控制部中按照设定同步对时周期设置时钟变量并存储；
86.中断生成模块13，中断生成模块13用于配置主控制部根据自身的时钟变量在设定同步对时周期对应的时间刻度上生成第一定时器中断请求且通过第一端口输出第一有效电平信号至系统总线，并且在生成第一定时器中断请求之后且满足设定时长的条件下通过第一端口输出第二有效电平信号；其中设定时长小于一个设定同步对时周期；
87.判定模块14，判定模块14配置为判定第二端口是否通过时钟信号支路接收到通过系统总线转发的第二定时器中断请求；
88.更新模块15，更新模块15配置为在第二端口接收到第二定时器中断请求时，主控制部配置通过第一端口输出第一有效电平信号，并更新主控制部中的时钟变量，更新的主控制部中的时钟变量为xn＝int(x
n-1
÷
t+0.5)
×
t,其中x
n-1
为时钟变量的当前值，xn为更新后的时钟变量，t为设定同步对时周期，int为取整。
89.在本技术一些可选的实施方式中，设定时长为设定同步对时周期的一半；中断生
成模块13还用于配置主控制部根据自身的时钟变量在设定同步对时周期对应的起始时刻度上生成第一定时器中断请求且通过第一端口输出低电平的第一有效电平信号至系统总线，并且在生成第一定时器中断请求之后且满足设定时长的条件下通过第一端口输出高电平的第二有效电平信号。
90.在本技术一些可选的实施方式中，设定时长为设定同步对时周期的一半；中断生成模块13还用于配置主控制部根据自身的时钟变量在设定同步对时周期对应的终止时间刻度上生成第一定时器中断请求且通过第一端口输出高电平的第一有效电平信号至系统总线，并且在生成第一定时器中断请求之后且满足设定时长的条件下通过第一端口输出低电平的第二有效电平信号。
91.在本技术一些可选的方式中，时钟变量的初始值x0由主控制部中的定时器以不大于设定同步对时周期一半的精度进行累计并存储；设定系统总线接收到的首个第一有效电平信号对应的主控制部为同步基准；本轮同步完成后，设定作为本轮同步基准的主控制部退出下一轮同步控制。
92.本技术实施例还提供一种测试系统，应用上述多板卡分布式时钟同步方法。多板卡分布式时钟同步方法控制方法的具体步骤参见上述实施例的详细描述和说明书附图的详细描绘。在此不再赘述，采用上述多板卡分布式时钟同步方法的测试系统可以实现同样的技术效果。
93.本技术实施例还提供一种非暂态计算机可读存储介质，其中，该计算机存储介质存储于电子数据交换的计算机程序，该计算机程序被执行实现如上方法实施例中记载的任一方法的部分或全部步骤。
94.在上述实施例中，对各个实施例的描述均各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。
95.在本技术所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元或模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
96.上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个物理空间，或者也可以分布到多个网络单元上，可以根据实际需要选择其中的部分或者全部单元来实现本实施例方案的目的。
97.另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
98.以上实施例仅用以说明本发明的技术方案，而非对其进行限制；尽管参照前述实施例对本发明进行了详细的说明，对于本领域的普通技术人员来说，依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本发明所要求保护的技术方案的精神和范围。

技术特征：
1.一种多板卡分布式时钟同步方法，应用于测试系统，所述测试系统包括：多个测试板卡，每一个测试板卡上均搭载有主控制部和定时器，任一所述主控制部具有独立配置的第一端口和第二端口；系统总线，所述系统总线通过并行设置的多个时钟信号支路分别与多个第一端口和第二端口连接；其特征在于，所述同步方法包括以下步骤：在测试系统中设定同步对时周期；在所述主控制部中按照设定同步对时周期设置时钟变量并存储；配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的同一时间刻度上生成第一定时器中断请求且通过所述第一端口输出第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足设定时长的条件下通过所述第一端口输出第二有效电平信号；其中所述设定时长小于一个设定同步对时周期；判定所述第二端口是否通过所述时钟信号支路接收到通过所述系统总线转发的第二定时器中断请求；在所述第二端口接收到第二定时器中断请求时，所述主控制部配置通过所述第一端口输出第一有效电平信号，并同时更新所述主控制部中的时钟变量，更新的所述主控制部中的时钟变量为x
n
＝int(x
n-1
÷
t+0.5)
×
t,其中x
n-1
为时钟变量的当前值，x
n
为更新后的时钟变量，t为设定同步对时周期，int为取整。2.根据权利要求1所述的多板卡分布式时钟同步方法，其特征在于：所述设定时长为所述设定同步对时周期的一半；所述同步方法还包括以下步骤：配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的起始时间刻度上生成第一定时器中断请求且通过所述第一端口输出低电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出高电平的第二有效电平信号。3.根据权利要求1所述的多板卡分布式时钟同步方法，其特征在于：所述设定时长为设定同步对时周期的一半；所述同步方法还包括以下步骤：配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的终止时间刻度上生成第一定时器中断请求且通过所述第一端口输出高电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出低电平的第二有效电平信号。4.根据权利要求2或3所述的多板卡分布式时钟同步方法，其特征在于：所述时钟变量的初始值x0由所述主控制部中的定时器以不大于所述设定同步对时周期一半的单位进行累计并存储；设定系统总线接收到的首个第一有效电平信号对应的主控制部为同步基准；本轮同步完成后，设定作为本轮同步基准的主控制部退出下一轮同步控制。5.一种多板卡分布式时钟同步装置，应用于测试系统，所述测试系统包括：多个测试板卡，每一个测试板卡上均搭载有主控制部和定时器，任一所述主控制部具有独立配置的第一端口和第二端口；
系统总线，所述系统总线通过并行设置的多个时钟信号支路分别与多个第一端口和第二端口连接；其特征在于，所述同步装置包括：设置模块，所述设置模块配置为在测试系统中设定同步对时周期；变量配置模块，所述变量配置模块配置为在所述主控制部中按照设定同步对时周期设置时钟变量并存储；中断生成模块，所述中断生成模块用于配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的时间刻度上生成第一定时器中断请求且通过所述第一端口输出第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足设定时长的条件下通过第一端口输出第二有效电平信号；其中所述设定时长小于一个设定同步对时周期；判定模块，所述判定模块配置为判定所述第二端口是否通过所述时钟信号支路接收到通过所述系统总线转发的第二定时器中断请求；更新模块，所述更新模块配置为在所述第二端口接收到第二定时器中断请求时，所述主控制部配置通过所述第一端口输出第一有效电平信号，并更新所述主控制部中的时钟变量，更新的所述主控制部中的时钟变量为：x
b
＝int(x
n-1
÷
t+0.5)
×
t,其中x
n-1
为时钟变量的当前值，x
n
为更新后的时钟变量，t为设定同步对时周期，int为取整。6.根据权利要求5所述的多板卡分布式时钟同步装置，其特征在于，所述设定时长为所述设定同步对时周期的一半；所述中断生成模块还用于配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的起始时刻度上生成第一定时器中断请求且通过所述第一端口输出低电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出高电平的第二有效电平信号。7.根据权利要求5所述的多板卡分布式时钟同步装置，其特征在于，所述设定时长为所述设定同步对时周期的一半；所述中断生成模块还用于配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的终止时间刻度上生成第一定时器中断请求且通过所述第一端口输出高电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出低电平的第二有效电平信号。8.根据权利要求6或7所述的多板卡分布式时钟同步装置，其特征在于，所述时钟变量的初始值x0由所述主控制部中的定时器以不大于所述设定同步对时周期一半的精度进行累计并存储；设定系统总线接收到的首个第一有效电平信号对应的主控制部为同步基准；本轮同步完成后，设定作为本轮同步基准的主控制部退出下一轮同步控制。9.一种测试系统，其特征在于，应用如权利要求1至4任一项所述的多板卡分布式时钟同步方法。10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被执行实现如权利要求1至4任一项所述的多板卡分布式时钟同步方法。

技术总结
多板卡分布式时钟同步方法，应用于测试系统，其包括：搭载有主控制部和定时器的多个测试板卡，主控制部具有第一和第二端口；通过并行设置的多个时钟信号支路分别与多个第一、第二端口连接的系统总线；方法包括设定同步对时周期；按照设定同步对时周期设置时钟变量；生成第一定时器中断请求且满足设定时长的条件下通过第一端口输出第二有效电平信号；判定第二端口是否通过时钟信号支路接收到通过系统总线转发的第二定时器中断请求；在第二端口接收到第二定时器中断请求时，主控制部配置通过第一端口输出第一有效电平信号，并同时更新主控制部中的时钟变量。还提供一种装置、测试系统和存储介质。本发明可保持长期时钟准确度稳定平衡。定平衡。定平衡。


技术研发人员：郑建堂 李勇德 朱振东 崔京军 袁德华
受保护的技术使用者：卡奥斯创智物联科技有限公司
技术研发日：2023.04.27
技术公布日：2023/8/13