SOC芯片、电子设备、检测电路、时钟信号恢复方法与流程

soc芯片、电子设备、检测电路、时钟信号恢复方法
技术领域
1.本技术涉及电子电路领域，具体而言，涉及一种soc芯片、电子设备、检测电路、时钟信号恢复方法。


背景技术：

2.i3c(improved inter integrated circuit，改进型内部集成电路总线，即为i2c(inter integrated circuit，内部集成电路总线)的改进型)通信协议包含tsl(ternary symbol legacy，总线带i2c的三进制模式)、tsp(ternary symbol for pure bus，总线只有i3c的三进制模式)两种通信模式，这两种通信模式均采用三进制编码方式进行数据传输。在这两种通信模式下，scl(serial clock line，时钟线)或sda(serial data数据线)均会传输数据，而时钟数据嵌入在传输数据中。因此，在数据传输后，需要先恢复时钟数据，然后基于恢复的时钟数据对传输的数据进行采样。
3.但是，i3c包含的两种通信模式在进行数据传输时，均存在skew(偏移)，且不同信号线(如scl、sda)之间还存在寄生差异，使得不同信号线之间数据传输的速度不完全相同，从而会影响时钟数据恢复。


技术实现要素：

4.本技术提供一种soc(system on chip，系统级芯片)芯片、电子设备、检测电路、时钟信号恢复方法，以解决现有技术中，因不同信号线之间存在寄生差异，使得不同总线之间数据传输的速度不完全相同，从而会影响时钟数据恢复的问题。
5.第一方面，本技术提供一种soc芯片，包括：检测电路、处理电路，处理电路与检测电路电连接；所述检测电路被配置为分别与同一总线包含的各个信号线连接，所述检测电路被配置为确定所述各个信号线中传输时间最长的目标信号线，其中，所述传输时间为信号线所传输的信号从第一电平跳变为第二电平所需的时间；所述处理电路被配置为获取所述目标信号线所传输的信号发生跳变的目标时间节点，并基于所述目标时间节点、预设时钟周期和预设采样时长，生成时钟信号，其中，所述预设采样时长小于所述预设时钟周期，所述时钟信号用于对所述各个信号线所传输的信号进行数据采样。
6.本技术实施例中，由于信号线的传输时间越长，其信号延迟也就越长，因此，在延迟最长的信号发生信号跳变时，延迟较短的其他信号必然已经发生了跳变。因此，通过确定出同一总线包含的各个信号线中传输时间最长的目标信号线，然后基于该目标信号线所传输的信号发生跳变的目标时间节点以及预设时钟周期和预设采样时长，生成时钟信号，可以保证生成的时钟信号能够准确对每一条信号线所传输的信号进行采样，保证数据恢复的准确性。
7.结合上述第一方面提供的技术方案，在一些可能的实施方式中，所述检测电路，包括：n路传输时间获取电路、识别电路，所述识别电路与每一路传输时间获取电路连接，每一路传输时间获取电路被配置为与所述各个信号线中的一根信号线连接，每一路传输时间获
取电路，被配置为获取与自身连接的信号线所传输的信号的传输时间；其中，不同传输时间获取电路连接的信号线不同，n为大于等于2的整数，且n为所述总线包含的信号线的个数；所述识别电路被配置为根据各路传输时间获取电路输出的传输时间，确定所述目标信号线。
8.本技术实施例中，通过n路传输时间获取电路分别获取每一根信号线的传输时间，进而使得识别电路可以根据各路传输时间获取电路输出的传输时间，确定目标信号线。充分考虑到了每一路信号线的传输时间，保证最终确定的目标信号线的传输时间最长。并且，由于每一路传输时间获取电路独立获取一根信号线的传输时间，可以防止不同信号线之间互相干扰，提高获取的传输时间的准确性。
9.结合上述第一方面提供的技术方案，在一些可能的实施方式中，每一路所述传输时间获取电路，包括：控制电路、充电电容、充电电路，所述充电电路分别与所述控制电路、所述充电电容连接，所述充电电容的一端接地。控制电路被配置为与一根信号线连接，并响应于所述信号线所传输的信号的电压值处于预设范围的情况下，输出第一控制信号，所述第一控制信号用于指示充电；所述充电电路被配置为响应所述第一控制信号，为所述充电电容充电，其中，所述充电电容的电压值与该充电电容所在的传输时间获取电路连接的信号线的传输时间相关。
10.本技术实施例中，由于信号线所传输的信号的电压值处于预设范围的情况下，充电电路会为充电电容充电。因此，传输时间越长，充电电容的充电时长也会越长，使得充电电容的电压值可以反应传输时间的长度。进而可以通过比较不同传输时间获取电路中充电电容电压值的大小，实现比较不同信号线的传输时长。
11.结合上述第一方面提供的技术方案，在一些可能的实施方式中，所述控制电路，包括：第一比较器、第二比较器、逻辑门电路，所述逻辑门电路的第一输入端与所述第一比较器的输出端连接，所述逻辑门电路的第二输入端与所述第二比较器的输出端连接；所述第一比较器的第一输入端被配置为接收第一预设电压，所述第一比较器的第二输入端被配置为与所述信号线连接；所述第二比较器的第一输入端被配置为接收第二预设电压，所述第二比较器的第二输入端被配置为与所述信号线连接，其中，所述预设范围根据所述第一预设电压、所述第二预设电压确定；所述逻辑门电路被配置为根据所述第一比较器输出的比较结果和所述第二比较器输出的比较结果生成所述第一控制信号。
12.本技术实施例中，由于预设范围会包括一个最大值和一个最小值，因此，通过第一比较器、第二比较器配合可以准确判断信号线所传输的信号的电压值分别与第一预设电压和第二预设电压的关系(第一预设电压、第二预设电压中的其中一个为预设范围的最大值，另一个为预设范围的最小值)。之后通过逻辑门电路可以对第一比较器、第二比较器各自输出的比较结果进行融合，可以准确判断到信号线所传输的信号的电压值是否处于预设范围内。保证只会在信号线所传输的信号的电压值处于预设范围的情况下输出第一控制信号，提高最终结果的准确性。
13.结合上述第一方面提供的技术方案，在一些可能的实施方式中，所述充电电路包括：电流源、第一开关；所述电流源通过所述第一开关与所述充电电容连接，所述第一开关还与所述控制电路连接，所述第一开关被配置为响应所述第一控制信号执行导通。
14.本技术实施例中，当信号线所传输的信号的电压值处于预设范围内时，第一开关
导通，使得电流源可以为充电电容进行充电，使充电电容的电压值不断升高，直至第一开关断开。
15.结合上述第一方面提供的技术方案，在一些可能的实施方式中，n＝2，所述识别电路包括：比较电路，所述比较电路分别与2路所述传输时间获取电路连接，所述比较电路被配置为比较2路所述传输时间获取电路输出的传输时间，得到比较结果，所述比较结果用于确定所述目标信号线。
16.结合上述第一方面提供的技术方案，在一些可能的实施方式中，所述检测电路，还包括：重置电路，所述重置电路与每一路传输时间获取电路连接，所述重置电路被配置为响应于第二控制信号，将每一路传输时间获取电路获取的传输时间重置为初始值，其中，所述第二控制信号用于指示重置传输时间。
17.本技术实施例中，通过设置重置电路可以将每一路传输时间获取电路获取的传输时间重置为初始值，进而可以再次检测不同信号线中传输时间最长的信号线，使得本方案可以重复利用，提高本方案的适用范围。
18.结合上述第一方面提供的技术方案，在一些可能的实施方式中，所述传输时间获取电路包括控制电路、充电电容、充电电路，所述重置电路包括：n个第二开关，每个第二开关与每一路传输时间获取电路中的所述充电电容并联，每个第二开关被配置为响应所述第二控制信号执行导通。
19.本技术实施例中，由于每个第二开关与一个充电电容并联，使得第二电容在导通时，充电电容被断路，也即充电电路的电势差为0，达到重置传输时间的效果。
20.第二方面，本技术提供一种电子设备，包括本体和如上述第一方面和/或结合上述第一方面任意可能的实施方式提供的soc芯片。
21.第三方面，本技术提供一种检测电路，包括：n路传输时间获取电路、识别电路，所述识别电路与每一路传输时间获取电路连接，每一路传输时间获取电路被配置为与一根信号线连接，每一路传输时间获取电路，被配置为获取与自身连接的信号线所传输的信号的传输时间；其中，不同传输时间获取电路连接的信号线不同，且不同传输时间获取电路连接的信号线属于同一总线，n为大于等于2的整数，且n为所述总线包含的信号线的个数；所述识别电路被配置为根据各路传输时间获取电路输出的传输时间，确定传输时间最长的信号线。
22.第四方面，本技术提供一种时钟信号恢复方法，包括：确定同一总线包含的各个信号线中传输时间最长的目标信号线，其中，所述传输时间为信号线所传输的信号从第一电平跳变为第二电平所需的时间；获取所述目标信号线所传输的信号发生跳变的目标时间节点；基于所述目标时间节点、预设时钟周期和预设采样时长，生成时钟信号，其中，所述预设采样时长小于所述预设时钟周期，所述时钟信号用于对所述各个信号线所传输的信号进行数据采样。
23.结合上述第四方面提供的技术方案，在一些可能的实施方式中，所述第一电平小于所述第二电平，或，所述第一电平大于所述第二电平。
24.结合上述第四方面提供的技术方案，在一些可能的实施方式中，所述基于所述目标时间节点、预设时钟周期和预设采样时长，生成时钟信号，包括：以所述目标时间节点为所述时钟信号从第三电平跳变为第四电平的跳变点；经过所述预设采样时长后，所述时钟
信号从所述第四电平跳变为所述第三电平；经过所述预设时钟周期与所述预设采样时长的差值后，所述时钟信号从所述第三电平跳变为所述第四电平，得到一个时钟周期的时钟信号，其中所述时钟信号包括多个所述时钟周期。
附图说明
25.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
26.图1为本技术实施例示出的第一种soc芯片的结构框图；
27.图2为本技术实施例示出的一种信号线所传输的信号的波形图；
28.图3为本技术实施例示出的第二种soc芯片的结构框图；
29.图4为本技术实施例示出的第一种控制电路的电路结构图；
30.图5为本技术实施例示出的第二种控制电路的电路结构图；
31.图6为本技术实施例示出的一种检测电路的电路结构图；
32.图7为本技术实施例示出的一组信号波形图；
33.图8为本技术实施例示出的一种时钟信号恢复方法的流程示意图。
34.附图标记：10-soc芯片；100-检测电路；110-传输时间获取电路；120-识别电路；200-处理电路。
具体实施方式
35.术语“第一”、“第二”、“第三”、“第四”等仅用于区分描述，并不表示排列序号，也不能理解为指示或暗示相对重要性。
36.在本技术的描述中，除非另有明确的规定和限定，术语“相连”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。
37.下面将结合附图对本技术的技术方案进行详细地描述。
38.为了解决现有技术中，因不同信号线之间存在寄生差异，使得不同总线之间数据传输的速度不完全相同，从而会影响时钟数据恢复的问题。
39.本技术实施例提供了一种soc芯片及电子设备和时钟信号恢复方法。该soc芯片根据同一总线包含的各个信号线中传输时间最长的目标信号线所传输的信号，生成时钟信号。由于信号线的传输时间越长，其信号延迟也就越长，因此，在延迟最长的信号发生信号跳变时，延迟较短的其他信号必然已经发生了跳变。因此，可以保证生成的时钟信号能够准确对每一条信号线所传输的信号进行采样，保证数据恢复的准确性。
40.soc芯片可以是各种类型的通信芯片，例如移动通信芯片、网络通信芯片、无线通信芯片等。
41.或者，soc芯片可以是一种具有信号处理能力的集成电路芯片，或者，也可以是通用处理器，包括中央处理器(central processing unit，cpu)、网络处理器(network processor，np)等；还可以是数字信号处理器(digital signal processor，dsp)、专用集成
电路(application specific integrated circuit，asic)、现场可编程门阵列(field programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
42.为了理解上述的soc芯片，请参阅图1，图1为本技术实施例示出的一种soc芯片10的结构框图。该soc芯片10包括检测电路100和处理电路200，其中，处理电路200与检测电路100电连接。
43.检测电路100被配置为分别与同一总线包含的各个信号线连接，检测电路100被配置为确定各个信号线中传输时间最长的目标信号线，其中，传输时间为信号线所传输的信号从第一电平跳变为第二电平所需的时间。
44.其中，第一电平可以小于第二电平，此时第一电平为低电平，第二电平为高电平。或者，第一电平可以大于第二电平，此时第一电平为高电平，第二电平为低电平。
45.可以理解的是，可以对总线包含的各个信号线所传输的信号延迟一个信号周期，然后检测电路100利用延迟的该信号周期内的信号，确定出目标信号线。从而可以在后续基于该目标信号线得到时钟信号后，利用时钟信号对总线包含的各个信号线所传输的信号进行采样时，各个信号线所传输的信号能保持完整。
46.为了便于理解上述的传输时间，请参阅图2。如图2所示，信号线所传输的信号从低电平跳变为高电平是一个渐变的过程。在实际应用中，通常会设置第一预设电压和第二预设电压这两个电压阈值，其中，当第一预设电压大于第二预设电压时，存在电压大小关系：信号高电平对应的电压》第一预设电压》第二预设电压》信号低电平对应的电压。当信号的电压值小于第二预设电压时，认为此时的信号为低电平信号；若信号的电压值大于第一预设电压时，认为此时的信号为高电平信号。而在信号从低电平跳变为高电平的过程中，信号的电压值从第二预设电压上升至第一预设电压需要的时间即为传输时间(如图2所示的t
c1
)。同理，在信号从高电平跳变为低电平的过程中，信号的电压值从第一预设电压下降至第二预设电压需要的时间即为传输时间(如图2所示的t
c2
，其中，t
c1
和t
c2
可以相等)。此处举例仅为便于理解，不应作为对本技术的限制。
47.其中，当第一预设电压大于第二预设电压时，第一预设电压可以是0.7vdd，第二预设电压可以是0.3vdd，其中，vdd为信号线传输的信号中高电平信号对应的电压值。此处举例仅为便于理解，不应作为对本技术的限制。
48.可以理解的是，信号线所传输的信号的传输时间越长，其相较于其他信号线所传输的信号的延迟越大。
49.一种实施方式下，如图3所示，检测电路100可以包括n路传输时间获取电路110和识别电路120。其中，n为大于等于2的整数，且n为总线包含的信号线的个数。
50.识别电路120与每一路传输时间获取电路110连接，识别电路120被配置为根据各路传输时间获取电路110输出的传输时间，确定目标信号线。
51.识别电路120，可以包含处理芯片，处理芯片用于对各路传输时间获取电路110输出的传输时间进行比较，进而确定出目标信号线。其中，处理芯片可以是具有信号处理能力的芯片，例如可以是通用处理器，包括中央处理器(central processing unit，cpu)、网络处理器(network processor，np)等；还可以是数字信号处理器(digital signal processor，dsp)、专用集成电路(application specific integrated circuit，asic)、现
场可编程门阵列(field programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
52.可选的，识别电路还可以包括比较器，通过比较器比较不同各路传输时间获取电路110输出的传输时间。
53.例如，当n＝2时，识别电路120可以包括比较电路。比较电路分别与2路传输时间获取电路110连接，比较电路被配置为比较2路传输时间获取电路110输出的传输时间，得到比较结果，比较结果用于确定目标信号线。此处举例仅为便于理解，不应作为对本技术的限制。
54.每一路传输时间获取电路110被配置为与各个信号线中的一根信号线连接，每一路传输时间获取电路110，被配置为获取与自身连接的信号线所传输的信号的传输时间。其中，不同传输时间获取电路110连接的信号线不同，n为大于等于2的整数，且n为总线包含的信号线的个数。
55.可以理解的是，由于每一路传输时间获取电路110的功能相同，因此，不同路传输时间获取电路110的结构可以相同。
56.一种实施方式下，传输时间获取电路110可以是直接获取不同信号线对应的传输时间，例如，传输时间获取电路110可以直接记录信号线所传输的信号从低电平跳变为高电平的过程中，信号的电压值从第二预设电压上升至第一预设电压需要的时间。或者，是直接记录信号线所传输的信号从高电平跳变为低电平的过程中，信号的电压值从第一预设电压下降至第二预设电压需要的时间。
57.此时，传输时间获取电路110可以直接得到自身连接的信号线所传输的信号的传输时间。
58.又一种实施方式下，传输时间获取电路110可以间接获取传输时间，例如通过获取表征的传输时间物理量(如电容电压)来间接获取传输时间，此时，传输时间获取电路110包括控制电路、充电电容和充电电路。
59.控制电路，被配置为与一根信号线连接，并响应于信号线所传输的信号的电压值处于预设范围的情况下，输出第一控制信号，第一控制信号用于指示充电。
60.由于要确定信号线所传输的信号的电压值是否处于预设范围，因此，一种实施方式下，控制电路可以包括第一比较器、第二比较器和逻辑门电路。
61.其中，第一比较器的第一输入端被配置为接收第一预设电压，第一比较器的第二输入端被配置为与信号线连接。
62.第二比较器的第一输入端被配置为接收第二预设电压，第二比较器的第二输入端被配置为与信号线连接。其中，预设范围根据第一预设电压、第二预设电压确定。
63.逻辑门电路的第一输入端与第一比较器的输出端连接，逻辑门电路的第二输入端与第二比较器的输出端连接，逻辑门电路被配置为根据第一比较器输出的比较结果和第二比较器输出的比较结果生成第一控制信号。
64.由于预设范围会包括一个最大值和一个最小值，因此，通过第一比较器、第二比较器配合可以准确判断信号线所传输的信号的电压值分别与第一预设电压和第二预设电压的关系(第一预设电压、第二预设电压中的其中一个为预设范围的最大值，另一个为预设范围的最小值)。之后通过逻辑门电路可以对第一比较器、第二比较器各自输出的比较结果进
行融合，可以准确判断到信号线所传输的信号的电压值是否处于预设范围内。保证只会在信号线所传输的信号的电压值处于预设范围的情况下输出第一控制信号，提高最终结果的准确性。
65.为了进一步理解上述的控制电路，控制电路可以有以下多种具体实现方式。
66.第一种实施方式下，控制电路中的逻辑门电路可以是与门。此时，控制电路的具体实现方式如图4所示。
67.若第一预设电压大于第二预设电压，此时，第一比较器(图4所示的a1)的同相输入端接收第一预设电压(图4所示的u1)，第一比较器的反向输入端被配置为与信号线连接。此时，若信号线所传输的信号的电压值大于第一预设电压，第一比较器输出低电平信号；多信号线所传输的信号的电压值小于第一预设电压，第一比较器输出高电平信号。
68.第二比较器(图4所示的a2)的同相输入端被配置为与信号线连接，第二比较器的反向输入端接收第二预设电压(图4所示的u2)。此时，若信号线所传输的信号的电压值大于第二预设电压，第一比较器输出高电平信号；多信号线所传输的信号的电压值小于第二预设电压，第一比较器输出低电平信号。
69.以1表示高电平信号，0表示低电平信号，则与门(图4所示的and)的真值表如表1所示：
70.表1
[0071][0072][0073]
如表1所示，只有在第一比较器输出高电平信号、第二比较器输出高电平信号时，也即信号线所传输的信号的电压小于第一预设电压，且信号线所传输的信号的电压大于第二预设电压时，与门才输出高电平信号。此时，第一控制信号为高电平信号。
[0074]
第二种实施方式下，控制电路中的逻辑门电路可以是或非门。此时，控制电路的具体实现方式如图5所示。
[0075]
若第一预设电压大于第二预设电压，此时，第一比较器(图5所示的a3)的反相输入端接收第一预设电压(图5所示的u1)，第一比较器的同向输入端被配置为与信号线连接。此时，若信号线所传输的信号的电压值小于第一预设电压，第一比较器输出低电平信号；多信号线所传输的信号的电压值大于第一预设电压，第一比较器输出高电平信号。
[0076]
第二比较器(图5所示的a4)的反相输入端被配置为与信号线连接，第二比较器的同向输入端接收第二预设电压(图5所示的u2)。此时，若信号线所传输的信号的电压值小于第二预设电压，第一比较器输出高电平信号；多信号线所传输的信号的电压值大于第二预设电压，第一比较器输出低电平信号。
[0077]
该实施方式下，不存在信号线所传输的信号的电压值大于第一预设电压，且小于第二预设电压的情况。
[0078]
以1表示高电平信号，0表示低电平信号，则或非门(图5所示的nor)的真值表如表2所示：
[0079]
表2
[0080]
第一比较器输出信号第二比较器输出信号或非门输出信号100010001
[0081]
如表2所示，只有在第一比较器和第二比较器均输出低电平信号时，也即信号线所传输的信号的电压小于第一预设电压，且信号线所传输的信号的电压大于第二预设电压时，与门才输出高电平信号。此时，第一控制信号为高电平信号。
[0082]
传输时间获取电路110中的充电电路分别与控制电路、充电电容连接，充电电容的一端接地，充电电路被配置为响应第一控制信号，为充电电容充电。其中，充电电容的电压值与该充电电容所在的传输时间获取电路110连接的信号线的传输时间相关。
[0083]
由于信号线所传输的信号的电压值处于预设范围的情况下，充电电路会为充电电容充电。因此，传输时间越长，充电电容的充电时长也会越长，使得充电电容的电压值可以反应传输时间的长度。进而可以通过比较不同传输时间获取电路110中充电电容电压值的大小，实现比较不同信号线的传输时长。
[0084]
一种实施方式下，充电电路可以包括电流源和第一开关。
[0085]
电流源通过第一开关与充电电容连接，第一开关还与控制电路连接，第一开关被配置为响应第一控制信号执行导通。
[0086]
电流源的具体型号可以根据实际需求选择，此处不对电流源的具体型号进行限制。
[0087]
第一开关可以是例如三极管、场效应管等具有开关功能的器件，只要其能实现相应功能即可，此处不对第一开关的具体实现方式进行限制。
[0088]
可以理解的是，为了保证结果的准确性，需要保证不同传输时间获取电路110中的充电电容的充电速度相同。因此，可以设置不同传输时间获取电路110中的电流源输出的电流大小相同。
[0089]
为了能够重复多次检测不同信号线中传输时间最长的信号线，一种实施方式下，检测电路100还包括重置电路。
[0090]
重置电路与每一路传输时间获取电路110连接，重置电路被配置为响应于第二控制信号，将每一路传输时间获取电路110获取的传输时间重置为初始值，其中，第二控制信号用于指示重置传输时间。
[0091]
通过设置重置电路可以将每一路传输时间获取电路110获取的传输时间重置为初始值，进而可以再次检测不同信号线中传输时间最长的信号线，使得本方案可以重复利用，提高本方案的适用范围。
[0092]
可选的，若传输时间获取电路110包括控制电路、充电电容、充电电路，此时，重置电路包括n个第二开关。
[0093]
每个第二开关与每一路传输时间获取电路110中的充电电容并联，每个第二开关被配置为响应第二控制信号执行导通。
[0094]
由于每个第二开关与一个充电电容并联，使得第二电容在导通时，充电电容被断路，也即充电电路的电势差为0，达到重置传输时间的效果。
[0095]
其中，第二控制信号可以是高电平信号或低电平信号，第二开关可以是例如三极管、场效应管等具有开关功能的器件，只要其能实现相应功能即可，此处不对第二开关的具体实现方式进行限制。
[0096]
可以理解的是，在进行电路划分的时候，也可以将重置电路的一部分划分给每个传输时间获取电路，此时，传输时间获取电路包括控制电路、充电电路、充电电容和子重置电路。
[0097]
例如，当重置电路包括n个第二开关时，每个子重置电路包括一个第二开关，该子重置电路与自身所在的传输时间获取电路中的充电电容并联。
[0098]
为了便于理解上述的检测电路100，请参阅图6。图6示出了检测电路100包括两路传输时间获取电路110的实施方式，其中，两根信号线分别为sda和scl。需要注意的是，图6所示的检测电路100仅为本技术实施例示出的一种实施方式，不应将其作为对本技术的限制。
[0099]
如图6所示，比较器comp0的同相输入端输入第一预设电压(图6所示的0.7vdd)，比较器comp0的反相输入端与sda连接；比较器comp1的同相输入端与sda连接，比较器comp1的反相输入端输入第二预设电压(图6所示的0.3vdd)。
[0100]
比较器comp0和比较器comp1的输出端均和与门(图6所示的and1)连接。与门的输出端与充电电路的第一开关switch0的使能端连接。电流源i1通过该第一开关switch0与充电电容c1连接，c1的另一端接地。
[0101]
比较器comp2的同相输入端输入第一预设电压(图6所示的0.7vdd)，比较器comp2的反相输入端与scl连接；比较器comp3的同相输入端与scl连接，比较器comp3的反相输入端输入第二预设电压(图6所示的0.3vdd)。
[0102]
比较器comp2和比较器comp3的输出端均和与门(图6所示的and2)连接。与门的输出端与充电电路的第一开关switch2的使能端连接。电流源i2通过该第一开关switch2与充电电容c2连接，c2的另一端接地。其中，电流源i1和电流源i2输出的电流大小相同。
[0103]
识别电路120包括比较器comp4，比较器comp4的同相输入端与充电电容c1远离接地的一端连接，比较器comp4的反相输入端与充电电容c2远离接地的一端连接。此时，若比较器comp4输出低电平，则表征信号线sda所传输的信号的传输时间大于信号线scl所传输的信号的传输时间。若比较器comp4输出高电平，则表征信号线sda所传输的信号的传输时间小于信号线scl所传输的信号的传输时间。因此，根据比较电路输出的信号即可确定传输时间最长的信号线。
[0104]
重置电路包括第二开关switch1和第二开关switch3。第二开关switch1与充电电容c1并联，第二开关switch3与充电电容c2并联。第二开关switch1和第二开关switch3的使能端均用于接收第二控制信号，并在接收到第二控制信号后执行导通，使充电电容c1、充电电容c2短路，实现重置传输时间的目的。其中，图6所示的reset为第二控制信号。
[0105]
为了进一步理解检测电路100的具体工作逻辑，请参阅图7。图7示出了一种scl的
传输时间大于sda传输时间时，确定时钟信号的方式。
[0106]
根据图7可知，scl的传输时间为t1，sda的传输时间为t2，且t1》t2，因此，目标信号线为scl。
[0107]
其中，net0为与scl连接的传输时间获取电路110输出的第一控制信号的信号图，其中，net0的高电平表征为充电电容充电。同理，net1为与sda连接的传输时间获取电路110输出的第一控制信号的信号图，其中，net1的高电平表征为充电电容充电，clk为根据目标时间点、预设采样时长和预设时钟周期生成的时钟信号。
[0108]
图1所示的处理电路200被配置为获取目标信号线所传输的信号发生跳变的目标时间节点，并基于目标时间节点、预设时钟周期和预设采样时长，生成时钟信号，其中，预设采样时长小于预设时钟周期。
[0109]
生成的时钟信号用于对各个信号线所传输的信号进行数据采样。
[0110]
其中，预设采样时长和预设周期的具体时长可以根据实际需求设置，soc芯片10的处理电路200可以是具有信号处理能力的通用处理器，例如中央处理器(central processing unit，cpu)、网络处理器(network processor，np)等；还可以是数字信号处理器(digital signal processor，dsp)、专用集成电路(application specific integrated circuit，asic)、现场可编程门阵列(field programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理电路200的具体实现方式及原理已为本领域技术人员所熟知，为简要描述，此处不再赘述。
[0111]
可以理解的是，如果soc芯片10为具有信号处理能力的通用处理器，则处理电路200可以是通用处理器中的内核(core)。
[0112]
目标时间节点可以是目标信号线所传输的信号从低电平跳变为高电平的过程中，电压值在预设范围内的任意一个时间点；或者，目标时间节点可以是目标信号线所传输的信号从高电平跳变为低电平的过程中，电压值在预设范围内的任意一个时间点。
[0113]
为了便于理解，以图2所示的信号波形图为例，目标时间节点可以是t1范围内的任意一个时间点，或者，目标时间节点也可以是t2范围内的任意一个时间节点。
[0114]
可选的，为了便于确定目标时间节点，可以设置目标时间节点为目标信号线所传输的信号从低电平跳变为高电平的过程中，电压值等于第一预设电压的时间点，或者，设置目标时间节点为目标信号线所传输的信号从低电平跳变为高电平的过程中，电压值等于第二预设电压的时间点。其中，第一预设电压和第二预设电压的具体实现方式可参阅前文，为简要描述，此处不再赘述。
[0115]
或者，可以设置目标时间节点为目标信号线所传输的信号从高电平跳变为低电平的过程中，电压值等于第一预设电压的时间点，或者，设置目标时间节点为目标信号线所传输的信号从高电平跳变为低电平的过程中，电压值等于第二预设电压的时间点。
[0116]
一种实施方式下，处理电路200基于目标时间节点、预设时钟周期和预设采样时长，生成时钟信号的方式可以是：首先以目标时间节点为时钟信号从第三电平跳变为第四电平的跳变点。经过预设采样时长后，时钟信号从第四电平跳变为第三电平。经过预设时钟周期与预设采样时长的差值后，时钟信号从第三电平跳变为第四电平，得到一个时钟周期的时钟信号，其中时钟信号包括多个时钟周期。
[0117]
其中，第三电平可以是时钟信号的高电平，第四电平可以是时钟信号的低电平；或
者，第三电平可以是时钟信号的低电平，第四电平可以是时钟信号的高电平。
[0118]
为了便于理解，请参阅图7，以目标信号线所传输的信号从高电平跳变为低电平的过程中，电压值等于第二预设电压(第一预设电压大于第二预设电压)的时间点为目标时间点，也即图7所示clk中的t0为目标时间点，tsample为预设采样时长，tsymbol为一个时钟周期，然后重复一个tsymbol的时钟信号，得到完整的时钟信号。此时，第三电平为低电平，第四电平为高电平。此处举例仅为便于理解，不应作为对本技术的限制。
[0119]
在得到时钟信号后，处理电路200还可以基于该时钟信号对总线包括的每一条信号线所传输的信号进行采样，得到采样信号。
[0120]
利用时钟信号进行采样的具体实现方式已为本领域技术人员所熟知，为简要描述，此处不再赘述。
[0121]
基于同样的发明构思，本技术还提供一种电子设备，该电子设备包括上述的soc芯片10。
[0122]
该电子设备包括但不限于移动通信设备、手机、计算机、服务器等。
[0123]
其中，soc芯片10的具体实现方式及原理在前文已叙述清楚，为简要描述，此处不再赘述。
[0124]
基于同样的发明构思，本技术还提供一种检测电路100，该检测电路100包括n路传输时间获取电路110和识别电路120。
[0125]
n路传输时间获取电路110，每一路传输时间获取电路110被配置为与一根信号线连接，每一路传输时间获取电路110，被配置为获取与自身连接的信号线所传输的信号的传输时间；其中，不同传输时间获取电路110连接的信号线不同，且不同传输时间获取电路110连接的信号线属于同一总线，n为大于等于2的整数，且n为总线包含的信号线的个数。
[0126]
识别电路120，识别电路120与每一路传输时间获取电路110连接，识别电路120被配置为根据各路传输时间获取电路110输出的传输时间，确定传输时间最长的信号线。
[0127]
其中，检测电路100的具体实现方式和前述的soc芯片10中的检测电路100的实现方式一致，为简要描述，此处不再赘述。
[0128]
基于同样的发明构思，本技术还提供一种时钟信号恢复方法，该时钟信号恢复方法应用于前述的soc芯片10。如图8所示，下面将结合图8对其包含的步骤进行说明。
[0129]
s100：确定同一总线包含的各个信号线中传输时间最长的目标信号线。
[0130]
其中，传输时间为信号线所传输的信号从第一电平跳变为第二电平所需的时间。
[0131]
可选的，第一电平小于第二电平，或，第一电平大于第二电平。
[0132]
s200：获取目标信号线所传输的信号发生跳变的目标时间节点。
[0133]
s300：基于目标时间节点、预设时钟周期和预设采样时长，生成时钟信号。
[0134]
其中，预设采样时长小于预设时钟周期。
[0135]
一种实施方式下，基于目标时间节点、预设时钟周期和预设采样时长，生成时钟信号的具体过程可以是：首先以目标时间节点为时钟信号从第三电平跳变为第四电平的跳变点；经过预设采样时长后，时钟信号从第四电平跳变为第三电平；经过预设时钟周期与预设采样时长的差值后，时钟信号从第三电平跳变为第四电平，得到一个时钟周期的时钟信号，其中时钟信号包括多个时钟周期。
[0136]
本技术实施例所提供的时钟信号恢复方法，其实现原理及产生的技术效果和前述
soc芯片10实施例相同，为简要描述，方法实施例部分未提及之处，可参考前述soc芯片10实施例中相应内容。
[0137]
以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种soc芯片，其特征在于，包括：检测电路，所述检测电路被配置为分别与同一总线包含的各个信号线连接，所述检测电路被配置为确定所述各个信号线中传输时间最长的目标信号线，其中，所述传输时间为信号线所传输的信号从第一电平跳变为第二电平所需的时间；处理电路，与所述检测电路电连接；所述处理电路被配置为获取所述目标信号线所传输的信号发生跳变的目标时间节点，并基于所述目标时间节点、预设时钟周期和预设采样时长，生成时钟信号，其中，所述预设采样时长小于所述预设时钟周期，所述时钟信号用于对所述各个信号线所传输的信号进行数据采样。2.根据权利要求1所述的soc芯片，其特征在于，所述检测电路，包括：n路传输时间获取电路，每一路传输时间获取电路被配置为与所述各个信号线中的一根信号线连接，每一路传输时间获取电路，被配置为获取与自身连接的信号线所传输的信号的传输时间；其中，不同传输时间获取电路连接的信号线不同，n为大于等于2的整数，且n为所述总线包含的信号线的个数；识别电路，所述识别电路与每一路传输时间获取电路连接，所述识别电路被配置为根据各路传输时间获取电路输出的传输时间，确定所述目标信号线。3.根据权利要求2所述的soc芯片，其特征在于，每一路所述传输时间获取电路，包括：控制电路，被配置为与一根信号线连接，并响应于所述信号线所传输的信号的电压值处于预设范围的情况下，输出第一控制信号，所述第一控制信号用于指示充电；充电电容、充电电路，所述充电电路分别与所述控制电路、所述充电电容连接，所述充电电容的一端接地，所述充电电路被配置为响应所述第一控制信号，为所述充电电容充电，其中，所述充电电容的电压值与该充电电容所在的传输时间获取电路连接的信号线的传输时间相关。4.根据权利要求3所述的soc芯片，其特征在于，所述控制电路，包括：第一比较器，所述第一比较器的第一输入端被配置为接收第一预设电压，所述第一比较器的第二输入端被配置为与所述信号线连接；第二比较器，所述第二比较器的第一输入端被配置为接收第二预设电压，所述第二比较器的第二输入端被配置为与所述信号线连接，其中，所述预设范围根据所述第一预设电压、所述第二预设电压确定；逻辑门电路，所述逻辑门电路的第一输入端与所述第一比较器的输出端连接，所述逻辑门电路的第二输入端与所述第二比较器的输出端连接，所述逻辑门电路被配置为根据所述第一比较器输出的比较结果和所述第二比较器输出的比较结果生成所述第一控制信号。5.根据权利要求3所述的soc芯片，其特征在于，所述充电电路包括：电流源、第一开关；所述电流源通过所述第一开关与所述充电电容连接，所述第一开关还与所述控制电路连接，所述第一开关被配置为响应所述第一控制信号执行导通。6.根据权利要求3所述的soc芯片，其特征在于，n＝2，所述识别电路包括：比较电路，所述比较电路分别与2路所述传输时间获取电路连接，所述比较电路被配置为比较2路所述传输时间获取电路输出的传输时间，得到比较结果，所述比较结果用于确定所述目标信号线。
7.根据权利要求2-6任一项所述的soc芯片，其特征在于，所述检测电路，还包括：重置电路，所述重置电路与每一路传输时间获取电路连接，所述重置电路被配置为响应于第二控制信号，将每一路传输时间获取电路获取的传输时间重置为初始值，其中，所述第二控制信号用于指示重置传输时间。8.根据权利要求7所述的soc芯片，其特征在于，所述传输时间获取电路包括控制电路、充电电容、充电电路，所述重置电路包括：n个第二开关，每个第二开关与每一路传输时间获取电路中的所述充电电容并联，每个第二开关被配置为响应所述第二控制信号执行导通。9.一种电子设备，其特征在于，包括本体和如权利要求1-8任一项所述的soc芯片。10.一种检测电路，其特征在于，包括：n路传输时间获取电路，每一路传输时间获取电路被配置为与一根信号线连接，每一路传输时间获取电路，被配置为获取与自身连接的信号线所传输的信号的传输时间；其中，不同传输时间获取电路连接的信号线不同，且不同传输时间获取电路连接的信号线属于同一总线，n为大于等于2的整数，且n为所述总线包含的信号线的个数；识别电路，所述识别电路与每一路传输时间获取电路连接，所述识别电路被配置为根据各路传输时间获取电路输出的传输时间，确定传输时间最长的信号线。11.一种时钟信号恢复方法，其特征在于，包括：确定同一总线包含的各个信号线中传输时间最长的目标信号线，其中，所述传输时间为信号线所传输的信号从第一电平跳变为第二电平所需的时间；获取所述目标信号线所传输的信号发生跳变的目标时间节点；基于所述目标时间节点、预设时钟周期和预设采样时长，生成时钟信号，其中，所述预设采样时长小于所述预设时钟周期，所述时钟信号用于对所述各个信号线所传输的信号进行数据采样。12.根据权利要求11所述的方法，其特征在于，所述第一电平小于所述第二电平，或，所述第一电平大于所述第二电平。13.根据权利要求11所述的方法，其特征在于，所述基于所述目标时间节点、预设时钟周期和预设采样时长，生成时钟信号，包括：以所述目标时间节点为所述时钟信号从第三电平跳变为第四电平的跳变点；经过所述预设采样时长后，所述时钟信号从所述第四电平跳变为所述第三电平；经过所述预设时钟周期与所述预设采样时长的差值后，所述时钟信号从所述第三电平跳变为所述第四电平，得到一个时钟周期的时钟信号，其中所述时钟信号包括多个所述时钟周期。

技术总结
本申请实施例提供一种SOC芯片、电子设备、检测电路、时钟信号恢复方法，涉及电子电路领域。SOC芯片包括：检测电路、处理电路，处理电路与检测电路电连接。检测电路被配置为分别与同一总线包含的各个信号线连接，检测电路被配置为确定各个信号线中传输时间最长的目标信号线，其中，传输时间为信号线所传输的信号从第一电平跳变为第二电平所需的时间。处理电路被配置为获取目标信号线所传输的信号发生跳变的目标时间节点，并基于目标时间节点、预设时钟周期和预设采样时长，生成时钟信号。以解决现有技术中，因不同信号线之间存在寄生差异，使得不同总线之间数据传输的速度不完全相同，从而会影响时钟数据恢复的问题。从而会影响时钟数据恢复的问题。从而会影响时钟数据恢复的问题。


技术研发人员：顾艺 刘勇江 崔秀伶
受保护的技术使用者：成都海光微电子技术有限公司
技术研发日：2023.06.01
技术公布日：2023/8/16