一种齐纳二极管及其制造方法与流程

1.本发明涉及半导体制造技术领域，具体涉及一种齐纳二极管及其制造方法。


背景技术：

2.齐纳二极管(zenerdiode)，又可称作稳压二极管，它利用的是pn结的反向击穿状态，即pn结反向击穿时，电流变化范围很大，而电压却基本不变，此时维持的电压称为击穿电压(breakdown voltage，bv)，也称为稳定电压，从而可以起到稳压的作用。齐纳二极管已在集成电路领域获得广泛的应用，主要作为稳压器及电压基准元件等。
3.现有技术中，齐纳二极管的反向击穿电压通常是由纵向pn结决定的。即，需要形成纵向叠层的p区及n区以形成pn结，因此，p区和n区中必有一个区域的掺杂深度较大，即掺杂深度大于其它掺杂区域的掺杂深度，故为了将该掺杂深度大的区域与其它掺杂区域区别开，必须要采用额外的掩膜板(mask)及相应的掩膜步骤，这就导致了工艺成本的增加。


技术实现要素：

4.有鉴于此，本发明提供一种齐纳二极管及其制造方法，用以降低现有齐纳二极管过高的掩膜工艺成本，并且降低寄生电容。
5.本发明提供一种齐纳二极管的制造方法，包括以下步骤：
6.步骤一、提供衬底，在所述衬底上形成n型埋层和p型埋层；
7.步骤二、在所述n型埋层和所述p型埋层上方形成外延层；
8.步骤三、在所述外延层中形成浅沟槽隔离结构；
9.步骤四、对所述外延层进行光刻和离子注入形成n型阱和p型阱；
10.步骤五、淀积栅氧化层和多晶硅并刻蚀形成多晶硅栅极；
11.步骤六、以所述多晶硅栅极为掩膜，采用轻掺杂离子注入工艺在所述多晶硅栅极之间的所述外延层中形成pldd区；
12.步骤七、进行源漏离子注入形成n+区和p+区，位于所述pldd区内的n+区与所述pldd区形成齐纳二极管的pn结。
13.优选地，步骤一中所述衬底为p型衬底。
14.优选地，步骤二中所述外延层通过外延生长工艺形成。
15.优选地，步骤三中利用光刻和刻蚀在所述外延层中形成沟槽，之后在所述沟槽中填充二氧化硅，并进行化学机械研磨形成所述浅沟槽隔离结构。
16.优选地，步骤四中所述n型阱和所述p型阱包括：位于所述n型埋层上方彼此间隔设置的第一和第二n型阱；位于所述n型阱之间彼此间隔设置的第一和第二p型阱；以及位于所述p型埋层上方的p型阱。
17.优选地，步骤五中所述多晶硅栅极包括位于所述第一p型阱右上方的多晶硅栅极和位于所述第二p型阱左上方的多晶硅栅极。
18.优选地，步骤六中所述轻掺杂离子注入工艺的工作电压为5v。
19.优选地，步骤七中所述p+区与所述多晶硅栅极相连接地。
20.优选地，在步骤五之后步骤六之前，还包括形成侧墙的步骤。
21.本发明还提供一种齐纳二极管，包括：
22.衬底；
23.位于所述衬底上方的n型埋层、p型埋层；
24.位于所述n型埋层和所述p型埋层上方的外延层；
25.位于所述外延层中的浅沟槽隔离结构、pldd区、n+区和p+区；
26.位于所述pldd区两侧与所述n型埋层连接在一起的p型阱，位于所述p型阱外侧与所述n型埋层连接的n型阱，位于所述p型埋层上方的p型阱；以及
27.位于所述外延层上方的多晶硅栅极，所述多晶硅栅极包括栅氧化层、多晶硅和侧墙；
28.其中位于所述pldd区内的n+区与所述pldd区形成齐纳二极管的pn结。
29.本发明采用离子注入工艺在外延层中形成pldd区，在进行源漏离子注入的同时形成位于pldd区内的n+区，由此形成齐纳二极管的pn结，工艺简单，解决了现有齐纳二极管过高的掩膜工艺成本的问题，而且形成的齐纳二极管寄生电容降低。
附图说明
30.通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
31.图1显示为现有技术的齐纳二极管的结构示意图；
32.图2显示为本发明实施例的齐纳二极管的制造方法的流程图；
33.图3显示为本发明实施例的齐纳二极管的结构示意图；
34.图4显示为本发明实施例的齐纳二极管的击穿电压(bv)测试曲线。
具体实施方式
35.以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
36.此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
37.除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
38.在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
39.图1显示为现有技术的齐纳二极管的结构示意图。如图1所示，现有齐纳二极管一般都是通过增加zener注入来实现，需要增加额外的掩膜板(mask)及相应的掩膜步骤，导致工艺成本增加，而且实现工艺较为复杂繁琐。因此，本发明提出一种新的齐纳二极管及其制
造方法。下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
40.图2显示为本发明实施例的齐纳二极管的制造方法的流程图。如图2所示，本发明实施例的齐纳二极管的制造方法包括如下步骤：
41.步骤一、提供衬底，在衬底上形成n型埋层和p型埋层。
42.衬底可以是任意合适的衬底材料，例如为硅、绝缘体上硅、锗、碳化硅、锗化硅等等，也可以是基底上外延生长有碳化硅等半导体外延层的衬底材料。本发明实施例中，衬底为p型衬底。
43.在本发明实施例，通过光罩定义出n型埋层(nbl)注入区域，进行锑(sb)注入；注完之后进行高温推阱，形成n型埋层；接着再通过光罩定义出p型埋层(pbl)注入区域，进行硼(b)注入，并通过快速热退火(rta)处理，形成p型埋层。p型埋层位于n型埋层的两侧，环绕n型埋层。
44.步骤二、在n型埋层和p型埋层上方形成外延层。
45.在n型埋层和p型埋层上方通过外延生长工艺形成外延层。这里，外延层为p型外延层。外延层的浓度和厚度由器件的耐压以及漏端隔离需要的耐压共同决定。
46.步骤三、在外延层中形成浅沟槽隔离结构。
47.本发明实施例中，利用光刻和刻蚀在外延层中形成沟槽，之后在沟槽中填充二氧化硅，并进行化学机械研磨形成浅沟槽隔离结构。具体地，淀积sin，然后通过光罩定义出有源区，刻蚀掉有源区上的sin，然后刻蚀出浅沟槽隔离(sti)，并填充二氧化硅(hto)，通过化学机械研磨(cmp)磨平后，去掉sin，形成浅沟槽隔离结构。
48.步骤四、对外延层进行光刻和离子注入形成n型阱和p型阱。
49.通过光罩定义出n阱(nw)注入区域，进行磷(p)的注入，注完之后高温推阱，形成n阱，通过光罩定义出p阱(pw)注入区域，进行硼注入，形成p阱。阱区的离子掺杂浓度均需要根据器件的耐压要求以及导通电阻需求来进行合理设计。本发明实施例中，n型阱和p型阱包括：位于n型埋层上方彼此间隔设置的第一和第二n型阱，位于n型阱之间彼此间隔设置的第一和第二p型阱，以及位于p型埋层上方的p型阱。需要说明的是，本发明实施例中的外延层中各区的形成分布只是其中一种，也可以为其他分布的外延层，本发明不作限定。
50.步骤五、淀积栅氧化层和多晶硅并刻蚀形成多晶硅栅极。
51.本发明实施例中，可先通过热氧化工艺生长栅氧化层(gox)，再通过化学气相沉积等工艺沉积多晶硅，然后刻蚀。形成的多晶硅栅极包括位于第一p型阱右上方的多晶硅栅极和位于第二p型阱左上方的多晶硅栅极。
52.步骤六、以多晶硅栅极为掩膜，采用轻掺杂离子注入工艺在多晶硅栅极之间的外延层中形成pldd区。
53.本发明实施例中，轻掺杂离子注入工艺的工作电压为5v，ldd离子注入的注入能量为2-120kev，注入剂量为1e13-5e15atom/cm3，注入的离子为p型离子b、bf2或in。
54.本发明实施例中，在步骤五之后步骤六之前，还包括形成侧墙的步骤。
55.步骤七、进行源漏离子注入形成n+区和p+区，位于pldd区内的n+区与pldd区形成齐纳二极管的pn结。
56.本发明实施例中，进行源漏离子注入形成源漏离子注入区n+区和p+区，位于pldd区内的n+区与pldd区形成齐纳二极管的pn结，p+区与多晶硅栅极相连接地，减小了齐纳二
极管的寄生电容。
57.图3显示为本发明实施例的齐纳二极管的示意图。如图3所示，本发明实施例的齐纳二极管包括：衬底，位于衬底上方的n型埋层、p型埋层，位于n型埋层和p型埋层上方的外延层，位于外延层中的浅沟槽隔离结构(sti)、p型阱、n型阱、pldd区、n+区和p+区，以及位于外延层上方的多晶硅栅极。其中p型阱和n型阱包括位于pldd区两侧与n型埋层连接在一起的p型阱、位于p型阱外侧与n型埋层连接的n型阱和位于p型埋层上方的p型阱。多晶硅栅极包括栅氧化层、多晶硅和侧墙。本发明实施例中，位于pldd区内的n+区与pldd区形成齐纳二极管的pn结，p+区与多晶硅栅极相连接地，减小了齐纳二极管的寄生电容。如图4所示，显示为本发明实施例的齐纳二极管的击穿电压(bv)测试曲线。从图中可以看出，采用本发明方法形成的齐纳二极管，测试bv值约为5.55v，也就是说，本发明实施例能够实现齐纳二极管的制作。
58.综上，本发明采用离子注入工艺在外延层中形成pldd区，在进行源漏离子注入形成源漏区的同时形成位于pldd区内的n+区，解决了现有齐纳二极管过高的掩膜工艺成本的问题，而且本发明在工艺简单的条件下能够实现齐纳二极管的制作，可以简化工艺，具有较大价值。
59.以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种齐纳二极管的制造方法，其特征在于，包括以下步骤：步骤一、提供衬底，在所述衬底上形成n型埋层和p型埋层；步骤二、在所述n型埋层和所述p型埋层上方形成外延层；步骤三、在所述外延层中形成浅沟槽隔离结构；步骤四、对所述外延层进行光刻和离子注入形成n型阱和p型阱；步骤五、淀积栅氧化层和多晶硅并刻蚀形成多晶硅栅极；步骤六、以所述多晶硅栅极为掩膜，采用轻掺杂离子注入工艺在所述多晶硅栅极之间的所述外延层中形成pldd区；步骤七、进行源漏离子注入形成n+区和p+区，位于所述pldd区内的n+区与所述pldd区形成齐纳二极管的pn结。2.根据权利要求1所述的齐纳二极管的制造方法，其特征在于，步骤一中所述衬底为p型衬底。3.根据权利要求1所述的齐纳二极管的制造方法，其特征在于，步骤二中所述外延层通过外延生长工艺形成。4.根据权利要求1所述的齐纳二极管的制造方法，其特征在于，步骤三中利用光刻和刻蚀在所述外延层中形成沟槽，之后在所述沟槽中填充二氧化硅，并进行化学机械研磨形成所述浅沟槽隔离结构。5.根据权利要求1所述的齐纳二极管的制造方法，其特征在于，步骤四中所述n型阱和所述p型阱包括：位于所述n型埋层上方彼此间隔设置的第一和第二n型阱；位于所述n型阱之间彼此间隔设置的第一和第二p型阱；以及位于所述p型埋层上方的p型阱。6.根据权利要求5所述的齐纳二极管的制造方法，其特征在于，步骤五中所述多晶硅栅极包括位于所述第一p型阱右上方的多晶硅栅极和位于所述第二p型阱左上方的多晶硅栅极。7.根据权利要求1所述的齐纳二极管的制造方法，其特征在于，步骤六中所述轻掺杂离子注入工艺的工作电压为5v。8.根据权利要求1所述的齐纳二极管的制造方法，其特征在于，步骤七中所述p+区与所述多晶硅栅极相连接地。9.根据权利要求1所述的齐纳二极管的制造方法，其特征在于，在步骤五之后步骤六之前，还包括形成侧墙的步骤。10.一种采用权利要求1至9中任一项所述齐纳二极管的制造方法形成的齐纳二极管，其特征在于，包括：衬底；位于所述衬底上方的n型埋层、p型埋层；位于所述n型埋层和所述p型埋层上方的外延层；位于所述外延层中的浅沟槽隔离结构、pldd区、n+区和p+区；位于所述pldd区两侧与所述n型埋层连接在一起的p型阱，位于所述p型阱外侧与所述n型埋层连接的n型阱，位于所述p型埋层上方的p型阱；以及位于所述外延层上方的多晶硅栅极，所述多晶硅栅极包括栅氧化层、多晶硅和侧墙；其中位于所述pldd区内的n+区与所述pldd区形成齐纳二极管的pn结。

技术总结
本发明提供一种齐纳二极管及其制造方法，包括提供衬底，在衬底上形成N型埋层和P型埋层；在N型埋层和P型埋层上方形成外延层；在外延层中形成浅沟槽隔离结构；对外延层进行光刻和离子注入形成N型阱和P型阱；淀积栅氧化层和多晶硅并刻蚀形成多晶硅栅极；以多晶硅栅极为掩膜，采用轻掺杂离子注入工艺在多晶硅栅极之间的外延层中形成PLDD区；进行源漏离子注入形成N+区和P+区，位于PLDD区内的N+区与PLDD区形成齐纳二极管的PN结。本发明采用轻掺杂离子注入工艺在外延层中形成PLDD区，在进行源漏离子注入的同时形成位于PLDD区内的N+区，解决了现有齐纳二极管过高的掩膜工艺成本的问题，而且降低了齐纳二极管的寄生电容。降低了齐纳二极管的寄生电容。降低了齐纳二极管的寄生电容。


技术研发人员：方明旭 陈华伦
受保护的技术使用者：华虹半导体（无锡）有限公司
技术研发日：2023.05.31
技术公布日：2023/8/16